CN101813934A - 基于可编程器件的三冗余总线同步和表决电路 - Google Patents

基于可编程器件的三冗余总线同步和表决电路 Download PDF

Info

Publication number
CN101813934A
CN101813934A CN201010101975A CN201010101975A CN101813934A CN 101813934 A CN101813934 A CN 101813934A CN 201010101975 A CN201010101975 A CN 201010101975A CN 201010101975 A CN201010101975 A CN 201010101975A CN 101813934 A CN101813934 A CN 101813934A
Authority
CN
China
Prior art keywords
bus
data
circuit
triple redundant
voting
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201010101975A
Other languages
English (en)
Inventor
朱纪洪
孙磊
王飞
张应洪
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tsinghua University
Original Assignee
Tsinghua University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tsinghua University filed Critical Tsinghua University
Priority to CN201010101975A priority Critical patent/CN101813934A/zh
Publication of CN101813934A publication Critical patent/CN101813934A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P90/00—Enabling technologies with a potential contribution to greenhouse gas [GHG] emissions mitigation
    • Y02P90/02—Total factory control, e.g. smart factories, flexible manufacturing systems [FMS] or integrated manufacturing systems [IMS]

Landscapes

  • Hardware Redundancy (AREA)

Abstract

本发明提供一种基于可编程器件的三冗余总线同步和表决电路，对于基于可编程器件加载内核构成的三冗余容错计算机，设计包括三冗余总线缓冲电路，三冗余总线同步电路，三冗余总线表决电路，总线防丢步电路等组成，首先外部数据经过三冗余总线缓冲电路等待请求三冗余总线同步电路，三冗余总线同步电路控制总线读取外部数据，经过三冗余总线表决电路表决后送至可编程器件加载内核构成的三冗余容错计算机，同时总线防丢步电路控制总线防止丢失数据信息。该可编程器件的三冗余总线同步和表决电路，对于基于可编程器件加载内核构成的三冗余容错计算机，解决了冗余容错计算机数据同步和表决的实时控制问题，实现了冗余容错计算机数据同步和表决智能管理，与传统的同步和表决方法比较，利用总线代替进程同步和数据表决时三冗余容错计算机之间的数据交互，减轻了冗余容错计算机任务负担，保证了冗余容错计算机数据和程序运行的高可靠性。

Description

基于可编程器件的三冗余总线同步和表决电路
技术领域
本发明涉及电子计算机和自动化控制技术，基于可编程逻辑器件设计了低成本的、灵活性的、模块化的和开放性的基于可编程器件的三冗余总线同步和表决电路，对于基于可编程器件加载内核构成的三冗余容错计算机，解决了冗余容错计算机数据同步和表决的实时控制问题，实现了冗余容错计算机数据同步和表决智能管理，保证冗余容错计算机数据同步和表决高可靠性。
背景技术
自六十年代，随着计算机在一些重要领域的应用，计算机的失效会造成巨大的损失，具有故障检测和诊断等功能的余度容错高可靠控制系统开始在航天航空等领域应用。到七十年代，采用比较技术和冗余容错技术的余度容错高可靠系统，应用于通讯和航天等领域，具备了备份功能、自检功能、自恢复功能，并且一些具有代表性的大型容错冗余系统也在此期间研制成功。近年来，微电子技术的飞速发展使得嵌入式控制系统广泛应用各个领域，传统构架的容错高可靠控制系统不能满足在航空航天、国防军工、工业生产、安全控制等重要领域嵌入式控制系统应用需求，而可编程逻辑器件加载多个微处理器核的技术发展，为可编程逻辑器件设计容错嵌入式控制系统提供了条件。
现场可编程芯片是指由用户编程来实现所需功能的专用集成电路，采用可编程门阵列(Field Programmable Gate Array)技术，即由逻辑功能块排列成阵列组成，并由可编程的互连资源连接这些逻辑功能块实现所需的设计。目前现场可编程芯片规模做得很大，随着内嵌处理器核技术应用，实现的功能更强，设计的灵活性更大。
基于可编程器件的三冗余总线同步和表决电路用于容错计算机，国内未见相关的产品和相关专利。
发明内容
本发明的目的在于提供一种低成本的、灵活性的、模块化的和开放性的基于可编程器件的三冗余总线同步和表决电路，对于基于可编程器件加载内核构成的三冗余容错计算机，解决了冗余容错计算机数据同步和表决的实时控制问题，实现了冗余容错计算机数据同步和表决智能管理，保证了冗余容错计算机数据同步和表决高可靠性。
基于可编程器件的三冗余总线同步和表决电路系统结构见附图1，包括三冗余总线缓冲电路，三冗余总线同步电路，三冗余总线表决电路，三冗余总线输出电路，总线防丢步电路等组成，首先外部数据经过三冗余总线缓冲电路等待请求三冗余总线同步电路，三冗余总线同步电路控制总线读取外部数据，经过三冗余总线表决电路表决后送至可编程器件加载内核构成的三冗余容错计算机，同时总线防丢步电路控制总线防止丢失数据信息。
三冗余总线缓冲电路见附图2，三冗余总线滤波电路去除三冗余总线杂波信号，保证信号的真实性，由可编程单元设计的数据缓冲区用于存放三冗余总线滤波后的信号，在放入数据的同时写入三冗余总线同步标志。
三冗余总线同步电路见附图3，由三冗余总线同步标志进行唤醒，控制三冗余总线表决电路对可编程单元设计的数据缓冲区存放三冗余总线滤波后的信号进行读取。
三冗余总线表决电路和三冗余总线输出电路见附图4，由可编程逻辑单元设计位比较对数据缓冲区存放三冗余总线滤波后的信号进行位比较同时重新写入表决标志，同时三冗余总线输出电路通知计算机A、计算机B和计算机C对数据进行读取。
数据总线防丢步电路对计算机A、计算机B和计算机C进行防丢步处理，保障总线数据失步现象，保证计算机A、计算机B和计算机C进程的一致性。
本发明实施例的有益效果在于，该可编程器件的三冗余总线同步和表决电路，对于基于可编程器件加载内核构成的三冗余容错计算机，解决了冗余容错计算机数据同步和表决的实时控制问题，实现了冗余容错计算机数据同步和表决智能管理，与传统的同步和表决方法比较，利用总线代替进程同步和数据表决时三冗余容错计算机之间的数据交互，减轻了冗余容错计算机任务负担，保证了冗余容错计算机数据和程序运行的高可靠性。
附图说明
此处所说明的附图用来提供对本发明的进一步理解，构成本申请的一部分，并不构成对本发明的限定。在附图中：
图1可编程设计的三冗余总线同步和表决的电路系统结构；
图2三冗余总线缓冲电路工作原理；
图3三冗余总线同步电路工作原理；
图4三冗余总线表决电路和三冗余总线输出电路；
具体实施方式
为使本发明的目的、技术方案和优点更加清楚明白，下面结合实施方式和附图，对本发明做进一步详细说明。在此，本发明的示意性实施方式及其说明用于解释本发明，但并不作为对本发明的限定。
本实施例提供基于可编程器件FPGA设计的三冗余总线同步和表决，解决了三冗余容错计算机数据同步的实时控制问题，实现了三冗余容错计算机数据同步和表决智能管理，保证了冗余容错计算机数据同步和表决高可靠性。
采用可编程门阵列(Field Programmable Gate Array-FPGA)技术，即由逻辑功能块排列成阵列组成，并由可编程的互连资源连接这些逻辑功能块实现所需的设计。利用电子设计自动化EDA工具，采用可编程器件，通过设计芯片来实现系统功能，这种基于芯片的设计方法，能够由设计者定义器件的内部逻辑和管脚，将原来由电路板设计完成的大部分工作放在芯片中设计进行，不仅通过芯片设计来实现多种数字逻辑系统功能，而且大大减少了电路图设计和电路板设计的工作量和难度，增强设计灵活性，提高了工作效率。
三冗余总线缓冲电路，三冗余总线同步电路，三冗余总线表决电路，三冗余总线输出电路，总线防丢步电路等功能模块是基于Altra公司的EPM3128ATI64可编程器件设计的，基于可编程逻辑器件设计了低成本的、灵活性的、模块化的和开放性的冗余容错计算机数据同步的电路。
以上所述的具体实施方式，对本发明的目的、技术方案和有益效果进行了进一步详细说明，所应理解的是，以上所述仅为本发明的具体实施方式而已，并不用于限定本发明的保护范围，凡在本发明的精神和原则之内，所做的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。

Claims (5)

1.一种基于可编程器件的三冗余总线同步和表决电路，其特征在于：
包括三冗余总线缓冲电路，三冗余总线同步电路，三冗余总线表决电路，三冗余总线输出电路，总线防丢步电路等组成，，首先外部数据经过三冗余总线缓冲电路等待请求三冗余总线同步电路，三冗余总线同步电路控制总线读取外部数据，经过三冗余总线表决电路表决后送至可编程器件加载内核构成的三冗余容错计算机，同时总线防丢步电路控制总线防止丢失数据信息。
2.根据权利要求1所述的三冗余总线缓冲电路，其特征在于：
三冗余容错计算机中，计算机A、计算机B、计算机C数据信息通过数据总线的高低位进行传输，如果32位的数据总线则高10位中9位表示C机数据信息另外1位表示表决状态，同样中10位中9位表示B机数据信息另外1位表示表决状态，同样低10位中9位表示A机数据信息另外1位表示表决状态，通过缓冲进行数据的暂放。
3.根据权利要求1所述的三冗余总线同步电路，特征在于：
三冗余容错计算机中计算机A、计算机B和计算机C数据通过三冗余总线缓冲电路进行数据的储存和暂放，同时三冗余总线同步电路来控制数据表决时的同步读取，从而保障数据的一致。
4.根据权利要求1所述的三冗余总线表决电路和三冗余总线表决输出电路，其特征在于：
通过缓冲进行数据的暂放三冗余容错计算机中计算机A、计算机B和计算机C数据，由通过缓冲进行数据的暂放，由硬件位比较逻辑电路，对计算机A、计算机B和计算机C数据进行逐位比较。三冗余表决输出电路分别通知计算机A、计算机B和计算机C对数据进行读取，从而保证读取数据的一致性。
5.根据权利要求1所述的总线防丢步电路，其特征在于：
总线防丢步电路对计算机A、计算机B和计算机C进行防丢步处理，保障总线数据失步现象，保证计算机A、计算机B和计算机C进程的一致性。
CN201010101975A 2010-01-27 2010-01-27 基于可编程器件的三冗余总线同步和表决电路 Pending CN101813934A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201010101975A CN101813934A (zh) 2010-01-27 2010-01-27 基于可编程器件的三冗余总线同步和表决电路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201010101975A CN101813934A (zh) 2010-01-27 2010-01-27 基于可编程器件的三冗余总线同步和表决电路

Publications (1)

Publication Number Publication Date
CN101813934A true CN101813934A (zh) 2010-08-25

Family

ID=42621211

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201010101975A Pending CN101813934A (zh) 2010-01-27 2010-01-27 基于可编程器件的三冗余总线同步和表决电路

Country Status (1)

Country Link
CN (1) CN101813934A (zh)

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102508745A (zh) * 2011-10-21 2012-06-20 上海交通大学 一种基于两级松散同步的三模冗余系统及其实现方法
CN103399546A (zh) * 2013-07-26 2013-11-20 杭州和利时自动化有限公司 三冗余控制方法及系统
CN103516346A (zh) * 2012-06-18 2014-01-15 中国航空工业集团公司西安飞机设计研究所 一种三余度模拟信号硬件表决电路
CN103543654A (zh) * 2013-11-14 2014-01-29 杭州和利时自动化有限公司 一种控制三机冗余控制系统停机的方法
CN104238435A (zh) * 2014-05-27 2014-12-24 北京航天自动控制研究所 一种三冗余控制计算机及容错控制系统
CN106656702A (zh) * 2016-10-31 2017-05-10 北京信息科技大学 智能冗余串行总线的时序控制方法
CN106708667A (zh) * 2017-02-23 2017-05-24 湖南城市学院 一种基于可编程器件的冗余容错计算机数据同步电路
CN106774635A (zh) * 2016-12-05 2017-05-31 上海航天控制技术研究所 一种三冗余计算机同步方法
CN110134554A (zh) * 2019-05-21 2019-08-16 上海航天电子通讯设备研究所 同步和自检表决电路

Cited By (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102508745B (zh) * 2011-10-21 2014-01-08 上海交通大学 一种基于两级松散同步的三模冗余系统及其实现方法
CN102508745A (zh) * 2011-10-21 2012-06-20 上海交通大学 一种基于两级松散同步的三模冗余系统及其实现方法
CN103516346A (zh) * 2012-06-18 2014-01-15 中国航空工业集团公司西安飞机设计研究所 一种三余度模拟信号硬件表决电路
CN103516346B (zh) * 2012-06-18 2016-09-14 中国航空工业集团公司西安飞机设计研究所 一种三余度模拟信号硬件表决电路
CN103399546B (zh) * 2013-07-26 2016-06-15 杭州和利时自动化有限公司 三冗余控制方法及系统
CN103399546A (zh) * 2013-07-26 2013-11-20 杭州和利时自动化有限公司 三冗余控制方法及系统
CN103543654A (zh) * 2013-11-14 2014-01-29 杭州和利时自动化有限公司 一种控制三机冗余控制系统停机的方法
CN103543654B (zh) * 2013-11-14 2016-08-17 杭州和利时自动化有限公司 一种控制三机冗余控制系统停机的方法
CN104238435A (zh) * 2014-05-27 2014-12-24 北京航天自动控制研究所 一种三冗余控制计算机及容错控制系统
CN104238435B (zh) * 2014-05-27 2017-01-18 北京航天自动控制研究所 一种三冗余控制计算机及容错控制系统
CN106656702A (zh) * 2016-10-31 2017-05-10 北京信息科技大学 智能冗余串行总线的时序控制方法
CN106656702B (zh) * 2016-10-31 2019-11-22 北京信息科技大学 智能冗余串行总线的时序控制方法
CN106774635A (zh) * 2016-12-05 2017-05-31 上海航天控制技术研究所 一种三冗余计算机同步方法
CN106774635B (zh) * 2016-12-05 2019-11-29 上海航天控制技术研究所 一种三冗余计算机同步方法
CN106708667A (zh) * 2017-02-23 2017-05-24 湖南城市学院 一种基于可编程器件的冗余容错计算机数据同步电路
CN106708667B (zh) * 2017-02-23 2019-01-11 湖南城市学院 一种基于可编程器件的冗余容错计算机数据同步电路
CN110134554A (zh) * 2019-05-21 2019-08-16 上海航天电子通讯设备研究所 同步和自检表决电路
CN110134554B (zh) * 2019-05-21 2023-08-22 上海航天电子通讯设备研究所 同步和自检表决电路

Similar Documents

Publication Publication Date Title
CN101813934A (zh) 基于可编程器件的三冗余总线同步和表决电路
CN103559053B (zh) 一种板卡系统及通信接口卡fpga在线升级方法
US20110040811A1 (en) Distributed file system logging
CN103019836B (zh) 状态切换方法和电子设备
CN106708234A (zh) 一种基于cpld的系统电源状态监控方法及装置
CN103262054A (zh) 用于自动提交存储器的装置、系统和方法
CN104182305A (zh) 三模冗余控制和数据管理计算机及其使用方法
CN103064770B (zh) 双进程冗余瞬时故障容错方法
CN103440171A (zh) 一种构件化硬件实时操作系统的实现方法
CN104360927B (zh) 一种基于numa的计算机体系结构的监控信息采集方法
CN105426427A (zh) 基于raid 0 存储的mpp 数据库集群副本实现方法
CN104272271B (zh) 具有指令跟踪能力的处理器装置
CN101814046A (zh) 基于可编程器件的双冗余总线同步和表决电路
CN105549901A (zh) 星载综合化海量数据存储与回放设备
CN102736594B (zh) 一种智能配电终端统一平台模块化设计方法
CN105045335A (zh) 一种内嵌8051ip核的fpga信息处理系统
CN105738855A (zh) 一种面向智能电表嵌入式应用的测试方法
CN103927244B (zh) 一种基于动态代理实现的插件调度过程监控的方法
CN208907999U (zh) 一种新型Raid扣卡
CN105320575B (zh) 一种双模冗余流水线的自校验及恢复装置与方法
CN103677917A (zh) 基于fpga重配置技术的可定制嵌入式处理系统
CN108710591A (zh) 一种基于申威1621处理器的服务器主板
CN101788941A (zh) 一种基于可编程器件的冗余容错计算机数据同步电路
CN105550131A (zh) 一种基于有限状态机和arinc659总线的接口数据处理系统及方法
CN100555260C (zh) 主控底层管理平面的集成装置及方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication

Open date: 20100825