CN104360927B - 一种基于numa的计算机体系结构的监控信息采集方法 - Google Patents
一种基于numa的计算机体系结构的监控信息采集方法 Download PDFInfo
- Publication number
- CN104360927B CN104360927B CN201410753933.8A CN201410753933A CN104360927B CN 104360927 B CN104360927 B CN 104360927B CN 201410753933 A CN201410753933 A CN 201410753933A CN 104360927 B CN104360927 B CN 104360927B
- Authority
- CN
- China
- Prior art keywords
- monitoring information
- hardware
- soft
- nios
- subregion
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000012544 monitoring process Methods 0.000 title claims abstract description 96
- 238000000034 method Methods 0.000 title claims abstract description 29
- 238000005192 partition Methods 0.000 claims abstract description 5
- 238000007726 management method Methods 0.000 claims description 7
- 238000013500 data storage Methods 0.000 claims description 4
- 230000001934 delay Effects 0.000 claims 1
- 238000012856 packing Methods 0.000 claims 1
- 238000013461 design Methods 0.000 abstract description 2
- 230000006870 function Effects 0.000 abstract description 2
- 230000010354 integration Effects 0.000 abstract description 2
- 230000008859 change Effects 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 3
- 239000000758 substrate Substances 0.000 description 3
- 238000004891 communication Methods 0.000 description 2
- 230000008878 coupling Effects 0.000 description 2
- 238000010168 coupling process Methods 0.000 description 2
- 238000005859 coupling reaction Methods 0.000 description 2
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 230000018109 developmental process Effects 0.000 description 1
- 238000002513 implantation Methods 0.000 description 1
- 230000008569 process Effects 0.000 description 1
- 230000011218 segmentation Effects 0.000 description 1
- 238000003786 synthesis reaction Methods 0.000 description 1
Landscapes
- Debugging And Monitoring (AREA)
Abstract
本发明公开了基于NUMA的计算机体系结构的监控信息采集方法，利用FPGA可编程逻辑资源和IP核来构建Nios II软核处理器的接口功能模块；使用Quartus II软件中的Qsys构建Nios II软核系统，添加Nios II软核处理器、I2C主、从设备接口模块等IP核；通过I2C主设备接口模块采集监控信息，监控信息经Nios II软核处理器处理后传输给I2C从设备接口模块；BMC访问I2C从设备接口模块获取硬件监控信息。该方法通过FPGA统一采集系统硬件监控信息，提高了系统集成度，简化了外部硬件电路设计；系统多物理层分区下BMC都能独立互不影响的监控硬件信息，提高了系统的稳定性和实时性。
Description
技术领域
本发明涉及计算机技术领域，具体地说是一种基于NUMA的计算机体系结构的监控信息采集方法。
背景技术
目前，大型多处理器服务器系统通常拥有较多的处理器、内存、存储、IO资源，具有强大的计算能力，在实际应用中需要将这些资源整合利用。NUMA(Non Uniform MemoryAccess Architecture,非一致内存访问架构)的多物理分区计算机体系结构的特点是,可以将计算机划分为多个独立的多处理系统，同样这些被划分的计算机系统也可以耦合为一台完整的计算机系统。对整个系统的分割或重新耦合时，面临的系统的关键参数包括电压、温度等硬件信息都发生变化，大多外部硬件信息的采集接口都是基于I2C总线接口的，面对系统庞大的各个硬件信息的监控变化,既要实现耦合采集又要分割采集硬件关键信息，BMC与一般的控制芯片都无法提供多组的I2C总线接口与多缓存的存储区域存放硬件监控信息。FPGA作为一种可以实现硬件编程的芯片，完全可以利用逻辑资源植入Nios II软核，可以嵌入多组主从I2C设备，嵌入多个缓存区域存放硬件监控信息。
发明内容
本发 明针对现有技术存在的技术问题，提供一种基于NUMA的计算机体系结构的监控信息采集方法。
本发明所述一种基于NUMA的计算机体系结构的监控信息采集方法，解决所述技术问题采用的技术方案如下：提供一种基于NUMA的多物理层分区计算机体系结构的监控信息采集方法，该监控信息采集方法通过在NUMA计算机体系结构中，利用FPGA可编程逻辑资源和IP核来构建Nios II软核处理器的接口功能模块；使用Quartus II软件中的Qsys构建Nios II软核系统，添加Nios II软核处理器、System ID、EPCS控制器、片上数据存储器、片外程序存储控制模块、I2C主设备接口模块、I2C从设备接口模块基于Avalon总线的IP核；且所述I2C主、从设备接口模块均能够扩展多组主、从I2C接口。
使用所述基于NUMA的计算机体系结构的监控信息采集方法，系统多分区工作设置时，在搭建好的Nios II软核处理器基础上，通过FPGA内部I2C主设备接口模块与外部硬件监控信息采集点连接来采集硬件监控信息，硬件监控信息通过I2C总线传输到FPGA硬件监控信息存储区，经Nios II软核处理器将硬件监控信息打包；FPGA按照分区的个数划分为多个缓存区，然后通过Avalon总线将每个分区的硬件监控信息存放在各自对应的缓存区；每个缓存区对应独立的I2C从设备接口地址，当各个分区的BMC发送读取硬件监控信息命令后，对应分区的BMC通过I2C总线将存储在对应缓存区的硬件监控信息收集。
本发明的基于NUMA的计算机体系结构的监控信息采集方法与现有技术相比具有的有益效果是：本发明提供了一种新的数据监控信息的采集方法，通过该监控信息采集方法，无论系统是否分区都能通过FPGA统一采集系统的硬件监控信息，提高了系统的集成度，大大简化了外部的硬件电路设计；在系统多物理层分区的情况下，基板监控管理BMC都能独立互不影响的监控硬件信息，提高了系统的稳定性和实时性，有利于降低产品本身的硬件成本和开发成本。
附图说明
附图1为所述Nios II软核处理器接口搭建功能示意图；
附图2为无分区设置时监控信息采集结构示意图；
附图3为双分区设置时监控信息采集结构示意图。
具体实施方式
为使本发明的目的、技术方案和优点更加清楚明白，以下结合具体实施例，并参考附图，对本发明所述基于NUMA的计算机体系结构的监控信息采集方法进一步详细说明。
本发明所述基于NUMA的计算机体系结构的监控信息采集方法，是一种基于NUMA的多物理层分区计算机体系结构的监控信息采集方法，该监控信息采集方法的具体实现方式为：在NUMA计算机体系结构中，利用FPGA可编程逻辑资源和IP核来构建Nios II软核处理器的接口功能模块；使用Quartus II软件中的Qsys构建Nios II软核系统，添加Nios II软核处理器、System ID、EPCS控制器(Erasable programmable configurable serial，串行存贮器)、片上数据存储器、片外程序存储控制模块、I2C主设备接口模块、I2C从设备接口模块等基于Avalon总线的IP核；即添加基于Avalon总线通信的IP核,这些IP核包括Nios II软核处理器、System ID、EPCS控制器、片上数据存储器、片外程序存储控制模块、I2C主设备接口模块、I2C从设备接口模块等。配置编译Nios II软件处理器，分配引脚，配置工程，综合编译后完成Nios II系统的软核搭建。如图1所示为Nios II软核处理器接口搭建功能示意图。
使用所述基于NUMA的计算机体系结构的监控信息采集方法，在搭建好的Nios II软核处理器基础上，通过FPGA内部I2C主设备接口模块与外部硬件监控信息采集点连接来采集监控信息，监控信息经过Nios II软核处理器处理后传输给FPGA内部的I2C从设备接口模块；系统的主基板管理控制器BMC通过I2C总线访问I2C从设备接口模块能够获取系统的硬件监控信息。
实施例1：
在系统无分区工作设置时，使用本实施例所述基于NUMA的计算机体系结构的监控信息采集方法，如附图2所示，硬件监控信息采集点连接FPGA内部I2C主设备接口模块，将系统硬件监控信息通过I2C总线传输到FPGA硬件监控信息存储区，Nios II软核处理器将外部硬件监控信息打包，并经过Avalon总线存放到系统的缓存区，所述缓存区对应在与BMC相连的I2C从设备接口模块下的区域；当BMC发送读取硬件监控信息命令后，BMC通过I2C总线收集存储在缓存区的硬件监控信息。
本实施例所述监控信息采集方法中，在搭建好的Nios II软核处理器基础上，所述监控信息的采集点都是基于标准的I2C通信的，并且，所述I2C主设备接口模块可以扩展多组主I2C接口，系统硬件监控信息都是通过这些多组主I2C接口采集的；所述I2C从设备接口模块可以扩展多组从I2C接口，BMC都是通过从I2C接口采集硬件监控信息。
实施例2：
在系统多分区工作设置时，被分成多个独立的系统，使用本实施例所述基于NUMA的计算机体系结构的监控信息采集方法，如附图3所示，本实施例中以两个分区为例，通过FPGA检测物理分区的个数，按照分区的个数划分为双缓存区，系统硬件监控信息通过I2C总线传输到FPGA硬件监控信息存储区，Nios II软核处理器将外部硬件监控信息打包，并经过Avalon总线将每个分区的硬件监控信息存放在各自对应的缓存区，即缓存区1对应的是分区1下的硬件监控信息，缓存区2对应的是分区2下的硬件监控信息；每个缓存区对应独立的I2C从设备接口地址，这样分区1的监控管理BMC1通过I2C总线将存储在缓存区1的硬件监控信息收集，分区2的监控管理BMC2通过I2C总线将存储在缓存区2的硬件监控信息收集。
本实施例所述监控信息采集方法中，对于系统多分区工作设置时，所述FPGA内部设置多组主I2C设备接口模块，系统硬件监控信息都是通过这些多组主I2C设备接口模块采集的；同时，所述FPGA内部设置多组从I2C设备接口模块，各个从I2C设备接口模块对应独立的从缓存区，每个BMC通过各自的从I2C接口能够获取采集的硬件监控信息。
进行系统硬件监控信息采集也是如上述情况，FPGA按照分区的个数划分为多个缓存区：缓存区1、缓存区2、缓存区3、……，经Nios II软核处理器将外部硬件监控信息打包，并通过Avalon总线将每个分区的硬件监控信息存放在各自对应的缓存区，这样每个分区的BMC通过I2C总线将存储在对应缓存区的硬件监控信息收集。通过本实施例所述监控信息采集方法时，由于FPGA内每个I2C从设备接口模块对应各自的缓存区，各个分区的BMC可以独立的访问各自的监控信息。
从本发明实施例1和实施例2的技术方案可知，无论系统是否分区都能通过FPGA统一采集系统的硬件监控信息，提高了系统的集成度；FPGA借助Avalon总线将各个功能模块与Nios II软核集成，提供了多I2C总线接口与缓存区域，在系统多物理层分区的情况下，基板监控管理BMC都能独立互不影响的监控硬件信息，增强了系统的稳定性。
上述具体实施方式仅是本发明的具体个案，本发明的专利保护范围包括但不限于上述具体实施方式，任何符合本发明的权利要求书的且任何所属技术领域的普通技术人员对其所做的适当变化或替换，皆应落入本发明的专利保护范围。
Claims (3)
1.一种基于NUMA的计算机体系结构的监控信息采集方法，其特征在于，提供一种基于NUMA的多物理层分区计算机体系结构的监控信息采集方法，通过在NUMA计算机体系结构中，利用FPGA可编程逻辑资源和IP核来构建Nios II软核处理器的接口功能模块；使用Quartus II软件中的Qsys构建Nios II软核系统，添加Nios II软核处理器、System ID、EPCS控制器、片上数据存储器、片外程序存储控制模块、I2C主设备接口模块、I2C从设备接口模块基于Avalon总线的IP核；且所述I2C主、从设备接口模块均能够扩展多组主、从I2C接口；
系统多分区工作设置时，在搭建好的Nios II软核处理器基础上，通过FPGA内部I2C主设备接口模块与外部硬件监控信息采集点连接来采集硬件监控信息，硬件监控信息通过I2C总线传输到FPGA硬件监控信息存储区，经Nios II软核处理器将硬件监控信息打包；FPGA按照分区的个数划分为多个缓存区，然后通过Avalon总线将每个分区的硬件监控信息存放在各自对应的缓存区；每个缓存区对应独立的I2C从设备接口地址，当各个分区的BMC发送读取硬件监控信息命令后，对应分区的BMC通过I2C总线将存储在对应缓存区的硬件监控信息收集。
2.根据权利要求1所述一种基于NUMA的计算机体系结构的监控信息采集方法，其特征在于，在系统有两个分区工作设置时，FPGA按照分区的个数划分为双缓存区，系统硬件监控信息通过I2C总线传输到FPGA硬件监控信息存储区，Nios II软核处理器将外部硬件监控信息打包，并经过Avalon总线将每个分区的硬件监控信息存放在各自对应的缓存区，即缓存区1对应的是分区1下的硬件监控信息，缓存区2对应的是分区2下的硬件监控信息；每个缓存区对应独立的I2C从设备接口地址，这样分区1的监控管理BMC1通过I2C总线将存储在缓存区1的硬件监控信息收集，分区2的监控管理BMC2通过I2C总线将存储在缓存区2的硬件监控信息收集。
3.根据权利要求2所述一种基于NUMA的计算机体系结构的监控信息采集方法，其特征在于，所述FPGA内部设置多组主I2C设备接口模块，系统硬件监控信息都是通过这些多组主I2C接口采集的；所述FPGA内部设置多组从I2C设备接口模块，各个从I2C设备接口模块对应独立的从缓存区，每个BMC通过各自的从I2C接口获取采集的硬件监控信息。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201410753933.8A CN104360927B (zh) | 2014-12-11 | 2014-12-11 | 一种基于numa的计算机体系结构的监控信息采集方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201410753933.8A CN104360927B (zh) | 2014-12-11 | 2014-12-11 | 一种基于numa的计算机体系结构的监控信息采集方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN104360927A CN104360927A (zh) | 2015-02-18 |
| CN104360927B true CN104360927B (zh) | 2017-05-10 |
Family
ID=52528191
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201410753933.8A Active CN104360927B (zh) | 2014-12-11 | 2014-12-11 | 一种基于numa的计算机体系结构的监控信息采集方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN104360927B (zh) |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN105549713A (zh) * | 2015-12-08 | 2016-05-04 | 浪潮电子信息产业股份有限公司 | 一种基于numa的多物理层分区计算机电源热冗余控制方法 |
| CN106649193A (zh) * | 2016-12-28 | 2017-05-10 | 北京星云互连科技有限公司 | 主板、主板上电以及管理方法 |
| CN106951352A (zh) * | 2017-03-13 | 2017-07-14 | 郑州云海信息技术有限公司 | 一种服务器日志存储管理方法 |
| CN106933765A (zh) * | 2017-03-31 | 2017-07-07 | 山东超越数控电子有限公司 | 一种基于fpga的多主多从数据采集系统及其交叉通信控制方法 |
| CN107122268B (zh) * | 2017-05-19 | 2020-03-10 | 郑州云海信息技术有限公司 | 一种基于numa多物理层分区处理系统 |
| CN108880880A (zh) * | 2018-06-14 | 2018-11-23 | 郑州云海信息技术有限公司 | 一种对节点的多级监控系统 |
| CN109144732B (zh) * | 2018-09-05 | 2022-02-11 | 合肥英睿系统技术有限公司 | 一种基于fpga的多核cpu实现方法及相关装置 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8127113B1 (en) * | 2006-12-01 | 2012-02-28 | Synopsys, Inc. | Generating hardware accelerators and processor offloads |
| CN203631135U (zh) * | 2013-10-11 | 2014-06-04 | 成都傅立叶电子科技有限公司 | 加密u盘 |
| CN104063300A (zh) * | 2014-01-18 | 2014-09-24 | 浪潮电子信息产业股份有限公司 | 一种基于fpga的高端多路服务器监控信息采集装置 |
-
2014
- 2014-12-11 CN CN201410753933.8A patent/CN104360927B/zh active Active
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8127113B1 (en) * | 2006-12-01 | 2012-02-28 | Synopsys, Inc. | Generating hardware accelerators and processor offloads |
| CN203631135U (zh) * | 2013-10-11 | 2014-06-04 | 成都傅立叶电子科技有限公司 | 加密u盘 |
| CN104063300A (zh) * | 2014-01-18 | 2014-09-24 | 浪潮电子信息产业股份有限公司 | 一种基于fpga的高端多路服务器监控信息采集装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN104360927A (zh) | 2015-02-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN104360927B (zh) | 一种基于numa的计算机体系结构的监控信息采集方法 | |
| Durand et al. | Euroserver: Energy efficient node for european micro-servers | |
| CN103150279B (zh) | 一种主机与基板管理控制器共享设备的方法 | |
| JP2020529676A (ja) | メモリベースの分散型プロセッサアーキテクチャ | |
| CN110809760B (zh) | 资源池的管理方法、装置、资源池控制单元和通信设备 | |
| DE102017109163A1 (de) | Skalierbare Mehrkern-Systemchip-Architektur auf mehreren Einzelchips für Highend-Mikrocontroller | |
| CN106681949B (zh) | 基于一致性加速接口的直接内存操作实现方法 | |
| CN104094222B (zh) | 用于执行指令的电路和方法 | |
| US9202002B2 (en) | System for designing network on chip interconnect arrangements | |
| US20210117244A1 (en) | Resource manager access control | |
| CN102521209B (zh) | 一种并行多处理器计算机的设计方法 | |
| CN108572843A (zh) | 基于单个微控制器的多个计算节点管理 | |
| US9213656B2 (en) | Flexible arbitration scheme for multi endpoint atomic accesses in multicore systems | |
| KR20220008809A (ko) | 헤테로지니어스 프로그래머블 디바이스를 위한 하드웨어-소프트웨어 설계 동안 흐름 수렴 | |
| KR20220008855A (ko) | 이종 및 프로그램 가능 디바이스들에 대한 하드웨어-소프트웨어 설계 흐름 | |
| CN105071994B (zh) | 一种海量数据监控系统 | |
| CN105446657A (zh) | 一种监控raid卡的方法 | |
| CN103309833A (zh) | 设备整合方法、终端装置和分布式多终端装置系统 | |
| CN103150217A (zh) | 多核处理器操作系统设计方法 | |
| CN103455460A (zh) | 一种验证高级微控制器总线接口的装置 | |
| CN113767375A (zh) | 对ml加速器的机器学习模型更新 | |
| CN104866460A (zh) | 一种基于SoC的容错自适应可重构系统与方法 | |
| CN103093446A (zh) | 基于多处理器片上系统的多源图像融合装置和方法 | |
| US20230185991A1 (en) | Multi-processor simulation on a multi-core machine | |
| CN105718349B (zh) | 跨管芯接口监听或全局观察消息排序 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |