CN101814046A - 基于可编程器件的双冗余总线同步和表决电路 - Google Patents
基于可编程器件的双冗余总线同步和表决电路 Download PDFInfo
- Publication number
- CN101814046A CN101814046A CN201010101973A CN201010101973A CN101814046A CN 101814046 A CN101814046 A CN 101814046A CN 201010101973 A CN201010101973 A CN 201010101973A CN 201010101973 A CN201010101973 A CN 201010101973A CN 101814046 A CN101814046 A CN 101814046A
- Authority
- CN
- China
- Prior art keywords
- bus
- dual redundant
- data
- circuit
- voting
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000009977 dual effect Effects 0.000 title claims abstract description 67
- 238000000034 method Methods 0.000 claims abstract description 8
- 230000008569 process Effects 0.000 claims abstract description 4
- 230000002265 prevention Effects 0.000 claims description 10
- 239000000203 mixture Substances 0.000 claims description 2
- 238000012545 processing Methods 0.000 claims description 2
- 230000003139 buffering effect Effects 0.000 claims 3
- 230000003993 interaction Effects 0.000 abstract description 2
- 238000013461 design Methods 0.000 description 18
- 230000001360 synchronised effect Effects 0.000 description 6
- 238000005516 engineering process Methods 0.000 description 5
- 230000009286 beneficial effect Effects 0.000 description 2
- 238000004891 communication Methods 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 238000003745 diagnosis Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000001914 filtration Methods 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 238000005025 nuclear technology Methods 0.000 description 1
Images
Landscapes
- Hardware Redundancy (AREA)
Abstract
本发明提供一种基于可编程器件的双冗余总线同步和表决电路，对于基于可编程器件加载内核构成的双冗余容错计算机，设计包括双冗余总线缓冲电路，双冗余总线同步电路，双冗余总线表决电路，双冗余总线输出电路，总线防丢步电路等组成，首先外部数据经过双冗余总线缓冲电路等待请求双冗余总线同步电路，双冗余总线同步电路控制总线读取外部数据，经过双冗余总线表决电路表决后送至可编程器件加载内核构成的双冗余容错计算机，同时总线防丢步电路控制总线防止丢失数据信息。该可编程器件的双冗余总线同步和表决电路，对于基于可编程器件加载内核构成的双冗余容错计算机，解决了冗余容错计算机数据同步和表决的实时控制问题，实现了冗余容错计算机数据同步和表决智能管理，与传统的同步和表决方法比较，利用总线代替进程同步和数据表决时双冗余容错计算机之间的数据交互，减轻了冗余容错计算机任务负担，保证了冗余容错计算机数据和程序运行的高可靠性。
Description
技术领域
本发明涉及电子计算机和自动化控制技术，基于可编程逻辑器件设计了低成本的、灵活性的、模块化的和开放性的基于可编程器件的双冗余总线同步和表决电路，对于基于可编程器件加载内核构成的双冗余容错计算机，解决了冗余容错计算机数据同步和表决的实时控制问题，实现了冗余容错计算机数据同步和表决智能管理，保证冗余容错计算机数据同步和表决高可靠性。
背景技术
自六十年代，随着计算机在一些重要领域的应用，计算机的失效会造成巨大的损失，具有故障检测和诊断等功能的余度容错高可靠控制系统开始在航天航空等领域应用。到七十年代，采用比较技术和冗余容错技术的余度容错高可靠系统，应用于通讯和航天等领域，具备了备份功能、自检功能、自恢复功能，并且一些具有代表性的大型容错冗余系统也在此期间研制成功。近年来，微电子技术的飞速发展使得嵌入式控制系统广泛应用各个领域，传统构架的容错高可靠控制系统不能满足在航空航天、国防军工、工业生产、安全控制等重要领域嵌入式控制系统应用需求，而可编程逻辑器件加载多个微处理器核的技术发展，为可编程逻辑器件设计容错嵌入式控制系统提供了条件。
现场可编程芯片是指由用户编程来实现所需功能的专用集成电路，采用可编程门阵列(Field Programmable Gate Array)技术，即由逻辑功能块排列成阵列组成，并由可编程的互连资源连接这些逻辑功能块实现所需的设计。目前现场可编程芯片规模做得很大，随着内嵌处理器核技术应用，实现的功能更强，设计的灵活性更大。
基于可编程器件的双冗余总线同步和表决电路用于容错计算机，国内未见相关的产品和相关专利。
发明内容
本发明的目的在于提供一种低成本的、灵活性的、模块化的和开放性的基于可编程器件的双冗余总线同步和表决电路，对于基于可编程器件加载内核构成的双冗余容错计算机，解决了冗余容错计算机数据同步和表决的实时控制问题，实现了冗余容错计算机数据同步和表决智能管理，保证了冗余容错计算机数据同步和表决高可靠性。
基于可编程器件的双冗余总线同步和表决电路系统结构见附图1，包括双冗余总线缓冲电路，双冗余总线同步电路，双冗余总线表决电路，双冗余总线输出电路，总线防丢步电路等组成，首先外部数据经过双冗余总线缓冲电路等待请求双冗余总线同步电路，双冗余总线同步电路控制总线读取外部数据，经过双冗余总线表决电路表决后送至可编程器件加载内核构成的双冗余容错计算机，同时总线防丢步电路控制总线防止丢失数据信息。
双冗余总线缓冲电路见附图2，双冗余总线滤波电路去除双冗余总线杂波信号，保证信号的真实性，由可编程单元设计的数据缓冲区用于存放双冗余总线滤波后的信号，在放入数据的同时写入双冗余总线同步标志。
双冗余总线同步电路见附图3，由双冗余总线同步标志进行唤醒，控制双冗余总线表决电路对可编程单元设计的数据缓冲区存放双冗余总线滤波后的信号进行读取。
双冗余总线表决电路和双冗余总线输出电路见附图4，由可编程逻辑单元设计位比较对数据缓冲区存放双冗余总线滤波后的信号进行位比较同时重新写入表决标志，同时双冗余总线输出电路通知计算机A和计算机B对数据进行读取。
数据总线防丢步电路对计算机A和计算机B进行防丢步处理，保障总线数据失步现象，保证计算机A和计算机B进程的一致性。
本发明实施例的有益效果在于，该可编程器件的双冗余总线同步和表决电路，对于基于可编程器件加载内核构成的双冗余容错计算机，解决了冗余容错计算机数据同步和表决的实时控制问题，实现了冗余容错计算机数据同步和表决智能管理，与传统的同步和表决方法比较，利用总线代替进程同步和数据表决时双冗余容错计算机之间的数据交互，减轻了冗余容错计算机任务负担，保证了冗余容错计算机数据和程序运行的高可靠性。
附图说明
此处所说明的附图用来提供对本发明的进一步理解，构成本申请的一部分，并不构成对本发明的限定。在附图中：
图1可编程设计的双冗余总线同步和表决的电路系统结构；
图2双冗余总线缓冲电路工作原理；
图3双冗余总线同步电路工作原理；
图4双冗余总线表决电路和双冗余总线输出电路；
具体实施方式
为使本发明的目的、技术方案和优点更加清楚明白，下面结合实施方式和附图，对本发明做进一步详细说明。在此，本发明的示意性实施方式及其说明用于解释本发明，但并不作为对本发明的限定。
本实施例提供基于可编程器件FPGA设计的双冗余总线同步和表决，解决了双冗余容错计算机数据同步的实时控制问题，实现了双冗余容错计算机数据同步和表决智能管理，保证了冗余容错计算机数据同步和表决高可靠性。
采用可编程门阵列(Field Programmable Gate Array-FPGA)技术，即由逻辑功能块排列成阵列组成，并由可编程的互连资源连接这些逻辑功能块实现所需的设计。利用电子设计自动化EDA工具，采用可编程器件，通过设计芯片来实现系统功能，这种基于芯片的设计方法，能够由设计者定义器件的内部逻辑和管脚，将原来由电路板设计完成的大部分工作放在芯片中设计进行，不仅通过芯片设计来实现多种数字逻辑系统功能，而且大大减少了电路图设计和电路板设计的工作量和难度，增强设计灵活性，提高了工作效率。
双冗余总线缓冲电路，双冗余总线同步电路，双冗余总线表决电路，双冗余总线输出电路，总线防丢步电路等功能模块是基于Altra公司的EPM3128ATI64可编程器件设计的，基于可编程逻辑器件设计了低成本的、灵活性的、模块化的和开放性的冗余容错计算机数据同步的电路。
以上所述的具体实施方式，对本发明的目的、技术方案和有益效果进行了进一步详细说明，所应理解的是，以上所述仅为本发明的具体实施方式而已，并不用于限定本发明的保护范围，凡在本发明的精神和原则之内，所做的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。
Claims (5)
1.一种基于可编程器件的双冗余总线同步和表决电路，其特征在于：
包括双冗余总线缓冲电路，双冗余总线同步电路，双冗余总线表决电路，双冗余总线输出电路，总线防丢步电路等组成，，首先外部数据经过双冗余总线缓冲电路等待请求双冗余总线同步电路，双冗余总线同步电路控制总线读取外部数据，经过双冗余总线表决电路表决后送至可编程器件加载内核构成的双冗余容错计算机，同时总线防丢步电路控制总线防止丢失数据信息。
2.根据权利要求1所述的双冗余总线缓冲电路，其特征在于：
双冗余容错计算机中，计算机A和计算机B数据信息通过数据总线的高低位进行传输，如果32位的数据总线则高16位中15位表示B机数据信息另外1位表示表决状态，同样低16位中15位表示A机数据信息另外1位表示表决状态，通过缓冲进行数据的暂放。
3.根据权利要求1所述的双冗余总线同步电路，特征在于：
双冗余容错计算机中计算机A和计算机B数据通过双冗余总线缓冲电路进行数据的储存和暂放，同时双冗余总线同步电路来控制数据表决时的同步读取，从而保障数据的一致。
4.根据权利要求1所述的双冗余总线表决电路和双冗余总线表决输出电路，其特征在于：
通过缓冲进行数据的暂放双冗余容错计算机中计算机A和计算机B数据，由通过缓冲进行数据的暂放，由硬件位比较逻辑电路，对计算机A和计算机B数据进行逐位比较。双冗余表决输出电路分别通知计算机A和计算机B对数据进行读取，从而保证计算机A和计算机B读取数据的一致性。
5.根据权利要求1所述的总线防丢步电路，其特征在于：
总线防丢步电路对计算机A和计算机B进行防丢步处理，保障总线数据失步现象，保证计算机A和计算机B进程的一致性。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201010101973A CN101814046A (zh) | 2010-01-27 | 2010-01-27 | 基于可编程器件的双冗余总线同步和表决电路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201010101973A CN101814046A (zh) | 2010-01-27 | 2010-01-27 | 基于可编程器件的双冗余总线同步和表决电路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN101814046A true CN101814046A (zh) | 2010-08-25 |
Family
ID=42621307
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201010101973A Pending CN101814046A (zh) | 2010-01-27 | 2010-01-27 | 基于可编程器件的双冗余总线同步和表决电路 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN101814046A (zh) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103020005A (zh) * | 2012-12-19 | 2013-04-03 | 北京康拓科技有限公司 | 一种用于高可靠系统的数据通讯、比较方法与装置 |
| CN106502957A (zh) * | 2016-12-09 | 2017-03-15 | 中国电子科技集团公司第三十八研究所 | 一种基于vpx总线的星载雷达数据处理及管控装置 |
| CN109306875A (zh) * | 2018-09-25 | 2019-02-05 | 中国船舶重工集团公司第七0三研究所 | 一种汽轮机deh双控制器同步热备冗余切换装置及方法 |
| CN109353528A (zh) * | 2018-09-11 | 2019-02-19 | 陕西千山航空电子有限责任公司 | 一种基于冲击安全判别方法实现的冲击探测传感器 |
-
2010
- 2010-01-27 CN CN201010101973A patent/CN101814046A/zh active Pending
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103020005A (zh) * | 2012-12-19 | 2013-04-03 | 北京康拓科技有限公司 | 一种用于高可靠系统的数据通讯、比较方法与装置 |
| CN106502957A (zh) * | 2016-12-09 | 2017-03-15 | 中国电子科技集团公司第三十八研究所 | 一种基于vpx总线的星载雷达数据处理及管控装置 |
| CN109353528A (zh) * | 2018-09-11 | 2019-02-19 | 陕西千山航空电子有限责任公司 | 一种基于冲击安全判别方法实现的冲击探测传感器 |
| CN109353528B (zh) * | 2018-09-11 | 2021-11-12 | 陕西千山航空电子有限责任公司 | 一种基于冲击安全判别方法实现的冲击探测传感器 |
| CN109306875A (zh) * | 2018-09-25 | 2019-02-05 | 中国船舶重工集团公司第七0三研究所 | 一种汽轮机deh双控制器同步热备冗余切换装置及方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN101813934A (zh) | 基于可编程器件的三冗余总线同步和表决电路 | |
| CN101931580B (zh) | Arinc 659背板数据总线接口芯片片上系统 | |
| US20110040811A1 (en) | Distributed file system logging | |
| CN103019836B (zh) | 状态切换方法和电子设备 | |
| CN101794241A (zh) | 基于可编程逻辑器件三冗余容错计算机上电复位的电路 | |
| CN104182305A (zh) | 三模冗余控制和数据管理计算机及其使用方法 | |
| CN106708234A (zh) | 一种基于cpld的系统电源状态监控方法及装置 | |
| CN104360927B (zh) | 一种基于numa的计算机体系结构的监控信息采集方法 | |
| CN103605581B (zh) | 一种分布式计算机系统故障处理流程 | |
| CN103064770B (zh) | 双进程冗余瞬时故障容错方法 | |
| CN101814046A (zh) | 基于可编程器件的双冗余总线同步和表决电路 | |
| CN104272271B (zh) | 具有指令跟踪能力的处理器装置 | |
| CN101788940A (zh) | 基于可编程逻辑器件2x2冗余容错计算机上电复位的电路 | |
| CN105549901A (zh) | 星载综合化海量数据存储与回放设备 | |
| CN105138495A (zh) | 内嵌微控制器的arinc659总线控制器 | |
| CN103246585A (zh) | 一种存储控制器故障检测方法 | |
| CN102736594B (zh) | 一种智能配电终端统一平台模块化设计方法 | |
| CN102681930A (zh) | 一种芯片级错误记录方法 | |
| CN103677917A (zh) | 基于fpga重配置技术的可定制嵌入式处理系统 | |
| CN101788941A (zh) | 一种基于可编程器件的冗余容错计算机数据同步电路 | |
| CN105550131A (zh) | 一种基于有限状态机和arinc659总线的接口数据处理系统及方法 | |
| CN107807902A (zh) | 一种抗单粒子效应的fpga动态重构控制器 | |
| CN101799782A (zh) | 一种基于可编程器件的冗余容错计算机数据表决电路 | |
| CN203759602U (zh) | 一种基于套片的cpci工控机主板 | |
| CN203658991U (zh) | 一种计算机取证系统 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| C02 | Deemed withdrawal of patent application after publication (patent law 2001) | ||
| WD01 | Invention patent application deemed withdrawn after publication |
Application publication date: 20100825 |