CN106774635A - 一种三冗余计算机同步方法 - Google Patents

一种三冗余计算机同步方法 Download PDF

Info

Publication number
CN106774635A
CN106774635A CN201611105640.4A CN201611105640A CN106774635A CN 106774635 A CN106774635 A CN 106774635A CN 201611105640 A CN201611105640 A CN 201611105640A CN 106774635 A CN106774635 A CN 106774635A
Authority
CN
China
Prior art keywords
pulse
synchronous clock
clock pulse
synchronous
lock
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201611105640.4A
Other languages
English (en)
Other versions
CN106774635B (zh
Inventor
程亮
余薛浩
桂亮
粱珣
杨孔进
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Aerospace Control Technology Institute
Original Assignee
Shanghai Aerospace Control Technology Institute
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Aerospace Control Technology Institute filed Critical Shanghai Aerospace Control Technology Institute
Priority to CN201611105640.4A priority Critical patent/CN106774635B/zh
Publication of CN106774635A publication Critical patent/CN106774635A/zh
Application granted granted Critical
Publication of CN106774635B publication Critical patent/CN106774635B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/04—Generating or distributing clock signals or signals derived directly therefrom
    • G06F1/12—Synchronisation of different clock signals provided by a plurality of clock generators
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/16—Error detection or correction of the data by redundancy in hardware
    • G06F11/1604—Error detection or correction of the data by redundancy in hardware where the fault affects the clock signals of a processing unit and the redundancy is at or within the level of clock signal generation hardware
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/16—Error detection or correction of the data by redundancy in hardware
    • G06F11/18—Error detection or correction of the data by redundancy in hardware using passive fault-masking of the redundant circuits
    • G06F11/181—Eliminating the failing redundant component

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Quality & Reliability (AREA)
  • Hardware Redundancy (AREA)

Abstract

本发明提供了一种三冗余计算机同步方法，该方法采用表决模块为冗余计算机系统提供三路同步脉冲信号，冗余计算机的CPU对这三路同步脉冲信号进行故障检测，并采用相同的切换策略确定统一的同步脉冲信号，这样可以确保时钟系统出现一度或两度故障状态下，仍然能为冗余计算机提供连续的高精度同步时钟信号，从而提高了冗余计算机系统的可靠性；另外，本发明采用统一的同步脉冲信号，并通过三个冗余计算机间的状态交互，确保冗余计算机软件时间基准的同步性，并采用同步脉冲信号作为软件实时执行时的软终端触发信号，确保冗余计算机的工作进程同步；上述同步方法可以确保冗余计算间的时间误差小于10μs，同步方法实现简单，便于工程实现。

Description

一种三冗余计算机同步方法
技术领域
本发明涉及飞行控制计算机冗余技术领域，特别涉及一种三冗余计算机同步方法，可应用于运载火箭和航天器的计算机系统，实现冗余计算机同步。
背景技术
由于冗余计算机在高可靠与低成本的独特的优势，在未来的各种类型的上面级、快速响应的液体小火箭、固体小运载、空射小运载和用于载人探月的重型运载火箭上将具有广泛的应用。
冗余计算机可以有效提高运载火箭和航天器的可靠性，但是传统的冗余计算机系统采用同一个时钟源，在该时钟源出现故障时，会影响整个冗余计算机系统的可靠性。而如果采用冗余时钟方案，则存在冗余时钟同步，以及计算机软件同步的问题。
发明内容
本发明的目的在于克服现有技术的不足，提供了一种三冗余计算机同步方法，该方法采用了冗余时钟方案提高冗余计算机的时钟可靠性，并在硬件同步时钟基础上，通过三机交互实现冗余计算机的软件同步，可以有效提高冗余计算机系统的可靠性，实现方法简单，便于工程实现。
本发明的上述目的通过以下方案实现：
一种三冗余计算机系统同步方法，包括以下步骤：
(1)、生成三路同步脉冲，并将所述三路同步脉冲发送给互为冗余的三个CPU模块；其中：所述三路同步脉冲分别为第一同步脉冲、第二同步脉冲和第三同步脉冲；所述三个CPU模块分别为CPU模块A、CPU模块B、CPU模块C；
(2)、三个CPU模块在三路同步脉冲中选取一路同步脉冲作为共同的同步时钟脉冲；在三冗余计算机系统运行过程中，三个CPU模块对选取的同步时钟脉冲进行故障检测，如果检测到所述同步时钟脉冲出现故障，则三个CPU模块采用相同的切换策略，切换另一个同步脉冲信号作为共同的同步时钟脉冲；
(3)、从计算机硬件平台上电后，三个CPU模块首先通过数据交互获取每个CPU模块的软件启动状态，如果各CPU模块确定所有CPU模块的软件启动状态均为准备正常，则选取同一时刻作为同步时钟脉冲的开始计时时刻；
(4)、在三个CPU模块中，将同步时钟脉冲信号作为各自应用软件实时执行过程中的软中断触发信号，且中断触发周期相同。
上述的三冗余计算机同步方法，在步骤(1)中，采用表决模块生成三路同步脉冲；所述表决模块包括三个表决单元，且每个表决单元中均包括1个晶振和1个表决FPGA，其中：表决FPGA对晶振输出的脉冲进行计数后，输出设定频率的同步脉冲给CPU模块。
上述的三冗余计算机同步方法，在步骤(2)中，三个CPU模块对选取的同步时钟脉冲进行故障检测，具体检测方法如下：三个CPU模块分别对同步时钟脉冲的脉冲电平、脉冲到达时间、脉冲宽度进行监测；然后，每个CPU模块根据监测结果判断同步时钟脉冲是否出现故障；如果有两个或三个CPU模块判断同步时钟模块出现故障，则最终判断所述同步时钟模块出现故障。
上述的三冗余计算机同步方法，CPU模块根据对同步时钟脉冲的脉冲电平、脉冲到达时间、脉冲宽度的监测结果判断同步时钟脉冲是否出现故障，具体判断方法如下：
如果同步时钟脉冲的电平保持高电平，或同步时钟脉冲的电平保持低电平，则判断所述同步时钟脉冲的电平出现异常；如果同步时钟脉冲的提前到来或推迟到来，则判断所述同步时钟脉冲的到达时间出现异常；如果同步时钟脉冲的脉冲宽度变宽或变窄，则判断所述同步时钟脉冲的宽度出现异常；
如果同步时钟脉冲出现电平异常、到达时间异常或宽度异常，则所述CPU模块判断同步时钟脉冲出现故障。
上述的三冗余计算机同步方法，在步骤(2)中，三个CPU模块采用的同步时钟脉冲切换策略如下：首选选取第一同步脉冲作为初始的同步时钟脉冲；如果第一同步脉冲出现故障则切换第二同步脉冲作为同步时钟脉冲；如果第二同步脉冲作为同步时钟脉冲出现故障，则切换第三同步脉冲作为同步时钟脉冲；如果第三同步脉冲作为同步时钟脉冲出现故障，则切换第一同步脉冲作为同步时钟脉冲。
本发明与现有技术相比，具有以下优点：
(1)、本发明中表决模块可以为冗余计算机系统提供三路同步脉冲信号，冗余计算机的CPU对这三路同步脉冲信号进行故障检测，并采用相同的切换策略确定统一的同步脉冲信号，这样可以确保时钟系统出现一度或两度故障状态下，仍然能为冗余计算机提供连续的高精度同步时钟信号，从而提高了冗余计算机系统的可靠性；
(2)、本发明采用统一的同步脉冲信号，并通过三个冗余计算机间的状态交互，确保冗余计算机软件时间基准的同步性，并采用同步脉冲信号作为软件实时执行时的软终端触发信号，确保冗余计算机的工作进程同步；上述同步方法可以确保冗余计算间的时间误差小于10μs，同步方法实现简单，便于工程实现。
附图说明
图1为本发明中三冗余计算机系统的组成框图；
图2为本发明中同步时钟脉冲的故障检测流程图；
图3为本发明中三个同步脉冲切换策略示意图；
图4为计算机上电后三机软件运行原理图；
图5为本发明中三冗余计算机系统上电后时钟同步流程图；
图6为本发明中计算机上电后主要软件的执行流程图；
图7为本发明实现三机工作进程同步的流程图。
具体实施方式
下面结合附图和具体实例对本发明作进一步详细的描述：
本发明提供了一种三冗余计算机系统同步方法，该方法基于如图1所示的系统实现。该三冗余计算机系统包括三个互为冗余的CPU模块，以及用于生成同步脉冲的表决模块。其中，三个互为冗余的CPU模块分别为CPU模块A、CPU模块B、CPU模块C，且每个CPU模块中包括各自的处理器和同步脉冲检测切换单元。例如：CPU模块A包括第一处理器和第一检测切换单元，CPU模块B包括第二处理器和第二检测切换单元，CPU模块C包括第三处理器和第三检测切换单元；其中，三个检测切换单元用于对同步脉冲进行故障检测和切换。
本发明的三冗余计算机系统同步方法的具体实现步骤如下：
(一)、时钟冗余
本发明为了避免时钟故障影响三冗余计算机系统的可靠性，采用了时钟冗余方案，具体实现方法如下：
首先，本发明生成了三路同步脉冲，并将这三路同步脉冲发送给互为冗余的三个CPU模块。如图1所示，本发明采用表决模块生成三路同步脉冲，其中：表决模块包括三个表决单元，分别为表决单元A、表决单元B和表决单元C；表决单元A包括第一晶振和第一表决FPGA，表决单元B包括第二晶振和第二表决FPGA，表决单元C包括第三晶振和第三表决FPGA；三个表决单元中的表决FPGA对晶振输出脉冲进行计数后，输出三路指定周期的中断电平信号，作为三路设定频率的同步脉冲，分别输出第一同步脉冲、第二同步脉冲和第三同步脉冲。例如：本发明可以采用20MHz高稳晶振产生脉冲，表决FPGA对晶振脉冲进行计数，当计数达到20次时，表决FPGA输出脉冲给CPU模块，即得到了1ms的同步脉冲。该高稳晶振可以选用ZC550-20MHZ-5V-5ppm，其具体技术指标如下：稳定度：5PPM；工作温度范围：-55℃～85℃；工作电压：5V。
然后，三个CPU模块在三路同步脉冲中选取一路同步脉冲作为共同的同步时钟脉冲；在三冗余计算机系统运行过程中，三个CPU模块对选取的同步时钟脉冲进行故障检测，如果检测到所述同步时钟脉冲出现故障，则三个CPU模块采用相同的切换策略，切换另一个同步脉冲信号作为共同的同步时钟脉冲。
在具体工程实现过程中，三个CPU模块对选取的同步时钟脉冲进行故障检测和切换的过程如下：
(a)、三个CPU模块首选选取第一同步脉冲作为初始的同步时钟脉冲；
(b)、三个CPU模块分别对同步时钟脉冲的脉冲电平、脉冲到达时间、脉冲宽度进行监测，如图2所示，同步时钟脉冲的故障检测流程如下：
如果同步时钟脉冲的电平保持高电平，或同步时钟脉冲的电平保持低电平，则判断所述同步时钟脉冲的电平出现异常；如果同步时钟脉冲的提前到来或推迟到来，则判断所述同步时钟脉冲的到达时间出现异常；如果同步时钟脉冲的脉冲宽度变宽或变窄，则判断所述同步时钟脉冲的宽度出现异常；
如果同步时钟脉冲出现电平异常、到达时间异常或宽度异常，则该CPU模块判断同步时钟脉冲出现故障。
在具体工程实现时，可以采用CPU模块自身的高精度晶振进行上述的同步时钟脉冲异常检测，该晶振的稳定度需要优于生成三路同步脉冲的晶振，即如果采用5ppm的晶振生成同步脉冲，则进行脉冲异常检测的晶振的稳定度需要小于5ppm。
(c)、每个CPU模块通过步骤(b)对同步时钟脉冲进行故障检测，如果有两个或三个CPU模块判断同步时钟脉冲出现故障，则最终判断所述同步时钟脉冲出现故障，则进行同步时钟脉冲进行切换，具体切换策略为：如果第一同步脉冲出现故障则切换第二同步脉冲作为同步时钟脉冲；如果第二同步脉冲作为同步时钟脉冲出现故障，则切换第三同步脉冲作为同步时钟脉冲；如果第三同步脉冲作为同步时钟脉冲出现故障，则切换第一同步脉冲作为同步时钟脉冲。其中，上述的时钟切换选择迁移如图3所示。
(二)软件时间基准同步
通过步骤(一)，可以实现冗余计算机系统的时钟冗余，并确保硬件时钟同步。以下，需要实现软件启动计算起点的同步。
如图4所示，计算机上电复位后，首先监控软件启动汇编脚本从EEPROM中拷贝监控软件、应用软件至SRAM中，并从监控软件开始运行，监控软件在所有中断屏蔽的条件下进行系统自检，三机由于硬件启动、执行存在时间的差异，软件在实际情况下一般为不同步状态。
为了确保冗余计算机系统中三个CPU模块中的软件时间基准同步，本发明从计算机硬件平台上电后，三个CPU模块首先通过数据交互获取每个CPU模块的软件启动状态，如果各CPU模块确定所有CPU模块的软件启动状态均为准备正常，则选取同一时刻作为同步时钟脉冲的开始计时时刻。上述的三机上电时钟同步过程如图5所示，上电时钟同步的作用在于确保三个互为冗余的CPU模块可以从同一时间点开始工作，即确保各CPU模块软件时间基准的同步性。该同步方法，可以确保长时间内三个CPU模块的时钟偏差小于10μs。
(三)、软件进程同步
CPU模块A、CPU模块B和CPU模块C中的软件运行工作流程不一致，存在运行分支不一致的情况，本发明通过三机数据交互进握手操作，实现软件在运行过程中计算任务的同步性，即确保应用软件的同步性，具体流程如图6所示。
为了确保软件在运行过程中的计算任务同步性，本发明按照如下方法，进行了系统工作进程同步：在三个CPU模块中，将同步时钟脉冲信号作为各自应用软件实时执行过程中的软中断触发信号，且中断触发周期相同。
其中，三机工作进程同步示意图见图7所示，计算机硬件为用户程序提供1ms的同步脉冲信号，且同步时钟采用三冗余的设计，该同步时钟脉冲作为软件实时任务执行的触发条件，通过硬件设计保证提供给三机的1ms同步时钟触发时刻相同。具体实现时，通过三机分别计时20ms触发，保证三机软件中断触发时间相同，软中断即为三机应用软件的主任务执行进程。
以上所述，仅为本发明一个具体实施方式，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到的变化或替换，都应涵盖在本发明的保护范围之内。
本发明说明书中未作详细描述的内容属于本领域专业技术人员的公知技术。

Claims (5)

1.一种三冗余计算机系统同步方法，其特征在于包括以下步骤：
(1)、生成三路同步脉冲，并将所述三路同步脉冲发送给互为冗余的三个CPU模块；其中：所述三路同步脉冲分别为第一同步脉冲、第二同步脉冲和第三同步脉冲；所述三个CPU模块分别为CPU模块A、CPU模块B、CPU模块C；
(2)、三个CPU模块在三路同步脉冲中选取一路同步脉冲作为共同的同步时钟脉冲；在三冗余计算机系统运行过程中，三个CPU模块对选取的同步时钟脉冲进行故障检测，如果检测到所述同步时钟脉冲出现故障，则三个CPU模块采用相同的切换策略，切换另一个同步脉冲信号作为共同的同步时钟脉冲；
(3)、从计算机硬件平台上电后，三个CPU模块首先通过数据交互获取每个CPU模块的软件启动状态，如果各CPU模块确定所有CPU模块的软件启动状态均为准备正常，则选取同一时刻作为同步时钟脉冲的开始计时时刻；
(4)、在三个CPU模块中，将同步时钟脉冲信号作为各自应用软件实时执行过程中的软中断触发信号，且中断触发周期相同。
2.根据权利要求1所述的一种三冗余计算机同步方法，其特征在于：在步骤(1)中，采用表决模块生成三路同步脉冲；所述表决模块包括三个表决单元，且每个表决单元中均包括1个晶振和1个表决FPGA，其中：表决FPGA对晶振输出的脉冲进行计数后，输出设定频率的同步脉冲给CPU模块。
3.根据权利要求1所述的一种三冗余计算机同步方法，其特征在于：在步骤(2)中，三个CPU模块对选取的同步时钟脉冲进行故障检测，具体检测方法如下：三个CPU模块分别对同步时钟脉冲的脉冲电平、脉冲到达时间、脉冲宽度进行监测；然后，每个CPU模块根据监测结果判断同步时钟脉冲是否出现故障；如果有两个或三个CPU模块判断同步时钟模块出现故障，则最终判断所述同步时钟模块出现故障。
4.根据权利要求3所述的一种三冗余计算机同步方法，其特征在于：CPU模块根据对同步时钟脉冲的脉冲电平、脉冲到达时间、脉冲宽度的监测结果判断同步时钟脉冲是否出现故障，具体判断方法如下：
如果同步时钟脉冲的电平保持高电平，或同步时钟脉冲的电平保持低电平，则判断所述同步时钟脉冲的电平出现异常；如果同步时钟脉冲的提前到来或推迟到来，则判断所述同步时钟脉冲的到达时间出现异常；如果同步时钟脉冲的脉冲宽度变宽或变窄，则判断所述同步时钟脉冲的宽度出现异常；
如果同步时钟脉冲出现电平异常、到达时间异常或宽度异常，则所述CPU模块判断同步时钟脉冲出现故障。
5.根据权利要求1所述的一种三冗余计算机同步方法，其特征在于：在步骤(2)中，三个CPU模块采用的同步时钟脉冲切换策略如下：首选选取第一同步脉冲作为初始的同步时钟脉冲；如果第一同步脉冲出现故障则切换第二同步脉冲作为同步时钟脉冲；如果第二同步脉冲作为同步时钟脉冲出现故障，则切换第三同步脉冲作为同步时钟脉冲；如果第三同步脉冲作为同步时钟脉冲出现故障，则切换第一同步脉冲作为同步时钟脉冲。
CN201611105640.4A 2016-12-05 2016-12-05 一种三冗余计算机同步方法 Active CN106774635B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201611105640.4A CN106774635B (zh) 2016-12-05 2016-12-05 一种三冗余计算机同步方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201611105640.4A CN106774635B (zh) 2016-12-05 2016-12-05 一种三冗余计算机同步方法

Publications (2)

Publication Number Publication Date
CN106774635A true CN106774635A (zh) 2017-05-31
CN106774635B CN106774635B (zh) 2019-11-29

Family

ID=58874595

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201611105640.4A Active CN106774635B (zh) 2016-12-05 2016-12-05 一种三冗余计算机同步方法

Country Status (1)

Country Link
CN (1) CN106774635B (zh)

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107239433A (zh) * 2017-06-06 2017-10-10 上海航天控制技术研究所 一种三冗余计算机同步方法
CN109189600A (zh) * 2018-08-17 2019-01-11 四川航天系统工程研究所 一种基于多模冗余嵌入式软件的计算机系统及设计方法
CN109634097A (zh) * 2018-12-12 2019-04-16 上海航天控制技术研究所 一种三冗余接口电路及同步方法
CN109933374A (zh) * 2019-01-23 2019-06-25 西安微电子技术研究所 一种计算机启动方法
CN110008022A (zh) * 2019-03-25 2019-07-12 北京和利时系统工程有限公司 一种安全计算机模块和安全计算机
CN110945454A (zh) * 2017-07-21 2020-03-31 集成装置技术公司 满足功能安全要求的集成电路的同步方法
CN111431651A (zh) * 2020-03-04 2020-07-17 上海航天控制技术研究所 一种适用于火星探测的多计算机同步运行与时间对准方法
CN111538369A (zh) * 2020-04-17 2020-08-14 北京中科宇航技术有限公司 一种三模冗余计算机时钟同步方法及其系统
CN113190082A (zh) * 2021-05-27 2021-07-30 上海航天计算机技术研究所 三冗余计算机时钟中断检测和同步方法及计算机系统
CN113590518A (zh) * 2021-08-03 2021-11-02 北京宇系航通科技有限公司 一种双余度数据总线的同步系统及方法
CN114647540A (zh) * 2022-05-23 2022-06-21 四川傲势科技有限公司 嵌入式调度器故障恢复方法、嵌入式系统及存储介质

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6618032B1 (en) * 1998-11-27 2003-09-09 Alps Electric Co., Ltd. Display apparatus having functions of displaying video signals as enlarged/thinned pictures
CN101667906A (zh) * 2008-09-03 2010-03-10 中兴通讯股份有限公司 一种主备时钟切换的方法及系统
CN101813934A (zh) * 2010-01-27 2010-08-25 清华大学 基于可编程器件的三冗余总线同步和表决电路
CN102053883A (zh) * 2010-12-17 2011-05-11 北京控制工程研究所 一种三模冗余容错计算机控制周期同步装置
CN104796213A (zh) * 2015-03-19 2015-07-22 南京科远自动化集团股份有限公司 一种多重冗余控制器的时钟同步控制系统及方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6618032B1 (en) * 1998-11-27 2003-09-09 Alps Electric Co., Ltd. Display apparatus having functions of displaying video signals as enlarged/thinned pictures
CN101667906A (zh) * 2008-09-03 2010-03-10 中兴通讯股份有限公司 一种主备时钟切换的方法及系统
CN101813934A (zh) * 2010-01-27 2010-08-25 清华大学 基于可编程器件的三冗余总线同步和表决电路
CN102053883A (zh) * 2010-12-17 2011-05-11 北京控制工程研究所 一种三模冗余容错计算机控制周期同步装置
CN104796213A (zh) * 2015-03-19 2015-07-22 南京科远自动化集团股份有限公司 一种多重冗余控制器的时钟同步控制系统及方法

Cited By (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107239433A (zh) * 2017-06-06 2017-10-10 上海航天控制技术研究所 一种三冗余计算机同步方法
CN110945454A (zh) * 2017-07-21 2020-03-31 集成装置技术公司 满足功能安全要求的集成电路的同步方法
CN110945454B (zh) * 2017-07-21 2024-01-23 集成装置技术公司 满足功能安全要求的集成电路的同步方法
CN109189600A (zh) * 2018-08-17 2019-01-11 四川航天系统工程研究所 一种基于多模冗余嵌入式软件的计算机系统及设计方法
CN109634097A (zh) * 2018-12-12 2019-04-16 上海航天控制技术研究所 一种三冗余接口电路及同步方法
CN109933374A (zh) * 2019-01-23 2019-06-25 西安微电子技术研究所 一种计算机启动方法
CN109933374B (zh) * 2019-01-23 2021-10-22 西安微电子技术研究所 一种计算机启动方法
CN110008022A (zh) * 2019-03-25 2019-07-12 北京和利时系统工程有限公司 一种安全计算机模块和安全计算机
CN111431651B (zh) * 2020-03-04 2021-12-07 上海航天控制技术研究所 一种适用于火星探测的多计算机同步运行与时间对准方法
CN111431651A (zh) * 2020-03-04 2020-07-17 上海航天控制技术研究所 一种适用于火星探测的多计算机同步运行与时间对准方法
CN111538369A (zh) * 2020-04-17 2020-08-14 北京中科宇航技术有限公司 一种三模冗余计算机时钟同步方法及其系统
CN113190082A (zh) * 2021-05-27 2021-07-30 上海航天计算机技术研究所 三冗余计算机时钟中断检测和同步方法及计算机系统
CN113190082B (zh) * 2021-05-27 2023-02-07 上海航天计算机技术研究所 三冗余计算机时钟中断检测和同步方法及计算机系统
CN113590518A (zh) * 2021-08-03 2021-11-02 北京宇系航通科技有限公司 一种双余度数据总线的同步系统及方法
CN114647540A (zh) * 2022-05-23 2022-06-21 四川傲势科技有限公司 嵌入式调度器故障恢复方法、嵌入式系统及存储介质
CN114647540B (zh) * 2022-05-23 2022-08-19 四川傲势科技有限公司 嵌入式调度器故障恢复方法、嵌入式系统及存储介质

Also Published As

Publication number Publication date
CN106774635B (zh) 2019-11-29

Similar Documents

Publication Publication Date Title
CN106774635B (zh) 一种三冗余计算机同步方法
EP0965922B1 (en) Fault tolerance via N-modular software redundancy using indirect instrumentation
US6374364B1 (en) Fault tolerant computing system using instruction counting
Reiser et al. Hypervisor-based efficient proactive recovery
CN109189600A (zh) 一种基于多模冗余嵌入式软件的计算机系统及设计方法
CN103913662B (zh) 一种基于故障注入的测试系统单粒子功能失效率的方法
CN106154824B (zh) 一种星载时钟冗余系统及方法
CN103473162A (zh) 一种基于软件故障注入的可靠性评测系统设计方法
CN107065688A (zh) 一种高品质卫星平台时间同步误差的控制方法
US5978936A (en) Run time error probe in a network computing environment
CN107239433A (zh) 一种三冗余计算机同步方法
CN111124724B (zh) 一种分布式块存储系统的节点故障测试方法及装置
MX2015001900A (es) Metodos y aparatos para reducir las fallas de modo comun en los sistemas de control de software relacionados con la seguridad nuclear.
CN111381937A (zh) 一种基于时间基线的实验场景快照生成系统及方法
Dilenno et al. Fault tolerance testing in the advanced automation system
RU2460121C1 (ru) Резервированная двухпроцессорная вычислительная система
Shankar Mechanical verification of a schematic Byzantine clock synchronization algorithm
CN113534242A (zh) 微地震观测数据的采集方法、装置、设备及存储介质
Avižienis et al. DEDIX 87—A supervisory system for design diversity experiments at UCLA
Azidehak et al. Resilient two dimensional redundancy based fault-tolerant controller array for modular multi-level converters
WO2020021415A1 (en) Modular electronic system for verifying the correct execution of operations performed by the system itself
Buzato et al. Dynamic content web applications: Crash, failover, and recovery analysis
Meling A framework for experimental validation and performance evaluation in fault tolerant distributed system
Zhou et al. A Fault-Tolerant Distributed Framework for Asynchronous Iterative Computations
Szász et al. Synchronisation Strategy in Complex Digital Voter-based Systems

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant