CN101800227B - 薄膜晶体管阵列基板及其制造方法 - Google Patents
薄膜晶体管阵列基板及其制造方法 Download PDFInfo
- Publication number
- CN101800227B CN101800227B CN 200910046027 CN200910046027A CN101800227B CN 101800227 B CN101800227 B CN 101800227B CN 200910046027 CN200910046027 CN 200910046027 CN 200910046027 A CN200910046027 A CN 200910046027A CN 101800227 B CN101800227 B CN 101800227B
- Authority
- CN
- China
- Prior art keywords
- short
- layer
- line layer
- circuit rods
- hole
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000010409 thin film Substances 0.000 title claims abstract description 66
- 239000000758 substrate Substances 0.000 title claims abstract description 59
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 36
- 238000002161 passivation Methods 0.000 claims abstract description 59
- 238000000034 method Methods 0.000 claims description 54
- 238000005530 etching Methods 0.000 claims description 50
- 229920002120 photoresistant polymer Polymers 0.000 claims description 32
- 230000001154 acute effect Effects 0.000 claims description 21
- 238000009413 insulation Methods 0.000 claims description 16
- 230000008021 deposition Effects 0.000 claims description 13
- 238000001020 plasma etching Methods 0.000 claims description 10
- 239000004020 conductor Substances 0.000 claims description 3
- 238000000151 deposition Methods 0.000 description 16
- 230000002950 deficient Effects 0.000 description 7
- 239000004973 liquid crystal related substance Substances 0.000 description 6
- 238000005259 measurement Methods 0.000 description 6
- 239000010408 film Substances 0.000 description 5
- 238000010586 diagram Methods 0.000 description 4
- 206010057855 Hypotelorism of orbit Diseases 0.000 description 3
- 238000005137 deposition process Methods 0.000 description 3
- 230000005684 electric field Effects 0.000 description 3
- 239000000463 material Substances 0.000 description 3
- 239000000203 mixture Substances 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000000635 electron micrograph Methods 0.000 description 2
- MRNHPUHPBOKKQT-UHFFFAOYSA-N indium;tin;hydrate Chemical compound O.[In].[Sn] MRNHPUHPBOKKQT-UHFFFAOYSA-N 0.000 description 2
- 239000012528 membrane Substances 0.000 description 2
- 238000001259 photo etching Methods 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- 230000003321 amplification Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000006378 damage Effects 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical class [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 238000003199 nucleic acid amplification method Methods 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
- -1 structure Substances 0.000 description 1
- 230000000007 visual effect Effects 0.000 description 1
Images
Landscapes
- Liquid Crystal (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
本发明提供一种薄膜晶体管阵列基板及其制造方法，其中所述薄膜晶体管阵列基板包括：衬底；所述衬底上的相互交叠的栅极线层和数据线层；位于所述衬底上非显示区域内的、与所述数据线层交叠的短路杆，所述短路杆与所述栅极线层位于同一层；所述短路杆与所述数据线层之间的隔离绝缘的介质层；覆盖于所述短路杆和所述数据线层上的钝化层；还包括：横跨所述短路杆和数据线层交界处的通孔，所述通孔的内表面暴露出短路杆、数据线层、以及所述介质层；在所述通孔的内表面覆盖的短路电极线，所述短路电极线将所述数据线层和所述短路杆电性连接。所述薄膜晶体管阵列基板的优点为制作过程较简单，有利于提高产品的良率。
Description
技术领域
本发明涉及液晶显示技术领域，特别涉及一种薄膜晶体管阵列基板及其制造方法。
背景技术
液晶显示器作为平板显示器的一种已被广泛的应用在各个领域中。通常，液晶显示器具有两个含有用于产生电场的电极的基板，以及设置在两基板之间的液晶层，并通过两基板上的电极控制施加到该液晶层的电场强度来控制入射光的透射率，从而实现对显示面板亮与暗的控制。
所述两个含有电极的基板分别为薄膜晶体管(Thin Film Transistor，TFT)阵列基板和滤光片基板，其中薄膜晶体管阵列基板上具有控制像素单元的TFT器件的阵列。在液晶显示面板的生产过程中，为避免静电放电(ElectrostaticDischarge，ESD)对TFT器件的破坏，一般需要在制作过程中将TFT器件的栅极与源极通过短路杆(Shorting Bar)进行短路。
图1为现有技术中一种薄膜晶体管阵列基板的局部俯视图，图2为图1的C-C方向的剖视图，如图1和图2所示，在薄膜晶体管阵列基板的非显示区域内，短路杆6与数据线层4交叠，它们之间隔有介质层(图中未标号)，由氧化铟锡(Indium-Tin Oxides，ITO)膜层5组成的短路电极线覆盖于包括通孔1和通孔2在内的钝化层3表面上，ITO膜层5分别与所述通孔1底部的数据线层4、所述通孔2底部的短路杆6接触，将短路杆6与数据线层4短路连接，类似的，短路杆6还可以与栅极线层(图中未示出)短路连接，从而将薄膜晶体管阵列基板显示区域内的TFT器件的栅极或源极短路，而且在电测(Cell Visual Test)过程中可以通过短路杆向TFT阵列输入测试信号。所述阵列基板制作并检测完成后，再采用激光将所述短路杆烧断，然后进行下一步工艺。
然而问题在于，实际生产过程中需要一起刻蚀形成通孔1和通孔2，由于两个通孔相距较近，曝光两个通孔的图案时对准精度的要求较高，两个通孔的深度也不相同，需要采用不同透过率的掩模板，而且，在两个相邻较近的通孔上沉积短路电极线时，制作精度要求高，因此，这样的结构制作难度较大，不利于提高良率。
此外，由于数据线层4的截面为倒梯形，导致覆盖于钝化层3上的短路电极线5在短路杆6和数据线层4之间的交界位置(见图1和图2中箭头A)容易断裂或在电测时该位置容易烧毁，图3为短路杆与栅极线层交界处的电子显微照片，其中，(a)图中箭头所指为短路电极线断裂，(b)图中箭头所指为短路电极线烧毁。这种缺陷不仅使短路杆的防静电功能失效，而且导致电测信号不能正确输入TFT器件中，不能有效的检测薄膜晶体管阵列基板是否合格。
发明内容
本发明解决的问题是提供一种薄膜晶体管阵列基板，制作过程较简单，有利于提高产品的良率。
为解决上述问题，本发明提供一种薄膜晶体管阵列基板，包括：
衬底；
所述衬底上的相互交叠的栅极线层和数据线层；
位于所述衬底上非显示区域内的、与所述数据线层交叠的短路杆，所述短路杆与所述栅极线层位于同一层；
所述短路杆与所述数据线层之间的隔离绝缘的介质层；
覆盖于所述短路杆和所述数据线层上的钝化层；
还包括：横跨所述短路杆和数据线层交界处的通孔，所述通孔的内表面暴露出短路杆、数据线层、以及所述介质层；
在所述通孔的内表面覆盖的短路电极线，所述短路电极线将所述数据线层和所述短路杆电性连接。
所述数据线层和所述介质层的界面，与所述通孔内暴露出的数据线层侧面的夹角为锐角或直角。
所述夹角为45度至60度。
所述通孔平行于衬底方向的形状为哑铃形。
所述通孔的宽度小于所述短路电极线的宽度。
所述短路电极线的宽度大于所述短路杆的宽度。
所述短路电极线与所述短路杆的宽度差小于或等于2微米。
所述短路杆与所述数据线层中的至少两条数据线交叠，每一交叠处的所述通孔上均覆盖有短路电极线，各个短路电极线均相互连接。
所述短路电极线包括透明导电材料。
本发明还提供另一种薄膜晶体管阵列基板，包括：
衬底；
所述衬底上的相互交叠的栅极线层和数据线层；
位于所述衬底上非显示区域内的、与所述栅极线层交叠的短路杆，所述短路杆与所述数据线层位于同一层；
所述短路杆与所述栅极线层之间的隔离绝缘的介质层；
覆盖于所述短路杆和所述栅极线层上的钝化层；
还包括：横跨所述短路杆和栅极线层交界处的通孔，所述通孔的内表面暴露出短路杆、栅极线层、以及所述介质层；
在所述通孔内表面覆盖的短路电极线，所述短路电极线将所述栅极线层和所述短路杆电性连接。
所述栅极线层和所述介质层的界面，与所述通孔内暴露出的栅极线层侧面的夹角为锐角或直角。
所述夹角为45度至60度。
相应的，本发明提供一种薄膜晶体管阵列基板的制造方法，包括：
提供衬底，所述衬底上具有相互交叠的栅极线层和数据线层，与所述数据线交叠的短路杆，所述短路杆与所述数据线层之间的隔离绝缘的介质层，覆盖于所述短路杆和所述数据线层上的钝化层；
在所述钝化层上形成光刻胶层，所述光刻胶层中具有横跨短路杆和数据线交界处的通孔的图案；
以所述光刻胶层为掩膜对所述钝化层进行刻蚀，在所述钝化层中形成所述通孔，以暴露出所述短路杆、数据线层、以及介质层；
在所述通孔表面沉积短路电极线。
对所述钝化层进行刻蚀的过程中采用等离子体刻蚀法，所述等离子体刻蚀中采用的刻蚀气体包括SF6和O2。
以所述光刻胶层为掩膜对所述钝化层进行刻蚀的过程中，通过调整蚀刻气体比例和刻蚀选择比，使得所述数据线层和所述介质层的界面与所述通孔内暴露出的数据线层侧面的夹角为锐角或直角。
所述夹角为45度至60度。
本发明还提供另一种薄膜晶体管阵列基板的制造方法，包括：
提供衬底，所述衬底上具有相互交叠的栅极线层和数据线层，与所述栅极线层交叠的短路杆，所述短路杆与所述栅极线层之间的隔离绝缘的介质层，覆盖于所述短路杆和所述栅极线层上的钝化层；
在所述钝化层上形成光刻胶层，所述光刻胶层中具有横跨短路杆和数据线交界处的通孔的图案；
以所述光刻胶层为掩膜对所述钝化层进行刻蚀，在所述钝化层中形成所述通孔，以暴露出所述短路杆、栅极线层、以及介质层；
在所述通孔表面沉积短路电极线。
以所述光刻胶层为掩膜对所述钝化层进行刻蚀的过程中，通过调整蚀刻气体比例和刻蚀选择比，使得所述栅极线层和所述介质层的界面与所述通孔内暴露出的栅极线层侧面的夹角为锐角或直角。
与现有技术相比，上述技术方案具有以下优点：
所述的薄膜晶体管阵列基板及其制造方法中，在短路杆和数据线层的交叠区形成一个横跨短路杆和数据线层交界处的通孔，该通孔的表面暴露出所述短路杆、数据线层、以及介质层，然后在所述通孔表面沉积短路电极线而实现将数据线层和短路杆电性连接，这样以来，在制造过程中，不需像现有技术中那样形成的两个相邻很近的通孔(见图1)，可以避免较高的对准精度，而且曝光通孔图案时掩模板的结构也较为简单，能够降低制造难度，此外，在通孔105中沉积短路电极线时，相对于现有技术中两个紧邻的通孔，制造的精度要求较低，进而降低成本、提高良率。
其次，数据线层和介质层的界面，与通孔内暴露出的数据线层的侧面的夹角为锐角或直角；优选的，所述夹角为45度至60度，而现有技术中(见图1和图2)的数据线层4的截面为倒梯形，而本实施例中为使上述夹角为锐角或直角，在刻蚀过程中，数据线层突出的倒梯形结构被去除，这样以来，短路电极线在淀积过程中，能够均匀覆盖整个通孔的表面，不会有阻挡物(在现有技术中，由于倒梯形的数据线层而导致通孔1和通孔2之间的钝化层具有倒梯形的表面，会阻挡短路电极线膜层的淀积，导致图2中箭头A处的膜层较薄，引起短路电极线5在短路杆6和数据线层4之间的交界位置容易断裂或在电测时该位置容易烧毁)，因此，短路电极线的整体厚度均匀，各处应力分布均匀性较好，能够避免短路电极线断裂或烧毁等缺陷的发生，有利于提高可靠性，进而提高产品的良率。
另外，所述通孔的宽度小于所述短路电极线的宽度，这样即使通孔内的覆盖的短路电极线断裂或烧毁，在通孔外的平坦表面上的短路电极线仍然可以保持电性连接，使可靠性进一步提高。
更进一步的，短路电极线的宽度大于短路杆的宽度。这样以来，能够弥补通孔内的短路电极线断路或烧毁引起的连接缺陷，进一步提高可靠性。优选的，所述短路电极线与所述短路杆的宽度差小于或等于2微米，能够避免因短路电极线过宽而导致薄膜晶体管阵列基板上短路电极线与线路(数据线或栅极线)之间的距离过近，而引起的可靠性问题。
同样的，对于本发明的另一技术方案，所述的薄膜晶体管阵列基板及其制造方法中，在短路杆和栅极线层的交叠区形成一个横跨短路杆和栅极线层交界处的通孔，该通孔的表面暴露出所述短路杆、栅极线层、以及介质层，然后在所述通孔表面沉积短路电极线而实现将栅极线层和短路杆电性连接，这样以来，在制造过程中，不需像现有技术中那样形成的两个相邻很近的通孔(见图1)，可以避免较高的对准精度，而且曝光通孔图案时掩模板的结构也较为简单，能够降低制造难度，此外，在通孔105中沉积短路电极线时，相对于现有技术中两个紧邻的通孔，制造的精度要求较低，进而降低成本、提高良率。
其次，栅极线层和介质层的界面，与通孔内暴露出的栅极线层的侧面的夹角为锐角或直角；优选的，所述夹角为45度至60度，而现有技术中(见图1和图2)的栅极线层4的截面为倒梯形，而本实施例中为使上述夹角为锐角或直角，在刻蚀过程中，栅极线层突出的倒梯形结构被去除，这样以来，短路电极线在淀积过程中，能够均匀覆盖整个通孔的表面，不会有阻挡物(在现有技术中，由于倒梯形的栅极线层而导致通孔1和通孔2之间的钝化层具有倒梯形的表面，会阻挡短路电极线膜层的淀积，导致图2中箭头A处的膜层较薄，引起短路电极线5在短路杆6和栅极线层4之间的交界位置容易断裂或在电测时该位置容易烧毁)，因此，短路电极线的整体厚度均匀，各处应力分布均匀性较好，能够避免短路电极线断裂或烧毁等缺陷的发生，有利于提高可靠性，进而提高产品的良率。
另外，所述通孔的宽度小于所述短路电极线的宽度，这样即使通孔内的覆盖的短路电极线断裂或烧毁，在通孔外的平坦表面上的短路电极线仍然可以保持电性连接，使可靠性进一步提高。
更进一步的，短路电极线的宽度大于短路杆的宽度。这样以来，能够弥补通孔内的短路电极线断路或烧毁引起的连接缺陷，进一步提高可靠性。优选的，所述短路电极线与所述短路杆的宽度差小于或等于2微米，能够避免因短路电极线过宽而导致薄膜晶体管阵列基板上短路电极线与线路(数据线或栅极线)之间的距离过近，而引起的可靠性问题。
附图说明
通过附图所示，本发明的上述及其它目的、特征和优势将更加清晰。在全部附图中相同的附图标记指示相同的部分。并未刻意按实际尺寸等比例缩放绘制附图，重点在于示出本发明的主旨。
图1为现有技术中一种薄膜晶体管阵列基板的俯视图；
图2为图1的C-C方向的剖视图；
图3为图1中短路杆与数据线层交叠处的电子显微照片；
图4为实施例一中薄膜晶体管阵列基板的俯视图；
图5为图4所示的薄膜晶体管阵列基板的非显示区域中短路杆和数据线层交叠区的俯视图；
图6为图5中B-B方向的剖视图；
图7至图9为实施例一中薄膜晶体管阵列基板的制造方法的示意图；
图10为实施例二中薄膜晶体管阵列基板的非显示区域中短路杆和数据线层交叠区的俯视图。
具体实施方式
为使本发明的上述目的、特征和优点能够更加明显易懂，下面结合附图对本发明的具体实施方式做详细的说明。
在下面的描述中阐述了很多具体细节以便于充分理解本发明，但是本发明还可以采用其他不同于在此描述的其它方式来实施，本领域技术人员可以在不违背本发明内涵的情况下做类似推广，因此本发明不受下面公开的具体实施例的限制。
其次，本发明结合示意图进行详细描述，在详述本发明实施例时，为便于说明，表示器件结构的剖面图会不依一般比例作局部放大，而且所述示意图只是示例，其在此不应限制本发明保护的范围。此外，在实际制作中应包含长度、宽度及深度的三维空间尺寸。
在薄膜晶体管阵列基板的生产过程中，在短路杆和数据线层的交界处，需要在短路杆和数据线层上分别刻蚀形成两个通孔，而后淀积短路电极线(ITO膜层)将短路杆和数据线层短路连接，但是，由于两个通孔相距较近，曝光两个通孔的图案时对准精度的要求较高，两个通孔的深度也不相同，需要采用不同透过率的掩模板，而且，在两个相邻较近的通孔上沉积短路电极线时，制作精度要求高，因此，这样的结构制作难度较大，不利于提高良率。
基于此，本发明的技术方案提供一种薄膜晶体管阵列基板，包括：
衬底；
所述衬底上的相互交叠的栅极线层和数据线层；
位于所述衬底上非显示区域内的、与所述数据线层交叠的短路杆，所述短路杆与所述栅极线层位于同一层；
所述短路杆与所述数据线层之间的隔离绝缘的介质层；
覆盖于所述短路杆和所述数据线层上的钝化层；
还包括：横跨所述短路杆和数据线层交界处的通孔，所述通孔的内表面暴露出短路杆、数据线层、以及所述介质层；
在所述通孔的内表面覆盖的短路电极线，所述短路电极线将所述数据线层和所述短路杆电性连接。
所述数据线层和所述介质层的界面，与所述通孔内暴露出的数据线层侧面的夹角为锐角或直角。
所述夹角为45度至60度。
所述通孔平行于衬底方向的形状为哑铃形。
所述通孔的宽度小于所述短路电极线的宽度。
所述短路电极线的宽度大于所述短路杆的宽度。
所述短路电极线与所述短路杆的宽度差小于或等于2微米。
所述短路杆与所述数据线层中的至少两条数据线交叠，每一交叠处的所述通孔上均覆盖有短路电极线，各个短路电极线均相互连接。
所述短路电极线包括透明导电材料。
本发明还提供另一种薄膜晶体管阵列基板，包括：
衬底；
所述衬底上的相互交叠的栅极线层和数据线层；
位于所述衬底上非显示区域内的、与所述栅极线层交叠的短路杆，所述短路杆与所述数据线层位于同一层；
所述短路杆与所述栅极线层之间的隔离绝缘的介质层；
覆盖于所述短路杆和所述栅极线层上的钝化层；
还包括：横跨所述短路杆和栅极线层交界处的通孔，所述通孔的内表面暴露出短路杆、栅极线层、以及所述介质层；
在所述通孔内表面覆盖的短路电极线，所述短路电极线将所述栅极线层和所述短路杆电性连接。
所述栅极线层和所述介质层的界面，与所述通孔内暴露出的栅极线层侧面的夹角为锐角或直角。
所述夹角为45度至60度。
相应的，本发明提供一种薄膜晶体管阵列基板的制造方法，包括：
提供衬底，所述衬底上具有相互交叠的栅极线层和数据线层，与所述数据线交叠的短路杆，所述短路杆与所述数据线层之间的隔离绝缘的介质层，覆盖于所述短路杆和所述数据线层上的钝化层；
在所述钝化层上形成光刻胶层，所述光刻胶层中具有横跨短路杆和数据线交界处的通孔的图案；
以所述光刻胶层为掩膜对所述钝化层进行刻蚀，在所述钝化层中形成所述通孔，以暴露出所述短路杆、数据线层、以及介质层；
在所述通孔表面沉积短路电极线。
对所述钝化层进行刻蚀的过程中采用等离子体刻蚀法，所述等离子体刻蚀中采用的刻蚀气体包括SF6和O2。
以所述光刻胶层为掩膜对所述钝化层进行刻蚀的过程中，通过调整蚀刻气体比例和刻蚀选择比，使得所述数据线层和所述介质层的界面与所述通孔内暴露出的数据线层侧面的夹角为锐角或直角。
所述夹角为45度至60度。
本发明还提供另一种薄膜晶体管阵列基板的制造方法，包括：
提供衬底，所述衬底上具有相互交叠的栅极线层和数据线层，与所述栅极线层交叠的短路杆，所述短路杆与所述栅极线层之间的隔离绝缘的介质层，覆盖于所述短路杆和所述栅极线层上的钝化层；
在所述钝化层上形成光刻胶层，所述光刻胶层中具有横跨短路杆和数据线交界处的通孔的图案；
以所述光刻胶层为掩膜对所述钝化层进行刻蚀，在所述钝化层中形成所述通孔，以暴露出所述短路杆、栅极线层、以及介质层；
在所述通孔表面沉积短路电极线。
以所述光刻胶层为掩膜对所述钝化层进行刻蚀的过程中，通过调整蚀刻气体比例和刻蚀选择比，使得所述栅极线层和所述介质层的界面与所述通孔内暴露出的栅极线层侧面的夹角为锐角或直角。
下面结合附图给出本发明技术方案的一个具体实施例。
实施例一
图4为本实施例所述薄膜晶体管阵列基板的俯视图，图5为图4的非显示区域中短路杆和数据线层交叠区的俯视图，图6为图5中B-B方向的剖视图。为突出本发明的特点，图中未示出TFT阵列、像素电极等。
如图4所示，所述薄膜晶体管阵列基板包括：衬底100；所述衬底100上的相互交叠的栅极线层109和数据线层103。
所述衬底100例如为玻璃基板，所述栅极线层109包括至少两条间隔相等、相互平行排列的栅极线，所述数据线层103包括至少两条间隔相等、相互平行排列的数据线，所述数据线与栅极线相互垂直交叠，分隔出至少两个有序排列的像素单元110；
所述栅极线层109可以为至少两层薄膜，包括下层的AlNd膜和上层的Mo膜；所述数据线层103的材料例如为Mo；
每个像素单元110均具有一个薄膜晶体管(图中未示出)，所述薄膜晶体管的栅极与所述栅极线层109连接，所述薄膜晶体管的源极与所述数据线层103连接，所述薄膜晶体管的漏极与所述像素单元110中的像素电极(图中未示出)连接，像素电极用于在TFT的驱动下对液晶层形成电场。
所述像素单元110的阵列组成显示区域A，所述衬底100上位于所述显示区域之外为非显示区域B，所述栅极线层109和数据线层103延伸至所述非显示区域B内。
如图4至图6所示，所述薄膜晶体管阵列基板的非显示区域B内还包括：
与所述数据线层103交叠的短路杆101；所述短路杆101与所述数据线层103之间的隔离绝缘的介质层102；以及覆盖于所述短路杆101和所述数据线层103上的钝化层104；所述短路杆101与栅极线层109位于同一层中，可以在同一工艺中形成，而与数据线层103位于不同层，分别在不同的工艺中形成。(这里所说的“交叠“是指短路杆101与数据线层103交叉，但是两者不在同一层上，而且两者之间还具有介质层102；以下提到的“交叠”的含义类似。)
其中，所述钝化层104和/或介质层102可以采用氮化硅或氧化硅等绝缘材料。
在非显示区域B内，短路杆101与至少两条数据线层103交叠，图5为所述短路杆101和数据线层103交叠区的示意图，即图4中虚线圆圈内结构的放大图。
薄膜晶体管阵列基板的在所述交叠区还包括：横跨所述短路杆101和数据线层103交界处的通孔105，以及在所述通孔105的内表面覆盖的短路电极线108。
其中，所述通孔105暴露出短路杆101、数据线层103、以及所述介质层102；该通孔105的形成过程中，将短路杆101和数据线层103交界处覆盖的钝化层104全部去除，也即形成一个通孔同时连接短路杆101和数据线层103；
如图6所示，所述通孔105的内表面包括：短路杆101的上表面101a，数据线层103的上表面103a，以及与所述两个上表面101a和103a连接的、介质层的侧面102a和数据线层103的侧面103b。
所述短路电极线108可以为透明导电膜层，例如氧化铟锡材料，短路电极线108分别与所述短路杆101的上表面101a、数据线层103的上表面103a、介质层的侧面102a、数据线层103的侧面103b相接触，于是将所述数据线层103和短路杆101电性连接。
如图4所示，短路杆101与至少两条数据线层103均交叠，各个交叠位置也同样具有横跨所述短路杆101和数据线层103交界处的通孔105，以及所述通孔105的内表面覆盖的短路电极线，从而将各个数据线层103均与短路杆101电性连接。
各个数据线层103或栅极线层109分别和短路杆101电性连接，这样通过短路杆101就可以实现将数据线层103或者栅极线层109短路，也可以通过短路杆101向显示区域A内的各个TFT输入测试信号，从而对基板进行电测。
下面结合附图7至图9介绍上述薄膜晶体管阵列基板的制造方法。
步骤Si：提供衬底100，如图7所示，所述衬底100上具有相互交叠的栅极线层(图未示)和数据线层103，位于非显示区域内的、与所述数据线层103交叠的短路杆101，所述短路杆101与所述数据线层103之间的隔离绝缘的介质层102，覆盖于所述短路杆101和所述数据线层103上的钝化层104；
其中，所述短路杆101可以与栅极线层位于同一层中形成；所述短路杆101、栅极线层、数据线层103、介质层102和钝化层104采用现有技术中采用的各种薄膜沉积方法并结合光刻工艺制作，在此不再赘述。
步骤S2：如图8所示，在所述钝化层104上形成光刻胶层106，所述光刻胶层106中具有横跨短路杆101和数据线层103交界处的通孔的图案105a；
步骤S3：如图9所示，以所述光刻胶层106为掩膜对所述钝化层104进行刻蚀，从而形成所述通孔105；接着去除所述光刻胶层106，暴露出所述短路杆101、数据线层103、以及介质层102；所述刻蚀采用等离子体刻蚀法，所述等离子体刻蚀中采用的刻蚀气体包括SF6和O2。
其中，通过调整蚀刻气体比例和刻蚀选择比，使得所述数据线层103和所述介质层102的界面103c与所述通孔105内暴露出的数据线层103侧面103b的夹角为锐角或直角。优选的，所述夹角为45度至60度。
步骤S4：如图6所示，在所述通孔105的内表面沉积短路电极线108，该短路电极线108将所述数据线层103和短路杆101电性连接；可以采用现有技术中任一种薄膜沉积方法结合光刻工艺制作所述短路电极线108。
本实施例所述的薄膜晶体管阵列基板及其制造方法中，在短路杆和数据线层的交叠区形成一个横跨短路杆和数据线层交界处的通孔105，该通孔的表面暴露出所述短路杆、数据线层、以及介质层102，然后在所述通孔表面沉积短路电极线而实现将数据线层和短路杆电性连接，这样以来，在制造过程中，不需像现有技术中那样形成的两个相邻很近的通孔(见图1)，可以避免较高的对准精度，而且曝光通孔图案时掩模板的结构也较为简单，能够降低制造难度，此外，在通孔105中沉积短路电极线时，相对于现有技术中两个紧邻的通孔，制造的精度要求较低，进而降低成本、提高良率。
优选的，如图6和图9所示，数据线层103和介质层102的界面103c，与通孔105内暴露出的数据线层103的侧面103b的夹角为锐角或直角；更为优选的，所述夹角为45度至60度。
由此可见，现有技术中(见图1和图2)的数据线层4的截面为倒梯形，而本实施例中为使上述夹角为锐角或直角，在刻蚀过程中，数据线层103突出的倒梯形结构被去除，这样以来，短路电极线108在淀积过程中，能够均匀覆盖整个通孔105的表面，不会有阻挡物(在现有技术中，由于倒梯形的数据线层而导致通孔1和通孔2之间的钝化层具有倒梯形的表面，会阻挡短路电极线膜层的淀积，导致图2中箭头A处的膜层较薄，引起短路电极线5在短路杆6和数据线层4之间的交界位置容易断裂或在电测时该位置容易烧毁)，因此，短路电极线108的整体厚度均匀，各处应力分布均匀性较好，能够避免短路电极线108断裂或烧毁等缺陷的发生，有利于提高可靠性，进而提高产品的良率。
上述数据线层103的截面轮廓可以通过改善等离子体干法刻蚀工艺而实现，即在刻蚀所述通孔105时，通过调整蚀刻气体SF6和O2的气体比例，以及工艺条件的调整，控制刻蚀选择比。达到良好的刻蚀效果，获得所述夹角。
以上实施例中，所述通孔105平行于衬底100方向的形状为哑铃形，并不限于此，显然所述通孔105也可以为其他形状。
优选的，所述通孔的宽度小于所述短路电极线的宽度，这样即使通孔内的覆盖的短路电极线断裂或烧毁，在通孔外的平坦表面上的短路电极线仍然可以保持电性连接，使可靠性进一步提高。
本实施例中，如图5所示，短路电极线108的宽度小于短路杆101的宽度，除此以外，还可以为更为优选的结构，具体在以下实施例中说明。
实施例二
图10为本实施例薄膜晶体管阵列基板非显示区域中短路杆和数据线层交叠区的俯视图，为突出本发明的特点，图中未示出所述阵列基板的显示区域，例如TFT阵列、像素单元等。
本实施例中所述薄膜晶体管与实施例一的区别仅在于，短路电极线208的宽度大于短路杆201的宽度。这样以来，能够弥补通孔205内的短路电极线断路或烧毁引起的连接缺陷，进一步提高可靠性。
优选的，所述短路电极线208与所述短路杆201的宽度差小于或等于2微米，能够避免因短路电极线过宽而导致薄膜晶体管阵列基板上短路电极线与线路(数据线或栅极线)之间的距离过近，而引起的可靠性问题。
本实施例所述薄膜晶体管阵列基板的其他组成、结构、材料及其制造方法等均与实施例一相同，在此不再赘述。
此外，在本发明的又一实施例中，短路杆与数据线层中的至少两条数据线交叠、和/或与栅极线层中的至少两条栅极线交叠，每一交叠处的所述通孔上均覆盖有短路电极线，各个短路电极线均相互连接，这样可以起到连接互补作用，能够有效降低所述短路电极线发生断路的概率。
需要说明的是，以上的实施例中，所述短路杆均与栅极线层位于同一层，实际上，短路杆和栅极线层在同一工艺中形成，除此以外，所述短路杆也可以与所述数据线层位于同一层，此时，在非显示区域内，短路杆与所述栅极线交叠(相当于将图5和图6中的数据线层103替换为栅极线层)，各个交叠位置也同样具有横跨所述短路杆和栅极线层交界处的通孔，以及所述通孔表面覆盖的短路电极线，从而将各个栅极线均与短路杆电性连接。
例如，在本发明的再一实施例中，所述薄膜晶体管阵列基板包括：
衬底；所述衬底上的相互交叠的栅极线层和数据线层；位于所述衬底上非显示区域内的、与所述栅极线层交叠的短路杆，所述短路杆与所述数据线层位于同一层；所述短路杆与所述栅极线层之间的隔离绝缘的介质层；覆盖于所述短路杆和所述栅极线层上的钝化层；
还包括：横跨所述短路杆和栅极线层交界处的通孔，所述通孔内表面暴露出短路杆、栅极线层、以及所述介质层；在所述通孔的内表面覆盖的短路电极线，所述短路电极线将所述栅极线层和所述短路杆电性连接。
优选的，所述栅极线层和所述介质层的界面，与所述通孔内表面暴露出的栅极线层侧面的夹角为锐角或直角。更为优选的，所述夹角为45度至60度。
相应的，该实施例中所述薄膜晶体管的制造方法包括：
提供衬底，所述衬底上具有相互交叠的栅极线层和数据线层，与所述栅极线层交叠的短路杆，所述短路杆与所述栅极线层之间的隔离绝缘的介质层，覆盖于所述短路杆和所述栅极线层上的钝化层；
在所述钝化层上形成光刻胶层，所述光刻胶层中具有横跨短路杆和数据线交界处的通孔的图案；
以所述光刻胶层为掩膜对所述钝化层进行刻蚀，在所述钝化层中形成所述通孔，以暴露出所述短路杆、栅极线层、以及介质层；
在所述通孔表面沉积短路电极线。
以所述光刻胶层为掩膜对所述钝化层进行刻蚀的过程中，通过调整蚀刻气体比例和刻蚀选择比，使得所述栅极线层和所述介质层的界面与所述通孔内暴露出的栅极线层侧面的夹角为锐角或直角。所述夹角优选为45度至60度。
对所述钝化层进行刻蚀的过程中采用等离子体刻蚀法，所述等离子体刻蚀中采用的刻蚀气体包括SF6和O2。
本实施例中所述薄膜晶体管的其他组成、结构、连接关系及其技术效果与实施例一类似，在此不再赘述。
以上所述，仅是本发明的较佳实施例而已，并非对本发明作任何形式上的限制。
虽然本发明已以较佳实施例披露如上，然而并非用以限定本发明。任何熟悉本领域的技术人员，在不脱离本发明技术方案范围情况下，都可利用上述揭示的方法和技术内容对本发明技术方案作出许多可能的变动和修饰，或修改为等同变化的等效实施例。因此，凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所做的任何简单修改、等同变化及修饰，均仍属于本发明技术方案保护的范围内。
Claims (18)
1.一种薄膜晶体管阵列基板，包括：
衬底；
所述衬底上的相互交叉且中间具有介质层的栅极线层和数据线层；
位于所述衬底上非显示区域内的、与所述数据线层交叉且与所述数据线层之间具有介质层的短路杆，所述短路杆与所述栅极线层位于同一层；
所述短路杆与所述数据线层之间的隔离绝缘的介质层；
覆盖于所述短路杆和所述数据线层上的钝化层；其特征在于，
还包括：横跨所述短路杆和数据线层交界处的通孔，所述通孔的内表面暴露出短路杆、数据线层、以及所述介质层；
在所述通孔的表面覆盖的短路电极线，所述短路电极线将所述数据线层和所述短路杆电性连接。
2.根据权利要求1所述的薄膜晶体管阵列基板，其特征在于，所述数据线层和所述介质层的界面，与所述通孔内暴露出的数据线层侧面的夹角为锐角或直角。
3.根据权利要求2所述的薄膜晶体管阵列基板，其特征在于，所述夹角为45度至60度。
4.根据权利要求2所述的薄膜晶体管阵列基板，其特征在于，所述通孔平行于衬底方向的形状为哑铃形。
5.根据权利要求2所述的薄膜晶体管阵列基板，其特征在于，所述通孔的宽度小于所述短路电极线的宽度。
6.根据权利要求2所述的薄膜晶体管阵列基板，其特征在于，所述短路电极线的宽度大于所述短路杆的宽度。
7.根据权利要求6所述的薄膜晶体管阵列基板，其特征在于，所述短路电极线与所述短路杆的宽度差小于或等于2微米。
8.根据权利要求2所述的薄膜晶体管阵列基板，其特征在于，所述短路杆与所述数据线层中的至少两条数据线交叠，每一交叠处的所述通孔上均覆盖有短路电极线，各个短路电极线均相互连接。
9.根据权利要求1至8任一项所述的薄膜晶体管阵列基板，其特征在于，所述短路电极线包括透明导电材料。
10.一种薄膜晶体管阵列基板，包括：
衬底；
所述衬底上的相互交叉且中间具有介质层的栅极线层和数据线层；
位于所述衬底上非显示区域内的、与所述栅极线层交叉且与所述栅极线层之间具有介质层的短路杆，所述短路杆与所述数据线层位于同一层；
所述短路杆与所述栅极线层之间的隔离绝缘的介质层；
覆盖于所述短路杆和所述栅极线层上的钝化层；其特征在于，
还包括：横跨所述短路杆和栅极线层交界处的通孔，所述通孔的内表面暴露出短路杆、栅极线层、以及所述介质层；
在所述通孔内表面覆盖的短路电极线，所述短路电极线将所述栅极线层和所述短路杆电性连接。
11.根据权利要求10所述的薄膜晶体管阵列基板，其特征在于，所述栅极线层和所述介质层的界面，与所述通孔内暴露出的栅极线层侧面的夹角为锐角或直角。
12.根据权利要求11所述的薄膜晶体管阵列基板，其特征在于，所述夹角为45度至60度。
13.一种薄膜晶体管阵列基板的制造方法，其特征在于，包括：
提供衬底，所述衬底上具有相互交叉且中间具有介质层的栅极线层和数据线层，与所述数据线交叉且与所述数据线层之间具有介质层的短路杆，所述短路杆与所述数据线层之间的隔离绝缘的介质层，覆盖于所述短路杆和所述数据线层上的钝化层；
在所述钝化层上形成光刻胶层，所述光刻胶层中具有横跨短路杆和数据线交界处的通孔的图案；
以所述光刻胶层为掩膜对所述钝化层进行刻蚀，在所述钝化层中形成所述通孔，以暴露出所述短路杆、数据线层、以及介质层；
在所述通孔表面沉积短路电极线。
14.根据权利要求13所述的薄膜晶体管阵列基板的制造方法，其特征在于，对所述钝化层进行刻蚀的过程中采用等离子体刻蚀法，所述等离子体刻蚀中采用的刻蚀气体包括SF6和O2。
15.根据权利要求13所述的薄膜晶体管阵列基板的制造方法，其特征在于，以所述光刻胶层为掩膜对所述钝化层进行刻蚀的过程中，通过调整蚀刻气体比例和刻蚀选择比，使得所述数据线层和所述介质层的界面与所述通孔内暴露出的数据线层侧面的夹角为锐角或直角。
16.根据权利要求15所述的薄膜晶体管阵列基板的制造方法，其特征在于，所述夹角为45度至60度。
17.一种薄膜晶体管阵列基板的制造方法，其特征在于，包括：
提供衬底，所述衬底上具有相互交叉且中间具有介质层的栅极线层和数据线层，与所述栅极线层交叉且与所述栅极线层之间具有介质层的短路杆，所述短路杆与所述栅极线层之间的隔离绝缘的介质层，覆盖于所述短路杆和所述栅极线层上的钝化层；
在所述钝化层上形成光刻胶层，所述光刻胶层中具有横跨短路杆和数据线交界处的通孔的图案；
以所述光刻胶层为掩膜对所述钝化层进行刻蚀，在所述钝化层中形成所述通孔，以暴露出所述短路杆、栅极线层、以及介质层；
在所述通孔表面沉积短路电极线。
18.根据权利要求17所述的薄膜晶体管阵列基板的制造方法，其特征在于，以所述光刻胶层为掩膜对所述钝化层进行刻蚀的过程中，通过调整蚀刻气体比例和刻蚀选择比，使得所述栅极线层和所述介质层的界面与所述通孔内暴露出的栅极线层侧面的夹角为锐角或直角。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN 200910046027 CN101800227B (zh) | 2009-02-05 | 2009-02-05 | 薄膜晶体管阵列基板及其制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN 200910046027 CN101800227B (zh) | 2009-02-05 | 2009-02-05 | 薄膜晶体管阵列基板及其制造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN101800227A CN101800227A (zh) | 2010-08-11 |
| CN101800227B true CN101800227B (zh) | 2013-01-23 |
Family
ID=42595820
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN 200910046027 Active CN101800227B (zh) | 2009-02-05 | 2009-02-05 | 薄膜晶体管阵列基板及其制造方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN101800227B (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP3483649A4 (en) * | 2016-07-08 | 2020-02-12 | Shenzhen China Star Optoelectronics Technology Co. Ltd. | TFT LIQUID CRYSTAL DISPLAY DEVICE AND METHOD FOR PRODUCING THE SAME |
Families Citing this family (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102544024B (zh) * | 2010-12-29 | 2015-04-08 | 京东方科技集团股份有限公司 | 一种tft探测基板及其制作方法、x射线探测器 |
| CN103941504B (zh) * | 2014-02-08 | 2016-05-11 | 北京京东方光电科技有限公司 | 显示面板、显示装置以及显示面板的制作方法 |
| CN105093742B (zh) * | 2015-08-06 | 2019-01-22 | 武汉华星光电技术有限公司 | 阵列基板、液晶显示面板以及液晶显示器 |
| CN105428371B (zh) * | 2015-12-24 | 2019-06-25 | 深圳市华星光电技术有限公司 | 显示面板与薄膜晶体管阵列基板 |
| CN107490908A (zh) * | 2017-08-24 | 2017-12-19 | 京东方科技集团股份有限公司 | 一种显示基板及其制备方法、显示装置 |
| CN108874231B (zh) * | 2018-07-10 | 2022-02-25 | 京东方科技集团股份有限公司 | 触控显示基板及其制备方法、修复方法、触控显示面板 |
| CN111048020B (zh) * | 2019-12-23 | 2021-05-07 | 武汉华星光电技术有限公司 | 阵列基板、显示面板、及电性测试方法 |
| CN111754872A (zh) * | 2020-06-24 | 2020-10-09 | 武汉华星光电半导体显示技术有限公司 | 显示装置及其制备方法 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1828396A (zh) * | 2006-04-14 | 2006-09-06 | 友达光电股份有限公司 | 液晶显示器组件与薄膜晶体管基板及测试方法 |
-
2009
- 2009-02-05 CN CN 200910046027 patent/CN101800227B/zh active Active
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1828396A (zh) * | 2006-04-14 | 2006-09-06 | 友达光电股份有限公司 | 液晶显示器组件与薄膜晶体管基板及测试方法 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP3483649A4 (en) * | 2016-07-08 | 2020-02-12 | Shenzhen China Star Optoelectronics Technology Co. Ltd. | TFT LIQUID CRYSTAL DISPLAY DEVICE AND METHOD FOR PRODUCING THE SAME |
Also Published As
| Publication number | Publication date |
|---|---|
| CN101800227A (zh) | 2010-08-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN101800227B (zh) | 薄膜晶体管阵列基板及其制造方法 | |
| KR101305378B1 (ko) | 터치인식 횡전계형 액정표시장치 및 이의 제조 방법 | |
| CN100438048C (zh) | 一种平板显示器中的电极结构及其制造方法 | |
| US8405811B2 (en) | Liquid crystal display and method of manufacturing the same | |
| CN100454561C (zh) | 薄膜晶体管阵列基板及其制造方法、修复方法 | |
| CN102338943B (zh) | 阵列基板、液晶面板和液晶显示器以及制造和检测方法 | |
| KR100289980B1 (ko) | 액티브 매트릭스 액정 패널 | |
| CN104049430B (zh) | 一种阵列基板、显示装置及其制造方法 | |
| CN107479267A (zh) | 液晶显示面板及具有该液晶显示面板的液晶显示装置 | |
| CN105511146B (zh) | 一种集成触控显示面板 | |
| CN104867939A (zh) | 像素单元及其制备方法、阵列基板和显示装置 | |
| CN105355633A (zh) | 制作阵列基板的方法和阵列基板 | |
| CN101441379B (zh) | 多畴垂直取向型液晶显示装置及其制造方法 | |
| CN104007591A (zh) | 一种像素结构及其制作方法 | |
| CN102088025A (zh) | 薄膜晶体管基板及其制造方法 | |
| CN104007574A (zh) | 一种阵列基板、显示装置及其制造方法 | |
| CN102945846A (zh) | 阵列基板及其制造方法、显示装置 | |
| JP2008010815A (ja) | 液晶表示装置の自動修復構造 | |
| CN102043273B (zh) | 常黑模式液晶显示器装置 | |
| CN102360145A (zh) | 一种液晶显示面板及其制作方法 | |
| CN107367862A (zh) | 一种具有超窄下边框的液晶显示面板及其制造方法 | |
| CN100353244C (zh) | 液晶显示器及其制作方法及其晶体管数组基板及制作方法 | |
| CN101894836B (zh) | 像素结构及其制作方法 | |
| CN100477170C (zh) | 电光装置的制造方法 | |
| CN107797352A (zh) | 阵列基板、显示面板、显示设备及阵列基板的制作方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant |