CN101800196B - 一种双金属栅功函数的调节方法 - Google Patents
一种双金属栅功函数的调节方法 Download PDFInfo
- Publication number
- CN101800196B CN101800196B CN2009100776204A CN200910077620A CN101800196B CN 101800196 B CN101800196 B CN 101800196B CN 2009100776204 A CN2009100776204 A CN 2009100776204A CN 200910077620 A CN200910077620 A CN 200910077620A CN 101800196 B CN101800196 B CN 101800196B
- Authority
- CN
- China
- Prior art keywords
- metal
- target
- thermal annealing
- sputtering
- gate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
一种双金属栅功函数的调节方法，主要步骤为：(1)用快速热氧化生长超薄界面氧化层或氮氧化层；(2)利用磁控反应溅射在超薄界面氧化层上交替溅射淀积高介电常数(K)栅介质，(3)淀积高K栅介质后，快速热退火；(4)采用磁控反应溅射淀积金属氮化物栅；(5)金属离子注入对金属氮化物栅进行掺杂；(6)刻蚀形成金属栅电极后，进行快速热退火将金属离子驱动到金属栅与高K栅介质的界面上。此方法简单易行，具有好的热稳定性和调节金属栅功函数的能力，而且与CMOS工艺完全兼容，便于集成电路产业化。
Description
技术领域
本发明属于半导体技术领域，特别指一种双金属栅功函数的调节方法，适合于32纳米及以下技术代高性能纳米互补型金属氧化物半导体(CMOS)器件的应用。
背景技术
随着CMOS器件特征尺寸的不断缩小，高介电常数(K)栅介质和金属栅电极的应用势在必行。采用高K介质，由于其在同样等效氧化物厚度(EOT)下有较厚的物理厚度，所以可以大幅度降低栅隧穿漏电流。但是传统的多晶硅栅与高K栅介质不兼容，存在严重的费米钉扎效应，所以必须采用新型金属栅电极代替之。金属栅不仅能消除多晶硅栅的耗尽效应，减小栅电阻，还能消除硼穿透，提高器件可靠性。但是金属栅集成到高K栅介质上仍有许多问题急待解决，如热稳定性问题，界面态问题，特别是费米钉扎效应使纳米CMOS器件需要的适当低的阈值电压的获得面临很大挑战。
发明内容
本发明的目的在于提出一种双金属栅功函数的调节方法，本发明利用物理汽相淀积(PVD)方法，在高K介质如HfLaOH、HfSiON等上面淀积一层金属氮化物膜或金属膜，作为金属栅电极，然后采用离子注入方法将金属离子注入到金属栅薄膜电极内，通过高温热退火将掺杂金属离子驱进到金属栅电极与高K栅介质的界面上形成堆积或者通过界面反应生成偶极子，导致栅功函数的改变。改变量与金属栅材料及掺杂离子的种类、浓度的剖面分布及其与界面的反应情况有关。优化离子注入的能量、剂量和热处理条件，可以获得合适的栅功函数，以期获得合适的阈值电压。这个方法具有普适性，对NMOS器件，可以往金属栅电极中注入Yb或Er或Sr等元素，对PMOS器件，可以往金属栅电极中注入Al或Ga或Pt等元素，分别达到调节NMOS和PMOS双金属栅功函数的目的，以实现纳米CMOS器件阈值电压的控制。
本发明提供的双金属栅功函数的调节方法，其主要步骤如下：
步骤1)清洗：在器件隔离形成后，进行界面氧化层形成前的清洗，先采用常规方法清洗，然后用氢氟酸/异丙醇/水混合溶液在室温下浸泡，去离子水冲洗，甩干后立即进炉；氢氟酸/异丙醇/水的重量比为0.2-1.5％∶0.01-0.10％∶1％；
步骤2)界面层SiOx或SiON的形成：于600-800℃下，20-120秒快速热退火；
步骤3)高介电常数(K)栅介质薄膜的形成：采用PVD方法，利用磁控反应溅射工艺交替溅射Hf-La靶和Hf靶淀积形成HfLaON或交替溅射Hf靶和Si靶淀积形成HfSiON栅介质；改变溅射功率或交替溅射的时间，以获得不同比例和厚度的高K介质膜。
步骤4)淀积高K介质后快速热退火：于600-1050℃下，4-120秒热退火；
步骤5)金属栅电极形成：采用PVD方法，利用磁控反应溅射淀积金属氮化物栅；
步骤6)金属离子注入对金属氮化物栅进行掺杂；
步骤7)刻蚀形成金属栅电极；
步骤8)高温快速热退火：于500-1050℃下，2-30秒热退火；
步骤9)背面欧姆接触形成：采用PVD方法，利用直流溅射工艺在背面沉积Al-Si膜；
步骤10)合金：380-450℃温度下，在合金炉内N2中合金退火30-60分。
本发明采用离子注入方法将金属离子注入到金属栅薄膜电极中，经快速热退火后，离子在金属栅与高K栅介质的界面上堆积或与界面反应生成偶极子，达到调节金属栅功函数的目的，进而实现适当低的阈值电压的控制。此方法简单易行，具有好的热稳定性和调节金属栅功函数的能力，而且与CMOS工艺完全兼容，便于集成电路产业化。
附图说明
图1为金属栅TiAlN中Al含量不同的TiAlN/HfLaON栅结构高频C-V特性的比较。
图2为HfLaON/TiAlN栅结构栅漏电流特性。
具体实施方式
步骤1.清洗：在器件隔离形成后，进行界面氧化层形成前的清洗，先采用常规方法清洗，然后用氢氟酸∶异丙醇∶水(重量比)＝0.3-0.8％∶0.01-0.08％∶1％混合溶液在室温下浸泡2-10分，去离子水冲洗，N2中甩干后立即进炉；
步骤2.界面层SiOx形成：在600-800℃温度下，在N2中快速热退火(RTA)20-120秒，；生成5-8A的氧化层；
步骤3.高介电常数(K)栅介质薄膜的形成：采用PVD方法，利用磁控反应溅射工艺在N2/Ar气氛中交替溅射Hf-La靶和Hf靶淀积形成HfLaON，溅射工作压强为5×10-3Torr，溅射功率为100-500W，淀积形成的HfLaON高k栅介质薄膜厚10-60埃；
步骤4.超声清洗；采用丙酮、无水乙醇先后各超声清洗5-10分钟，去离子水冲洗，N2中甩干；
步骤5.淀积高K介质后快速热退火：片子甩干后立即进炉，温度600-1000℃，时间10-120秒。
步骤6.金属氮化物栅薄膜淀积：采用磁控反应溅射工艺在N2/Ar气氛中溅射Ti靶形成TiN金属栅薄膜，工作压强5×10-13モ，N2流量2-8sccm，溅射功率为600-1000w，TiN膜厚度10-120纳米。
步骤7.离子注入Al：能量5Kev-80Kev，剂量5×1014-8×1015/cm2
步骤8.刻蚀TiN(含Al)电极金属栅：采用Cl基反应离子体刻蚀，射频功率100-400W，形成TiN(含Al)金属栅电极图形；
步骤9.快速热退火：在氮气保护下，在700至1050℃温度下快速热退火2至30秒；
步骤10.背面欧姆接触形成：采用PVD方法，在Ar气氛中利用直流溅射工艺背面沉积Al-Si膜60-100纳米；
步骤11.合金：380-450℃下，在氮气保护下合金30-60分钟。
经上述步骤，由图1可见，对HfLaON高K栅介质而言，随金属栅TiAlN中Al的引入，金属栅的平带电压大幅度地向正方向移动，对中等剂量的Al的引入，平带电压向正方向移动了1.2V，这就足以满足PMOS器件对功函数的要求了。
由图2可见，栅漏电流密度为1.3×10-12A/cm2(Vg＝Vfb+1V)，满足了纳米CMOS器件对栅漏电流的要求。
Claims (8)
1.一种双金属栅功函数的调节方法，其主要步骤如下：
步骤1)清洗：在器件隔离形成后，进行界面氧化层形成前的清洗，先采用常规方法清洗，然后用氢氟酸/异丙醇/水混合溶液在室温下浸泡，去离子水冲洗，甩干后立即进炉；氢氟酸/异丙醇/水的重量比为0.2-1.5％∶0.01-0.10％∶1％；
步骤2)界面层SiOx或SiON的形成：于600-800℃下，20-120秒快速热退火；
步骤3)高介电常数(K)栅介质薄膜的形成：采用PVD方法，利用磁控反应溅射工艺交替溅射Hf-La靶和Hf靶淀积形成HfLaON或交替溅射Hf靶和Si靶淀积形成HfSiON栅介质；改变溅射功率或交替溅射的时间，以获得不同比例和厚度的高K介质膜。
步骤4)淀积高K介质后快速热退火：于600-1050℃下，4-120秒热退火；
步骤5)金属栅电极形成：采用PVD方法，利用磁控反应溅射淀积金属氮化物栅；
步骤6)金属离子注入对金属氮化物栅进行掺杂；
步骤7)刻蚀形成金属栅电极；
步骤8)高温快速热退火：于500-1050℃下，2-30秒热退火；
步骤9)背面欧姆接触形成：采用PVD方法，利用直流溅射工艺在背面沉积Al-Si膜；
步骤10)合金：380-450℃温度下，在合金炉内N2中合金退火30-60分。
2.根据权利要求1所述的方法，其特征在于，步骤1中浸泡时间为2-10分钟。
3.根据权利要求1所述的方法，其特征在于，步骤2中界面层SiON采用先注入氮再快速热退火形成，也可以先快速热退火形成SiOx，再氮化形成SiON。
4.根据权利要求1所述的方法，其特征在于，步骤3中高介电常数栅介质膜的溅射是在N2/Ar气氛中进行，通过改变交替溅射Hf-La靶和Hf靶或Hf靶和Si靶的功率和时间来调控各元素的比例和膜厚。
5.根据权利要求1所述的方法，其特征在于，步骤5中淀积金属氮化物栅采用在N2/Ar气氛中反应溅射Ti靶或Ta靶或Mo靶相应分别形成TiN或TaN或MoN。
6.根据权利要求1所述的方法，其特征在于，步骤6中金属离子注入对NMOS器件，选择的离子注入元素分别有：Yb或Er或Sr；对PMOS器件，选择的离子注入元素分别有：Al或Ga或Pt。
7.根据权利要求1所述的方法，其特征在于，步骤7中TiN或TaN金属栅电极采用Cl基反应离子刻蚀形成，或采用化学湿法腐蚀形成。
8.根据权利要求1所述的方法，其特征在于，步骤9背面溅射沉积的Al-Si膜厚度为60-120纳米。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN2009100776204A CN101800196B (zh) | 2009-02-09 | 2009-02-09 | 一种双金属栅功函数的调节方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN2009100776204A CN101800196B (zh) | 2009-02-09 | 2009-02-09 | 一种双金属栅功函数的调节方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN101800196A CN101800196A (zh) | 2010-08-11 |
| CN101800196B true CN101800196B (zh) | 2012-01-25 |
Family
ID=42595802
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN2009100776204A Active CN101800196B (zh) | 2009-02-09 | 2009-02-09 | 一种双金属栅功函数的调节方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN101800196B (zh) |
Families Citing this family (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102254805B (zh) * | 2010-05-19 | 2013-07-24 | 中国科学院微电子研究所 | 一种适用于nmos器件的金属栅功函数的调节方法 |
| US8298927B2 (en) | 2010-05-19 | 2012-10-30 | Institute of Microelectronics, Chinese Academy of Sciences | Method of adjusting metal gate work function of NMOS device |
| CN102651313B (zh) | 2011-02-25 | 2014-12-24 | 中国科学院微电子研究所 | Pmos器件叠层结构的制备和栅功函数调节方法 |
| CN102201435B (zh) * | 2011-05-16 | 2016-08-03 | 清华大学 | 半导体结构及其制造方法 |
| US8860143B2 (en) | 2011-05-16 | 2014-10-14 | Tsinghua University | High-K gate dielectric with work function adjustment metal layer |
| CN102915917B (zh) * | 2011-08-03 | 2015-02-11 | 中国科学院微电子研究所 | 一种互补型金属氧化物半导体场效应晶体管的制备方法 |
| US20130049134A1 (en) * | 2011-08-30 | 2013-02-28 | Renesas Electronics Corporation | Semiconductor device and method of making same |
| CN103531540B (zh) * | 2012-07-02 | 2016-06-08 | 中国科学院微电子研究所 | 半导体器件制造方法 |
| CN103855006A (zh) * | 2012-11-30 | 2014-06-11 | 中国科学院微电子研究所 | 半导体器件的制造方法 |
| CN103854982B (zh) * | 2012-11-30 | 2016-09-28 | 中国科学院微电子研究所 | 半导体器件的制造方法 |
| CN103855016A (zh) * | 2012-11-30 | 2014-06-11 | 中国科学院微电子研究所 | 半导体器件的制造方法 |
| CN104934468B (zh) * | 2014-03-17 | 2018-07-20 | 中芯国际集成电路制造(上海)有限公司 | 栅极及其制作方法 |
| US9799745B2 (en) * | 2015-10-20 | 2017-10-24 | Taiwan Semiconductor Manufacturing Co., Ltd. | Atomic layer deposition methods and structures thereof |
| CN117438450A (zh) * | 2022-07-14 | 2024-01-23 | 长鑫存储技术有限公司 | 半导体结构及制备方法 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1832113A (zh) * | 2006-02-24 | 2006-09-13 | 北京大学 | 金属栅/高k栅介质制备工艺及双金属栅cmos的制备方法 |
-
2009
- 2009-02-09 CN CN2009100776204A patent/CN101800196B/zh active Active
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1832113A (zh) * | 2006-02-24 | 2006-09-13 | 北京大学 | 金属栅/高k栅介质制备工艺及双金属栅cmos的制备方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN101800196A (zh) | 2010-08-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN101800196B (zh) | 一种双金属栅功函数的调节方法 | |
| CN102074469B (zh) | 一种用于pmos器件的金属栅功函数的调节方法 | |
| CN102280376B (zh) | 一种用于cmos器件的双金属栅双高介质的集成方法 | |
| CN102254805B (zh) | 一种适用于nmos器件的金属栅功函数的调节方法 | |
| US20110287620A1 (en) | Method of adjusting metal gate work function of nmos device | |
| CN103681671B (zh) | 具有钨栅电极的半导体器件及其制造方法 | |
| CN100452357C (zh) | 半导体装置及其制造方法 | |
| CN102299061B (zh) | 一种半导体器件的制造方法 | |
| CN101964345A (zh) | 控制阈值电压特性的CMOSFETs器件结构及其制造方法 | |
| CN101728257B (zh) | 一种栅介质/金属栅集成结构的制备方法 | |
| CN102280375A (zh) | 一种先栅工艺中叠层金属栅结构的制备方法 | |
| CN102651313B (zh) | Pmos器件叠层结构的制备和栅功函数调节方法 | |
| WO2006129637A1 (ja) | 半導体装置 | |
| CN101217112A (zh) | 一种纳米尺度W/TiN复合难熔金属栅制备方法 | |
| CN106783979A (zh) | 基于Ga2O3材料的帽层复合双栅PMOSFET及其制备方法 | |
| Son et al. | Strain induced changes in gate leakage current and dielectric constant of nitrided Hf-silicate metal oxide semiconductor capacitors | |
| Jung et al. | Dual high-k gate dielectric technology using selective AlOx etch (SAE) process with nitrogen and fluorine incorporation | |
| Claflin et al. | Interface formation and thermal stability of advanced metal gate and ultrathin gate dielectric layers | |
| CN103137460B (zh) | 一种分子尺度界面SiO2的形成和控制方法 | |
| KR20170037594A (ko) | 질화 금속 전극을 포함하는 반도체 소자 | |
| Takagi et al. | MOS Interface Control Technologies for Advanced III-V/Ge Devices | |
| Yang et al. | Integration of HfxTayN metal gate with SiO2 and HfOxNy gate dielectrics for MOS device applications | |
| Park et al. | Characteristics of a band edge p-channel metal-oxide-semiconductor field effect transistors fabricated with a high-k/WAlx/TiSiN gate stack | |
| Ok et al. | Self-aligned n-channel GaAs metal–oxide–semiconductor field-effect transistors (MOSFETs) using HfO2 and silicon interface passivation layer: Post-metal annealing optimization | |
| Zhao et al. | Improved Characteristics of GaSb MOS Capacitors by Ozone Post Deposition Treatment |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant |