CN101795201B - 多级抗毁交换结构装置 - Google Patents
多级抗毁交换结构装置 Download PDFInfo
- Publication number
- CN101795201B CN101795201B CN201010101978.9A CN201010101978A CN101795201B CN 101795201 B CN101795201 B CN 101795201B CN 201010101978 A CN201010101978 A CN 201010101978A CN 101795201 B CN101795201 B CN 101795201B
- Authority
- CN
- China
- Prior art keywords
- module
- pin
- port
- switching
- exchange
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Landscapes
- Data Exchanges In Wide-Area Networks (AREA)
Abstract
本发明公开了一种多级抗毁交换结构装置，它涉及通信网络领域中网络核心节点多级抗毁交换结构的交换式路由设备。它由8个交换接入模块、2个交换核心模块、2个时钟模块组成，每个交换核心模块又由8个交换平面构成。各交换平面独立工作，交换核心模块与交换接入模块采用多条物理连接；交换核心模块采用定长信元交换、多平面单级交换技术等通信网络交换技术实现数据多级抗毁交换。本发明具有可靠性高、多级抗毁的优点，特别适用于高低端交换式路由器、交换机等数据设备中作交换结构设备。
Description
技术领域
本发明涉及通信网络领域中的一种多级抗毁交换结构装置，特别适用于高低端交换式路由器、交换机等数据设备中作交换结构设备。
背景技术
随着通信网络规模的不断扩大和应用范围的不断拓展，人们对网络的依赖性越来越大，网络节点作为网络的核心设备，对其可靠性的要求也越来越高。特别是对于网络要求较高的应用场合，如何保证通信业务的不间断，提高设备的可靠性及抗毁性，成为当前交换式路由器等设备需要解决的关键问题。
发明内容
本发明所要解决的技术问题在于避免上述背景技术中的不足之处而提供一种基于多个交换平面、多条物理连接及多个交换卡的多级抗毁交换结构装置，本发明还具有可靠性高和多级抗毁的特点，与整个网络的抗毁性设计相结合能够将网络故障带来的损失减到最小。
本发明所要解决的技术问题由下列技术方案实现：
本发明包括第1至第8交换接入模块101-1至101-8、第1至第2交换核心模块102-1至102-2，第1、第2时钟模块103-1、103-2，第1交换核心模块102-1或第2交换核心模块102-2均由第1至第8交换平面201至208组成；
所述的第1至第8交换接入模块101-1至101-8各出端口17脚分别与网络处理器A1至A8端口连接，各入端口18脚分别与网络处理器B1至B8端口连接，接收或发送数据报文；第1至第8交换接入模块101-1至101-8各出入端口1至8脚通过高速CML差分线分别与第1交换核心模块102-1中的第1至第8交换平面201至208各出入端口第1至第8脚连接，相互接收和发送定长信元；第1至第8交换接入模块101-1至101-8各出入端口9至16脚通过高速CML差分线分别与第2交换核心模块102-2中的第1至第8交换平面201至208各出入端口第1至第8脚连接，相互接收和发送定长信元；
所述的第1、第2交换核心模块102-1、102-2各入端口9脚分别与第1、第2时钟模块103-1、103-2各出端口1脚连接，第1、第2时钟模块103-1、103-2分别为第1、第2交换核心模块102-1、102-2中的第1至第8交换平面201至208提供时钟信号。
本发明第1至第8交换接入模块101-1至101-8的每个交换接入模块101均包括SPI4.2接口模块305、数据缓存模块306、路由转发模块307、输入处理模块308、调度模块309、输出处理模块310、交换接口模块311；
所述的SPI4.2接口模块305出端口3脚与网络处理器A端口连接，入端口4脚与网络处理器B端口连接，接收或发送数据报文；SPI4.2接口模块305出端口1脚与输入处理模块308入端口1脚连接，将数据包传递给输入处理模块308；SPI4.2接口模块305入端口2脚与输出处理模块310出端口1脚连接，接收处理完成的数据包；
所述的输入处理模块308出入端口2脚与数据缓存模块306出入端口1脚连接，数据缓存模块306缓存及释放输入处理模块308的数据包；输入处理模块308出入端口3脚与路由转发模块307出入端口1脚连接，相互进行路由查找及转发；输入处理模块308入端口4脚与调度模块309出端口1脚连接，输入处理模块308接收调度模块309的调度信息并进行队列调度；输入处理模块308出端口5脚与交换接口模块311入端口1脚连接，输入处理模块308将定长信元发送给交换接口模块311；
所述的输出处理模块310出端口2脚与调度模块309入端口2脚连接，输出处理模块310将输出标签发送给调度模块309；输出处理模块310入端口3脚与交换接口模块311出端口2脚连接，交换接口模块311将交换后的定长信元发送给输出处理模块310；
所述的交换接口模块311出入端口3脚、4脚与第1交换核心模块102-1入出端口连接，出入端口5脚、6脚与第2交换核心模块102-2入出端口连接，相互发送和接收定长信元。
本发明相比背景技术具有如下优点：
1.本发明交换核心模块102由8个交换平面201至208组成，8个交换平面201至208负载均衡，独立工作，当某个交换平面201至208不能正常工作时，信元会自动转移到其它正常的交换平面201至208上，保证信元的正常交换，提高交换核心模块102可靠性和抗毁性。
2.本发明交换接入模块101与交换核心模块102之间采用多条CML差分线连接，当其中的某条差分线不能正常工作时，信元会自动转移到其它正常工作的差分线上，使数据绕过有缺陷的连接，提高交换结构的可靠性和抗毁性。
3.本发明由第1、第2交换核心模块102同时进行信元交换，当第1交换核心模块102不能正常工作时，信元会自动转移到第2交换核心模块102上，保证信元的正常交换，提高系统的可靠性和抗毁性。
附图说明
图1是本发明的电原理逻辑方框图。
图2是本发明交换接入模块101的电原理逻辑方框图。
具体实施方式
参照图1至图2，本发明由第1至第8交换接入模块101-1至101-8、第1、第2交换核心模块102-1、102-2，第1、第2时钟模块103-1、103-2，第1交换核心模块102-1或第2交换核心模块102-2均由第1至第8交换平面201至208组成，实施例各部件按图1逻辑方框图连接线路，其中第1至第8交换平面201至208分别通过8条速率为3.124Gbps的CML差分线与第1至第8交换接入模块101-1至101-8连接，第1至第8交换平面201至208与第1至第8交换接入模块101-1至101-8之间通过差分线传递消息，根据消息确定相互之间的连接是否正常，同时，根据消息确定上下行关系，建立路由表索引信元交换；第1至第8交换平面201至208中任意一个都能够独立实现信元的交换功能，即进入到任意某个交换平面201至208的信元必然由此交换平面201至208交换出去；第1至第8交换接入模块101-1至101-8通过第1至第8条CML差分线与第1交换核心模块102-1的第1至第8交换平面201至208连接，通过第9至第16条CML差分线与第2交换核心模块102-2的第1至第8交换平面201至208连接，第1至第8交换接入模块101-1至101-8与第1、第2交换核心模块102-1、102-2之间通过消息确认工作状态，选择工作模式，实施例交换核心模块102采用Dune公司的FE200M型芯片制作。
本发明第1、第2时钟模块103-1、103-2分别为第1、第2交换核心模块102-1、102-2中的第1至第8交换平面201至208提供时钟信号，实施例时钟模块103采用高精度时钟配合Micrel公司的SY100EP111U型芯片制作。
本发明交换接入模块101作用为将从SPI4.2接口接收来的数据包进行排队与调度，分割成定长信元后发送给交换核心模块102进行交换，将从交换核心模块102接收到的定长信元进行重组，恢复成数据包后排队，由SPI4.2接口发送出去；交换接入模块101包括SPI4.2接口模块305、数据缓存模块306、路由转发模块307、输入处理模块308、调度模块309、输出处理模块310、交换接口模块311，图2是交换接入模块101实施例的电原理逻辑方框图，实施例接图2连接电路，SPI4.2接口模块305接收和发送长度为40B～10KB大小的数据包；数据缓存模块306将接收到的数据包进行缓存；路由转发模块307存储路由表，为输入处理模块308提供路由信息；输入处理模块8由虚拟输出队列和队列管理器组成，虚拟输出队列防止在输入端口产生队头阻塞，队列管理器负责管理虚拟输出队列，接收来自调度模块309返回的令牌，并根据令牌信息将得到令牌的队列中的数据包转换为定长信元发送给交换接口模块311；调度模块309根据流的特性，提供区别服务，为输入处理模块308提供调度信息；输出处理模块310将定长信元重组成数据包，利用输出队列缓存数据包，利用输出调度器分配输出端口带宽，将数据包发送给SPI4.2接口模块305；交换接口模块311实现与交换核心模块102之间定长信元的接收和发送，实施例交换接入模块101中包括的SPI4.2接口模块305、输入处理模块308、调度模块309、输出处理模块310、交换接口模块311各部件采用Dune公司的FAP20V型芯片制作，数据缓存模块306采用DDR-II SDRAM型芯片制作，路由转发模块307采用ZBT SSRAM型芯片制作。
本发明简要工作原理为：由交换接入模块101实现数据包的封装重组、队列管理及交换控制功能；由交换核心模块102中的交换平面201至208实现定长信元的交换。
本发明简要安装结构如下：
本发明各部件安装在3块尺寸长×宽为320mm×280mm的印制板上，第1块印制板上安装输入端口A、输出端口B，3块印制板安装在一个长×宽×高为443mm×483mm×440mm的机箱内，组装成本发明。
Claims (1)
1.一种多级抗毁交换结构装置，它包括第1、第2时钟模块(103-1、103-2)，其特征在于还包括第1至第8交换接入模块(101-1至101-8)、第1、第2交换核心模块(102-1、102-2)，第1交换核心模块(102-1)或第2交换核心模块(102-2)均由第1至第8交换平面(201至208)组成；
所述的第1至第8交换接入模块(101-1至101-8)各出端口17脚分别与网络处理器A1至A8端口连接，各入端口18脚分别与网络处理器B1至B8端口连接，接收或发送数据报文；第1至第8交换接入模块(101-1至101-8)各出入端口1至8脚通过高速CML差分线分别与第1交换核心模块(102-1)中的第1至第8交换平面(201至208)各出入端口第1至第8脚连接，相互接收和发送定长信元；第1至第8交换接入模块(101-1至101-8)各出入端口9至16脚通过高速CML差分线分别与第2交换核心模块(102-2)中的第1至第8交换平面(201至208)各出入端口第1至第8脚连接，相互接收和发送定长信元；
所述的第1、第2交换核心模块(102-1、102-2)各入端口9脚分别与第1、第2时钟模块(103-1、103-2)各出端口1脚连接，第1、第2时钟模块(103-1、103-2)分别为第1、第2交换核心模块(102-1、102-2)中的第1至第8交换平面(201至208)提供时钟信号；
其中，第1至第8交换接入模块(101-1至101-8)的每个交换接入模块(101)均包括SPI4.2接口模块(305)、数据缓存模块(306)、路由转发模块(307)、输入处理模块(308)、调度模块(309)、输出处理模块(310)、交换接口模块(311)；
所述的SPI4.2接口模块(305)出端口3脚与网络处理器A端口连接，入端口4脚与网络处理器B端口连接，接收或发送数据报文；SPI4.2接口模块(305)出端口1脚与输入处理模块(308)入端口1脚连接，将数据包传递给输入处理模块(308)；SPI4.2接口模块(305)入端口2脚与输出处理模块(310)出端口1脚连接，接收处理完成的数据包；
所述的输入处理模块(308)出入端口2脚与数据缓存模块(306)出入端口1脚连接，数据缓存模块(306)缓存及释放输入处理模块(308)的数据包；输入处理模块(308)出入端口3脚与路由转发模块(307)出入端口1脚连接，相互进行路由查找及转发；输入处理模块(308)入端口4脚与调度模块(309)出端口1脚连接，输入处理模块(308)接收调度模块(309)的调度信息并进行队列调度；输入处理模块(308)出端口5脚与交换接口模块(311)入端口1脚连接，输入处理模块(308)将定长信元发送给交换接口模块(311)；
所述的输出处理模块(310)出端口2脚与调度模块(309)入端口2脚连接，输出处理模块(310)将输出标签发送给调度模块(309)；输出处理模块(310)入端口3脚与交换接口模块(311)出端口2脚连接，交换接口模块(311)将交换后的定长信元发送给输出处理模块(310)；
所述的交换接口模块(311)出入端口3脚、4脚与第1交换核心模块(102-1)入出端口连接，出入端口5脚、6脚与第2交换核心模块(102-2)入出端口连接，相互发送和接收定长信元。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201010101978.9A CN101795201B (zh) | 2010-01-28 | 2010-01-28 | 多级抗毁交换结构装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201010101978.9A CN101795201B (zh) | 2010-01-28 | 2010-01-28 | 多级抗毁交换结构装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN101795201A CN101795201A (zh) | 2010-08-04 |
| CN101795201B true CN101795201B (zh) | 2015-04-15 |
Family
ID=42587635
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201010101978.9A Active CN101795201B (zh) | 2010-01-28 | 2010-01-28 | 多级抗毁交换结构装置 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN101795201B (zh) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN105812290B (zh) * | 2016-03-10 | 2018-12-07 | 中国电子科技集团公司第五十四研究所 | 一种基于多交换平面的数据交换方法 |
| CN114747193B (zh) * | 2019-12-26 | 2023-02-03 | 华为技术有限公司 | 交换芯片 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1645839A (zh) * | 2005-01-25 | 2005-07-27 | 南开大学 | 基于并行缓存结构的通信网络交换系统及其控制方法 |
| CN1933441A (zh) * | 2005-09-16 | 2007-03-21 | 中国科学院计算技术研究所 | 一种支持均匀交换的路由器交换结构及服务质量保证方法 |
| CN101072175A (zh) * | 2007-06-18 | 2007-11-14 | 中国电子科技集团公司第五十四研究所 | 一种基于定长分组的高速交换仲裁调度方法 |
-
2010
- 2010-01-28 CN CN201010101978.9A patent/CN101795201B/zh active Active
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1645839A (zh) * | 2005-01-25 | 2005-07-27 | 南开大学 | 基于并行缓存结构的通信网络交换系统及其控制方法 |
| CN1933441A (zh) * | 2005-09-16 | 2007-03-21 | 中国科学院计算技术研究所 | 一种支持均匀交换的路由器交换结构及服务质量保证方法 |
| CN101072175A (zh) * | 2007-06-18 | 2007-11-14 | 中国电子科技集团公司第五十四研究所 | 一种基于定长分组的高速交换仲裁调度方法 |
Non-Patent Citations (1)
| Title |
|---|
| 基于ATCA的交换单元设计;李鑫 等;《无线电工程》;20090705;第39卷(第7期);第8-10页 * |
Also Published As
| Publication number | Publication date |
|---|---|
| CN101795201A (zh) | 2010-08-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN101098238B (zh) | 一种数据通信系统、交换网板及方法 | |
| CN100384169C (zh) | 接入设备中的主从框级联系统 | |
| KR100750880B1 (ko) | 가변 길이 데이터 패킷의 이종 네트워크 스위칭을 위한시스템 및 방법 | |
| CN103095568B (zh) | 机架式交换设备实现堆叠的系统及方法 | |
| CN102137312A (zh) | 一种可插拔光线路终端及系统 | |
| CN1695130A (zh) | 网状结构内的多端口高速串行结构互连芯片 | |
| CN102026422A (zh) | 一种多模基站共享传输线路的方法和多模基站 | |
| CN206820773U (zh) | 一种支持RapidIO和网络双交换功能的板卡 | |
| CN101277196A (zh) | 一种基于pcie交换网的通信系统、通信方法及线卡板 | |
| CN101610143B (zh) | 链路数据的保护方法、系统及装置 | |
| CN1937782A (zh) | 一种机框设备及其报文发送方法 | |
| US8891526B2 (en) | Data communication method and data communication apparatus | |
| CN100421423C (zh) | 一种基于Serial RapidIO总线的集中式路由器 | |
| CN101795201B (zh) | 多级抗毁交换结构装置 | |
| CN102123080B (zh) | 数据转发装置和线卡板以及数据转发方法 | |
| CN111654454B (zh) | 基于Crossbar的双模混合交换装置和方法 | |
| CN100571219C (zh) | 一种负载分担路由器以及实现负载分担的设备、方法 | |
| CN104580000A (zh) | 一种基于流表技术的RapidIO交换方法 | |
| JPWO2007018164A1 (ja) | 通信システム、ノード、端末、プログラム及び通信方法 | |
| WO2008128464A1 (fr) | Dispositif et procédé pour réaliser le transfert d'un flux unique par de multiples unités de traitement en réseau | |
| CN100372334C (zh) | 一种实现在光网络中传输InfiniBand数据的设备及方法 | |
| WO2011057447A1 (zh) | 路由器及集群路由器 | |
| CN101695040B (zh) | 一种模块化交换机及其进行数据交换的方法 | |
| CN101060487B (zh) | 一种数据转发系统和方法 | |
| CN101741865B (zh) | 高速可重构数据转发装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant |