CN1645839A - 基于并行缓存结构的通信网络交换系统及其控制方法 - Google Patents

Abstract

本发明涉及一种通信网络交换系统，特别是涉及具有并行缓存结构的通信网络交换及其控制，属于通信网络技术领域。本发明要解决的技术问题：在理论方面，提出基于并行缓冲交换结构的高效的信元调度算法；采用并行缓冲结构，消除队头阻塞现象；本发明包括信元输入、并行缓存器、交叉结构切换系统、信元输出、数字信号处理器，特点在于缓存器是并行缓存结构。本发明的有益效果：本发明提出的方法速度快，满足交换系统实时性的要求；没有出现出线阻塞现象，显著提高了ATM网络的吞吐率，在信元到达率为1的情况下将吞吐率提高到了0.99，平均时延在负荷超过0.8时才开始增加，使交换系统的性能有了显著提高。

Description

基于并行缓存结构的通信网络交换系统及其控制方法

技术领域

本发明涉及一种通信网络交换系统，特别是涉及具有并行缓存结构的通信网络交换及其控制，属于通信网络技术领域。

背景技术

随着光纤通信技术的快速发展，特别是高密集波分复用技术的不断成熟，通信网络的带宽得到迅速提高，使得通信网络的交换系统成为高速通信网络性能改善的瓶颈，提高通信网络交换系统的交换效率对改善通信网络性能具有极其重要的意义。国际电信联盟(International-Telecommunication union  Telecommunication Standardization Sector-ITU-T)规定采用异步传输模式(Asynchronous Transfer Mode-ATM)作为宽带综合业务数据网络(Broadband Integrated Services Digital Network-B-ISDN)的核心和基础，由于异步传输模式交换结构(ATM Switching Fabric-ASF)是实现异步传输模式交换的核心部分，因此它的结构及实现信元交换的控制系统的研究受到了广泛的重视。异步传输模式交换结构的基本功能是实现任意出入线之间信元的交换，并对发生竞争冲突的信元进行缓存，目前已有的缓存策略有：输入缓存、输出缓存和中央缓存。其中，输入缓存结构简单，对缓存器的速率要求较低，易于硬件实现，因此，被广泛应用于高性能交换系统中。传统的输入缓存是在每个输入端放置一个先入先出(First In First Out-FIFO)缓存器，由于存在队头阻塞(Head of Line blocking-HOL blocking)现象，其吞吐率和信元时延等性能较差，在均匀业务流以及入线数N很大时，其最大吞吐率仅为0.586。

解决输入缓存队头阻塞问题的主要方法有：开窗策略和并行缓存结构。开窗策略的实质就是放弃了先入先出原则，允许缓存器前W(W为窗口大小)个信元参与对出线的竞争，该方法可以在很大程度上缓解队头阻塞，但并不能完全消除队头阻塞现象。而并行缓存结构通过在每条入线设置多个缓存队列可以完全消除队头阻塞，对于N×N输入/输出端口的交换结构，每个输入端口都有N个队列，分别对应N个输出端口。由于每个输入端口内输出到任一输出端口的信元都可以参与输出竞争，因此理论上讲并行缓存结构可以完全消除队头阻塞现象。但是，该缓存结构缺少高效的调度算法，因此交换系统的吞吐率较低。如广泛应用的并行迭代匹配(Parallel Iterative Matching-PIM)算法，在迭代四次后，吞吐率只能达到0.97，而且硬件实现复杂，对于16×16的交换结构，需要将近64000个复杂的门器件，硬件实现上的困难限制了它在高速交换系统中的应用。

发明内容

本发明要解决的技术问题：在理论方面，提出基于并行缓存结构的高效的信元调度算法；采用并行缓存结构，消除队头阻塞；采用神经网络进行信元调度，利用神经网络的高度并行处理能力实现信元交换的高效调度控制。

网络交换系统的原理示意图如图1所示，信元输入到交换系统后首先进入缓存器，神经网络调度控制系统根据信元的目的地，经过优化计算后决定哪些信元可以进入交换系统。本专利中，缓存器采用并行缓存结构，如图2所示，每个输入端口有N个输入队列，同一队列中的信元具有相同的出口地址，不同的队列对应于不同的出线地址，对于N×N的交换结构，将有N²个队列，每个输入端口内输出到任一输出端口的信元都可以参与输出竞争，彻底消除队头阻塞。

为了充分利用并行缓存结构的特点，实现信元的高效交换调度控制，并考虑硬件实现的可行性及系统的实时性要求，我们采用神经网络调度控制系统，利用神经网络的高度并行处理能力实现信元交换的高效调度控制。

利用神经网络解决最优问题需要使带有约束条件的成本函数最小，这种成本函数称为神经网络的能量函数，神经网络进行迭代时，其能量函数逐渐下降，当网络收敛于一个稳定的状态时，所对应的极小的能量函数的参数就是优化问题的解。本专利选用霍普菲尔德神经网络(Hopfield neural networks-HNN)模型解决并行缓存结构中信元的调度问题。霍普菲尔德神经网络具有大规模的并行处理能力和快速收敛的特性，特别擅长解决优化问题。数字信号处理器(DSP)具有运算速度高，并行处理，易于编程的特点，用数字信号处理器硬件实现的霍普菲尔德神经网络控制系统可以满足高速交换的需要。

根据交换系统的性能限定条件，确定霍普菲尔德神经网络的调度原则如下：

1)一个输入端口至多只能发送一个信元；

2)一个输出端口至多只能接收一个信元；

3)选出的信元集中，应使高优先级的信元数最大化。

依据上述调度原则，设定霍普菲尔德神经网络模型的能量函数为

$E=\frac{A}{2}\underset{i=1}{\overset{N}{\mathrm{\Σ}}}\underset{j=1}{\overset{N}{\mathrm{\Σ}}}{(I_{\mathrm{ij}}-\underset{q=1}{\overset{N}{\mathrm{\Σ}}}{V}_{\mathrm{iq}})}^2+\frac{B}{2}\underset{i,j,p,q}{\overset{i\≠p}{\mathrm{\Σ}}}{H}_{\mathrm{ij},\mathrm{pq}}{V}_{\mathrm{ij}}{V}_{\mathrm{pq}}-C\underset{i=1}{\overset{N}{\mathrm{\Σ}}}\underset{j=1}{\overset{N}{\mathrm{\Σ}}}P\left(L_{\mathrm{ij}}\right)V_{\mathrm{ij}}+D\underset{i=1}{\overset{N}{\mathrm{\Σ}}}\underset{j=1}{\overset{N}{\mathrm{\Σ}}}{V}_{\mathrm{ij}}(1-V_{\mathrm{ij}})$

神经网络系统的动态方程为：

$\frac{{\mathrm{dU}}_{\mathrm{ij}}}{\mathrm{dt}}=-\frac{\∂E}{\∂V_{\mathrm{ij}}}=A(I_{\mathrm{ij}}-\underset{q=1}{\overset{N}{\mathrm{\Σ}}}{V}_{\mathrm{iq}})-B\underset{p\≠i}{\overset{N}{\underset{p=1}{\mathrm{\Σ}}}}\underset{q=1}{\overset{N}{\mathrm{\Σ}}}{H}_{\mathrm{ij},\mathrm{pq}}{V}_{\mathrm{pq}}+C\·P\left(L_{\mathrm{ij}}\right)-D(1-{2V}_{\mathrm{ij}})$

容易证明dE/dt≤0，所以霍普菲尔德神经网络总是能够收敛到稳定的状态，此时神经元的状态直接代表在一个时隙内传送的一组最优(或接近最优)的无阻塞信元集。

本发明具体的技术方案：其特点是：它包括信元输入、缓存器、数字信号处理器、交叉结构切换系统、信元输出；这种具有并行缓存结构的通信网络交换系统的控制方法包括9个控制步骤。

本发明的有益效果：

1.由于神经网络具有高度并行处理能力，因此本发明提出的方法速度快，满足交换系统实时性的要求。

2.实现网络信元的高效交换；在我们的仿真实验中，没有出现出线阻塞现象。图3和图4分别是不同负载条件下的吞吐率和信元平均时延曲线，为了对比分析，图中同时给出了先进先出输入缓存交换结构的模拟结果。由图3可以看出，先进先出输入缓存交换结构的最大吞吐率只有0.618，与文献的结果一致；而霍普菲尔德神经网络调度的并行缓存结构模型的最大吞吐率接近于1，达到了0.99。从图4可以看出，霍普菲尔德神经网络调度的输入缓存交换结构的时延性能明显好于先进先出输入缓存交换结构。在负荷λ超过0.5时，先进先出输入缓存交换结构的平均时延急剧增加；而霍普菲尔德神经网络调度的输入缓存交换结构在负荷λ超过0.8时，平均时延才开始增加。为了对比说明，我们对开窗策略也进行了仿真试验，结果表明即使在开窗数取最大时(我们的仿真取为8)，最大吞吐率也只能达到0.94，小于我们提出的并行缓存结构的吞吐率。

附图说明

图1：网络交换结构原理框图；

图2：并行缓存结构框图；

图3：霍普菲尔德神经网络调度方法与先进先出方法在不同到达率下的吞吐率；

图4：霍普菲尔德神经网络调度方法与先进先出方法在不同到达率下的信元平均时延。

图中：

1.信元输入；2.缓存器；3.数字信号处理器一神经网络调度控制系统(DSP)；4.交叉结构切换系统(Crossbar交换系统)；5.信元输出；

具体实施方式

下面结合附图对本发明作具体说明：

这种基于并行缓存结构的通信网络交换系统，，其特点是：它包括信元输入1、缓存器2、数字信号处理器3、交叉结构切换系统4、信元输出5；

信元输入1，信元的输入部分，包含N个信元端口，信元头部包含了信元的目的端口信息，信元输入到交换系统时，首先进入缓存器，等待调度交换；

缓存器2，并行缓存结构中每一个输入端口有N个缓存器，每个缓存器可以存放W个信元，缓存器将其中信元分布状态通知神经网络调度控制系统3，系统又将优化结果返回缓存器。

数字信号处理器3，是霍普菲尔德神经网络，该网络由N×N个神经元组成，对应于交叉结构切换系统中的N×N个节点，该处理器接收缓存器传送过来的其中的信元存储状态信息，根据调度规则，通过调节其能量函数，计算出网络的一个最优解，或接近最优解；它根据这个稳定状态，控制交叉结构切换系统到相应的状态；同时将稳定状态也传送给缓存器，缓存器将相应的信元挑出送入交叉结构切换系统。

交叉结构切换系统4，是一个无内部阻塞的交换系统，端口数是N的交叉结构切换系统，由N×N个交换节点组成，每个交换节点实现的功能只有2个：或是让信号水平通过该交换节点，或是让水平的信号向下传播，神经网络调度控制系统根据调度结果将交叉结构切换系统调整到相应的状态，让缓存器中选出的信元通过，到达相应的输出端口，交叉结构切换系统提供了信元交换的数据通路，实现了信元从输入端口到输出端口的交换；

信元的输出5，有N个输出端口，输出端口接收通过交叉结构切换系统的信元，成为信元传输的新的输入端口；

信元输入1中有N个端口，每个端口有N个缓存器，分别对应N个输出端口，总共有N×N个缓存器，每个缓存器可以存放W个信元；缓存器将其中信元分布状态通知神经网络调度控制系统，系统根据调度规则优化后将优化结果返回缓存器，缓存器根据调度结果，挑出选中的信元送入交换系统，同时存放暂时不能被交换的信元，避免信元丢失。

该通信网络交换系统的控制方法要经过下述控制步骤：

1)神经网络调度控制系统采用德州仪器公司的产品数字信号处理器TMSC3206701DSP实现；

2)神经网络调度控制系统采用串口方式控制AD8113型号的16×16交叉结构切换系统；

3)产生均匀业务流模型，即信元的输入过程为独立的贝努力Bernoulli分布，每个输入端口的信元到达率，即入线的负荷为λ，信元的分配过程为均匀型，每一个信元以等概率1/N分配到任意出线，且连续到达的信元相互独立；

4)产生的均匀业务流输入系统，根据其输入端口、输出端口情况，放入相应的缓存器中；

5)缓存器通过数据线将其中信元的分布情况传递给神经网络调度控制系统；

6)神经网络调度控制系统按照调度规则迭代计算出最优解或接近最优解；

7)缓存器按照调度结果将相应的信元选出，将其送入交叉结构切换系统；同时，神经网络调度控制系统根据最优解将交叉结构切换系统调整到相应状态；

8)缓存器中选中的信元进入交叉结构切换系统，通过交换系统，输出到目的端口；

9)新的信元输入，从第4)步开始循环执行。

Claims (3)

1.一种基于并行缓存结构的通信网络交换系统，包括缓存器(2)，其特征在于：它还包括信元输入(1)、数字信号处理器--神经网络调度控制系统(3)、交叉结构切换系统(4)、信元输出(5)；

信元输入(1)，信元的输入部分，包含N个信元端口，信元头部包含了信元的目的端口信息，信元输入到交换系统时，首先进入缓存器，等待调度交换；

缓存器(2)，并行缓存结构中每一个输入端口有N个缓存器，每个缓存器可以存放W个信元，缓存器将其中信元分布状态通知神经网络调度控制系统，系统又将优化结果返回缓存器；

数字信号处理器(3)，是霍普菲尔德神经网络，该网络由N×N个神经元组成，对应于交叉结构切换系统中的N×N个节点，该处理器接收缓存器传送过来的其中的信元存储状态信息，根据调度规则，通过调节其能量函数，计算出网络的一个最优解，或接近最优解；它根据这个稳定状态，控制交叉结构切换系统到相应的状态；同时将稳定状态传送给缓存器，缓存器将相应的信元挑出送入交叉结构切换系统；

交叉结构切换系统(4)，是一个无内部阻塞的交换系统，端口数是N的交叉结构切换系统，由N×N个交换节点组成，每个交换节点实现的功能只有2个：或是让信号水平通过该交换节点，或是让水平的信号向下传播，神经网络调度控制系统根据调度结果将交叉结构切换系统调整到相应的状态，让缓存器中选出的信元通过，到达相应的输出端口；交叉结构切换系统提供了信元交换的数据通路，实现了信元从输入端口到输出端口的交换；

信元的输出(5)，有N个输出端口，输出端口接收通过交叉结构切换系统的信元，成为信元传输的新的输入端口。

2.根据权利要求1所说的基于并行缓存结构的通信网络交换系统，其特征在于：信元输入(1)中有N个端口，每个端口有N个缓存器，分别对应N个输出端口，总共有N×N个缓存器，每个缓存器可以存放W个信元；缓存器将其中信元分布状态通知神经网络调度控制系统，系统根据调度规则优化后将优化结果返回缓存器，缓存器根据调度结果，挑出选中的信元送入交换系统，同时存放暂时不能被交换的信元，避免信元丢失。

3.一种具有并行缓存结构的通信网络交换系统的控制方法，其特征在于它要经过下述控制步骤：

1)神经网络调度控制系统采用德州仪器公司的产品数字信号处理器TMSC3206701DSP实现；

2)神经网络调度控制系统采用串口方式控制AD8113型号的16×16交叉结构切换系统；

3)产生均匀业务流模型，即信元的输入过程为独立的伯努力Bernoulli分布，每个输入端口的信元到达率，即入线的负荷为λ，信元的分配过程为均匀型，每一个信元以等概率1/N分配到任意出线，且连续到达的信元相互独立；

4)产生的均匀业务流输入系统，根据其输入端口、输出端口情况，放入相应的缓存器中；

5)缓存器通过数据线将其中信元的分布情况传递给神经网络调度控制系统；

6)神经网络调度控制系统按照调度规则迭代计算出最优解或接近最优解；

7)缓存器按照调度结果将相应的信元选出，将其送入交叉结构切换系统；同时，神经网络调度控制系统根据最优解将交叉结构切换系统调整到相应状态；

8)缓存器中选中的信元进入交叉结构切换系统，通过交换系统，输出到目的端口；

9)新的信元输入，从第4)步开始循环执行。

Images