CN101789423B - U盘结构及其封装方法 - Google Patents

U盘结构及其封装方法 Download PDF

Info

Publication number
CN101789423B
CN101789423B CN200910266587XA CN200910266587A CN101789423B CN 101789423 B CN101789423 B CN 101789423B CN 200910266587X A CN200910266587X A CN 200910266587XA CN 200910266587 A CN200910266587 A CN 200910266587A CN 101789423 B CN101789423 B CN 101789423B
Authority
CN
China
Prior art keywords
flash disk
usb flash
substrate
chip
disk structure
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN200910266587XA
Other languages
English (en)
Other versions
CN101789423A (zh
Inventor
王新潮
梁志忠
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
JCET Group Co Ltd
Original Assignee
Jiangsu Changjiang Electronics Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Jiangsu Changjiang Electronics Technology Co Ltd filed Critical Jiangsu Changjiang Electronics Technology Co Ltd
Priority to CN200910266587XA priority Critical patent/CN101789423B/zh
Publication of CN101789423A publication Critical patent/CN101789423A/zh
Application granted granted Critical
Publication of CN101789423B publication Critical patent/CN101789423B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48145—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
    • H01L2225/06562—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking at least one device in the stack being rotated or offset
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape

Landscapes

  • Buffer Packaging (AREA)

Abstract

本发明涉及一种U盘结构及其封装方法，包括基板(4)、芯片(1)、金属线(3)和被动元件(2)，所述基板(4)包括管脚、基岛和焊盘，芯片(1)置于基板(4)的基岛上，金属线(3)将芯片(1)和管脚相连，被动元件(2)置于基板(4)的焊盘上，其特征在于：所述U盘结构还包括有一塑封料(5)，该塑封料(5)将所述芯片(1)、金属线(3)、被动元件(2)及基板(4)全部包封起来，构成直接插入USB卡槽使用的U盘结构。本发明工艺流程短、工艺材料成本低、产品可靠性高。

Description

U盘结构及其封装方法
(一)技术领域
本发明涉及一种USB(Subscriber Identity Module)存储盘(简称U盘)结构及其封装方法。属半导体封装技术领域。
(二)背景技术
传统的U盘结构主要采用元器件贴装后加外壳的方式，其主要存在以下不足：
1、元器件封装后贴装在主板上最后再增加外壳，是将整个U盘工艺分在半导体产业链中不同环节的厂商中完成，流程相对较长，亦不利于品质的管控。
2、传统方式产品是非气密性的，易受到水汽、酸的侵袭进而影响到产品的可靠性。
3、传统方式分为封装成本、贴装成本和外壳成本等，产品的总成本相对较高。
(三)发明内容
本发明的目的在于克服上述不足，提供一种工艺流程更短、成本更低及可靠性更高的U盘结构及其封装方法。
本发明的目的是这样实现的：一种U盘结构，包括基板、芯片、金属线、被动元件和塑封料，所述基板包括管脚、基岛和焊盘，芯片置于基板的基岛上，金属线将芯片和管脚相连，被动元件置于基板的焊盘上，塑封料将所述芯片、金属线、被动元件及基板全部包封起来，构成可直接插入USB卡槽使用的U盘结构。
所述U盘结构的封装方法包括以下工艺步骤：
步骤一、将被动元件贴装在基板上；
步骤二、在贴有被动元件的基板上涂或贴上粘结物质；
步骤三、在贴有被动元件的基板上植入芯片；
步骤四、用金属线将芯片和基板上的管脚相连接，形成有效的信号与电源的传输，制成U盘结构半成品；
步骤五、将步骤四制成的半成品用塑封料包封起来，构成以阵列式集合体方式连在一起的U盘模块组；
步骤六、将步骤五完成的U盘模块组进行打印或个性化处理，以起到对产品的信息进行标识和美观的作用；
步骤七、将已完成打印或个性化处理的U盘模块组分割开，使原本是阵列式集合体方式连在一起的U盘模块组，经过切割后成为若干个独立的U盘模块单元，即本发明U盘结构。
本发明U盘结构，与传统元件贴装加外壳的方式相比，具有以下几个优点：
1、工艺流程大幅缩短，封装厂便能完成U盘的完整工艺，更利于产品品质的管控，为客户提供了真正的一站式服务，也大大缩减了产品的上市时间。
2、产品按照USB卡槽尺寸进行封装，无需再增加外壳即可使用，从而降低了产品的材料成本和工艺流程成本。
3、产品采用气密性封装的方式来一体成型，使产品具有防水、防腐蚀、防震、防摔及防压等的特点，使产品可靠性大幅提升。
(四)附图说明
图1为本发明U盘结构的截面图。
图2为本发明完整的单个U盘结构正面立体示意图。
图3为本发明完整的单个U盘结构背面立体示意图。
图中：
芯片1、被动元件2、金属线3、基板4、塑封料5、粘结物质6、吊饰孔7。
(五)具体实施方式
参见图1～3，图1为本发明U盘结构的截面图。图2为本发明完整的单个U盘结构正面立体示意图。图3为本发明完整的单个U盘结构背面立体示意图。由图1、图2和图3可以看出，本发明U盘结构，包括基板4、芯片1、金属线3、被动元件2和塑封料5，所述基板4包括管脚、基岛和焊盘，芯片1置于基板4的基岛上，金属线3将芯片1和管脚相连，被动元件2置于基板4的焊盘上，塑封料5将芯片1、金属线3、被动元件2及基板4全部包封起来，构成可直接插入USB卡槽使用的U盘结构。其封装方法包括以下工艺步骤：
步骤一、将被动元件贴装在基板上；
步骤二、在贴有被动元件的基板上涂(贴)上粘结物质；
步骤三、在贴有被动元件的基板上植入芯片；
步骤四、用金属线将芯片和基板上的管脚相连接，形成有效的信号与电源的传输，制成U盘结构半成品；
步骤五、将步骤四制成的半成品用塑封料包封起来，构成以阵列式集合体方式连在一起的U盘模块组；
步骤六、将步骤五完成的U盘模块组进行打印或个性化处理，以起到对产品的信息进行标识和美观的作用；
步骤七、将已完成打印或个性化处理的U盘模块组分割开，使原本是阵列式集合体方式连在一起的U盘模块组，经过切割后成为若干个独立的U盘模块单元，即本发明U盘结构。
以上所述，仅是本专利的较佳实施例而已，并未对本专利作任何形式上的限制。因此，凡是未脱离本专利技术方案的内容，依据本发明的技术实质对以上实施例做的任何简单修改，等同变化及修饰，均仍属于本技术方案保护的范围内。

Claims (2)

1.一种U盘结构，包括基板(4)、芯片(1)、金属线(3)和被动元件(2)，所述基板(4)包括管脚、基岛和焊盘，芯片(1)置于基板(4)的基岛上，金属线(3)将芯片(1)和管脚相连，被动元件(2)置于基板(4)的焊盘上，其特征在于：所述U盘结构还包括有一塑封料(5)，该塑封料(5)将所述芯片(1)、金属线(3)、被动元件(2)及基板(4)全部包封起来，构成U盘结构。
2.一种如权利要求1所述的U盘结构的封装方法，其特征在于所述方法包括以下工艺步骤：
步骤一、将被动元件贴装在基板上；
步骤二、在贴有被动元件的基板上涂或贴上粘结物质；
步骤三、在贴有被动元件的基板上植入芯片；
步骤四、用金属线将芯片和基板上的管脚相连接，形成有效的信号与电源的传输，制成U盘结构半成品；
步骤五、将步骤四制成的半成品用塑封料包封起来，构成以阵列式集合体方式连在一起的U盘模块组；
步骤六、将步骤五完成的U盘模块组进行打印或个性化处理，以起到对产品的信息进行标识和美观的作用；
步骤七、将已完成打印或个性化处理的U盘模块组分割开，使原本是阵列式集合体方式连在一起的U盘模块组，经过切割后成为若干个独立的U盘模块单元，即本发明U盘结构。
CN200910266587XA 2009-12-26 2009-12-26 U盘结构及其封装方法 Active CN101789423B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN200910266587XA CN101789423B (zh) 2009-12-26 2009-12-26 U盘结构及其封装方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN200910266587XA CN101789423B (zh) 2009-12-26 2009-12-26 U盘结构及其封装方法

Publications (2)

Publication Number Publication Date
CN101789423A CN101789423A (zh) 2010-07-28
CN101789423B true CN101789423B (zh) 2011-12-07

Family

ID=42532568

Family Applications (1)

Application Number Title Priority Date Filing Date
CN200910266587XA Active CN101789423B (zh) 2009-12-26 2009-12-26 U盘结构及其封装方法

Country Status (1)

Country Link
CN (1) CN101789423B (zh)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN201616433U (zh) * 2009-12-26 2010-10-27 江苏长电科技股份有限公司 U盘结构

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN201616433U (zh) * 2009-12-26 2010-10-27 江苏长电科技股份有限公司 U盘结构

Also Published As

Publication number Publication date
CN101789423A (zh) 2010-07-28

Similar Documents

Publication Publication Date Title
US8819918B2 (en) Manufacturing method for a dual interface card
SG104307A1 (en) Semiconductor device and method of producing the same
CN206757681U (zh) 双界面智能卡
CN103985692A (zh) Ac-dc电源电路的封装结构及其封装方法
CN101789423B (zh) U盘结构及其封装方法
CN201616433U (zh) U盘结构
CN205751528U (zh) 移动固态硬盘
CN101185086B (zh) 带有两组防短路保护的触点的用户识别模块
CN102169553B (zh) 带倒装裸芯片灌注胶料成型的sim贴膜卡封装制造方法
CN203871320U (zh) Ac-dc电源电路的封装结构
US9165236B2 (en) Method for manufacturing smart cards
CN101483168B (zh) 基于金属框架的模塑方式sim卡封装结构及其封装方法
CN107369663A (zh) 一种具备正面凸点的扇出型封装结构的芯片及其制作方法
US20090149070A1 (en) All-in-one card connector
CN220752733U (zh) 一种简化的智能卡
CN101394058A (zh) 一种接插件的封装方法
US20060169786A1 (en) Manufacturing method of memory cards
CN201340607Y (zh) 基于金属引线框架的sim卡封装结构
CN205050823U (zh) 黏着半导体芯片用的预制型胶黏基板
CN205429359U (zh) 一种type-c接口与USB接口一体封装存储盘结构
CN201716756U (zh) 一种智能卡模块
CN204271072U (zh) 引线框架封装结构
CN102915994A (zh) 一种超薄非接触模块用载带、非接触模块以及封装方法
CN201166856Y (zh) 使用标准封装闪存芯片制造的存储卡
JP7273209B2 (ja) チップカード用電子モジュールの製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant