CN101788834B - 一种抗偏差的电流偏置电路 - Google Patents
一种抗偏差的电流偏置电路 Download PDFInfo
- Publication number
- CN101788834B CN101788834B CN2010100342443A CN201010034244A CN101788834B CN 101788834 B CN101788834 B CN 101788834B CN 2010100342443 A CN2010100342443 A CN 2010100342443A CN 201010034244 A CN201010034244 A CN 201010034244A CN 101788834 B CN101788834 B CN 101788834B
- Authority
- CN
- China
- Prior art keywords
- voltage
- output
- drain electrode
- voltage comparator
- array
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Analogue/Digital Conversion (AREA)
Abstract
本发明公开了一种抗PVT偏差的电流偏置电路，将MOS管输出的偏置电流加在片外精密电阻上，对精密电阻上的电压进行检测，然后反馈回去控制偏置产生电路，进而实现对偏置电流的校准。本发明提供的电流偏置能抗工艺、供电电压和温度造成的偏差。
Description
技术领域
本发明涉及CMOS偏置电路技术领域，特别涉及一种能抗工艺、供电电压和温度偏差的电流偏置电路。
背景技术
在集成电路设计中，偏置电路的设计至关重要，它为各个模块提供偏置电流，其性能决定各个模块的性能。
关于电流偏置，在CMOS(Complementary Metal-OxideSemiconductor，互补金属氧化物半导体)工艺下，普通的偏置电路随PVT(Process，Voltage and Temprature，工艺、供电电压和温度)的偏差会发生输出电流值的变化，这会造成电路中各个模块的性能发生变化。很多文献曾提出过对偏置电路的偏差进行补偿的方法，都是利用模拟电路进行补偿，例如，在2004年12月13日至15日召开的ICECS会议论文集的第254页～257页中“A 10-b 500MSPScurrent-steering CMOS D/A converter with a self-calibrated currentbiasing technique”一文采用运算放大器构成的负反馈电路进行补偿。再例如，在2007年5月27日至30日召开的ISCAS会议论文集的第1923页～1926页中“An Improved Temperature CompensationTechnique for Current Biasing”一文采用正温度系数电路和负温度系数电路组合来补偿温度偏差造成的影响。但模拟补偿的方法精度低，补偿范围小，稳定性差，而且容易出现过补偿的情况。
发明内容
本发明的目的是为了克服现有技术中的缺陷，提供一种抗工艺、供电电压和温度偏差的电流偏置电路。
为达到上述目的，提供一种抗偏差的电流偏置电路，所述电流偏置电路包括：
一个片外精密电阻；
四个或四个以上的PMOS管，这些PMOS管组成偏置电流管，这些PMOS管的栅极相连、并且源极相连后连接到电源，其中包括栅极和漏极相连的第一PMOS管、漏极通过所述片外精密电阻与地连接的第二PMOS管、漏极与模数转换器的偏置电流输入端连接的第三PMOS管、漏极与电流偏置电路的输出端连接的第四PMOS管；
一个数控可变电阻阵列，连接在第一PMOS管的漏极和地之间；
一个模数转换器，其模拟电压输入端连接所述第二PMOS管的漏极，数字输出端连接所述数字校正电路；
一个数字校正电路，其输入端连接模数转换器的输出端，其输出端连接所述数控可变电阻阵列的控制输入端。
优选地，所述数控可变电阻阵列包括：
N个电阻阵列，N大于或等于二，串联连接在第一PMOS管的漏极和地之间，其中前一电阻阵列的总电阻值依次是是后一电阻阵列的总电阻值的两倍；
N个NMOS管，N大于或等于二，其中各个NMOS管的漏极和源极分别连接在各个电阻阵列的两端，各个NMOS管的栅极作为数控可变电阻阵列的控制输入端，分别连接数字校正电路的各个输出端。
优选地，所述模数转换器包括：
两个电压比较器，两个电压比较器的输出端连接到数字校正电路的两个输入端，第一电压比较器的反相输入端和第二电压比较器的同相输入端都连接到第二PMOS管的漏极；
一个NMOS管，该NMOS管的栅极和漏极相连后连接到第三PMOS管的漏极和两个电压比较器的偏置电压输入端；
三个电阻阵列，其中第一电阻阵列连接在参考电压和第一电压比较器的同相输入端之间，第二电阻阵列连接在第一电压比较器的同相输入端和第二电压比较器的反相输入端之间，第三电阻阵列连接在第二电压比较器的反相输入端和地之间。
优选地，所述电压比较器的同相端电压高于反相端电压时，输出高电平；电压比较器的同相端电压低于反相端电压时，输出低电平。
优选地，所述数字校正电路具有两个输入端和N个输出端，N大于或等于二，各个输出端依次连接到数控可变电阻阵列中各个NMOS管的栅极。数字校正电路根据所述模数转换器的输出来改变数控可变电阻阵列，当第一电压比较器输出高电平，第二电压比较器输出低电平时，数字校正电路改变输出控制字，使得数控可变电阻阵列的总电阻值减小；当第一电压比较器输出低电平，第二电压比较器输出高电平时，数字校正电路改变输出控制字，使得数控可变电阻阵列的总电阻值增大；当第一电压比较器输出高电平，第二电压比较器输出高电平时，数字校正电路保持输出控制字，使得数控可变电阻阵列的总电阻值不变。
优选地，所有电阻阵列都由相同大小、不同数量的基本电阻单元组成。
上述技术方案具有如下优点：当供电电压变化不大时，将模数转换器的参考电压连接到供电电压上，当输出偏置电流随工艺和温度的变化而发生变化时，精密电阻两端的电压发生变化，模数转换器中的比较器在工艺、温度和偏置变化的影响下翻转电压的变化很小，模数转换器检测精密电阻上电压的变化并转换成数字信号，数字校正电路根据模数转换器输出的数字信号来调整输出控制字进而改变数控可变电阻阵列的总电阻值，从而改变输出偏置电流，以补偿工艺和温度偏差造成的变化；当供电电压变化比较大时，将模数转换器的参考电压连接到一个能隙基准电压源上，当输出偏置电流随工艺、供电电压和温度的变化而发生变化时，精密电阻两端的电压发生变化，模数转换器中的比较器在工艺、供电电压、温度和偏置变化的影响下翻转电压的变化很小，模数转换器检测精密电阻上电压的变化并转换成数字信号，数字校正电路根据模数转换器输出的数字信号来调整输出控制字进而改变数控可变电阻阵列的总电阻值，从而改变输出偏置电流，以补偿工艺、供电电压和温度偏差造成的变化。
附图说明
图1是本发明的实施例的电流偏置的电路图。
具体实施方式
下面结合附图和实施例，对本发明的具体实施方式作进一步详细描述。以下实施例用于说明本发明，但不用来限制本发明的范围。
本发明实施例的电流偏置如图1所示，四个或四个以上PMOS管组成偏置电流管，本实施例以四个为例。四个PMOS管分别为Mp1～Mp4，Mp1的栅极和漏极相连，Mp2、Mp3、Mp4的栅极相连后连接到Mp1的栅极，Mp1、Mp2、Mp3、Mp4的源极相连后连接到电源VDD，Mp4的漏极连接到电流偏置的输出端Iout。一个数控可变电阻阵列，由N个NMOS管和N个电阻阵列组成，连接在第一PMOS管的漏极和地之间，N大于或等于二，其中前一个电阻的阻值都依次是后一个电阻阻值的两倍。本实施例中以N等于二为例。数控可变电阻阵列由两个电阻阵列Ra1和Ra2、两个NMOS管Mn1和Mn2组成。其中Ra1的总电阻值是Ra2的总电阻值的两倍，Mn1～Mn2作开关用，Mn1的漏极和源极分别连接在Ra1的两端，Mn2的漏极和源极分别连接在Ra2的两端，Mn1～Mn2的栅极分别连接数字校正电路的两个输出端S1～S2；片外精密电阻R1连接在Mp2的漏极和地之间。模数转换器由偏置电流管Mn3、两个电压比较器Com1和Com2、三个电阻阵列Ra3～Ra5组成，Com1的反相输入端in和Com2的同相输入端ip连接后作为模数转换器的模拟电压输入端，连接到连接Mp2的漏极，Com1和Com2的输出端作为模数转换器的两个数字输出端，连接到数字校正电路的输入端dp和dn，Mn3的栅极和漏极相连后作为偏置电流输入端，连接到Mp3的漏极和两个电压比较器的偏置电压输入端vb，Ra3连接在参考电压Vref和Com1的同相输入端ip之间，Ra4连接在Com1的同相输入端ip和Com2的反相输入端in之间，Ra5连接在Com2的反相输入端in和地之间。
能抗工艺、供电电压和温度偏差的电流偏置的工作原理是，所述参考电压输入端，在供电电压变化不大时，连接到供电电压上；在供电电压变化比较大时，连接到一个能隙基准电压源的输出。电压比较器Com1和Com2的同相端电压高于反相端电压时，输出高电平；电压比较器的同相端电压低于反相端电压时，输出低电平；当输出偏置电流随工艺、供电电压或温度的变化而发生变化时，精密电阻R1两端的电压发生变化，而模数转换器中的比较器Com1和Com2在工艺、供电电压、温度和偏置变化的影响下翻转电压的变化很小，而且参考电压是电阻阵列分压产生的，失配很小，所以模数转换器的精度变化会很小，数字校正电路根据所述模数转换器的输出来改变数控可变电阻阵列，当Com1输出高电平，Com2输出低电平时，数字校正电路改变输出控制字S1～S2，使得数控可变电阻阵列的总电阻值减小；当Com1输出低电平，Com2输出高电平时，数字校正电路改变输出控制字S1～S2，使得数控可变电阻阵列的总电阻值增大；当Com1输出高电平，Com2输出高电平时，数字校正电路保持输出控制字S1～S2，使得数控可变电阻阵列的总电阻值不变，校正完毕。本例中的数控可变电阻阵列以两个电阻阵列为例，实际上可以有N个电阻阵列。数控可变电阻阵列的总电阻值可以在0到2N-1个最小电阻阵列的阻值之间按二进制规律变化，变化步长是1个最小电阻阵列的阻值，这就使得输出偏置电流的调节范围很宽，而且调节精度高；所有电阻阵列都由相同大小、不同数量的基本电阻单元组成，随工艺温度偏差而产生的失配很小，保证的精度。
由以上实施例可以看出，本发明实施例通过数字校正的方法，来补偿电流偏置随工艺、供电电压或温度的偏差而发生的输出电流变化，具有精度高、补偿范围广、稳定性好的优点。
以上所述仅是本发明的优选实施方式，应当指出，对于本技术领域的普通技术人员来说，在不脱离本发明技术原理的前提下，还可以做出若干改进和变型，这些改进和变型也应视为本发明的保护范围。
Claims (6)
1.一种抗偏差的电流偏置电路，其特征在于，所述电流偏置电路包括：
一个片外精密电阻；
四个以上的PMOS管，这些PMOS管组成偏置电流管，这些PMOS管的栅极相连、并且源极相连后连接到电源，其中包括栅极和漏极相连的第一PMOS管、漏极通过所述片外精密电阻与地连接的第二PMOS管、漏极与模数转换器的偏置电流输入端连接的第三PMOS管、漏极与电流偏置电路的输出端连接的第四PMOS管；
一个数控可变电阻阵列，连接在第一PMOS管的漏极和地之间；
一个模数转换器，其模拟电压输入端连接所述第二PMOS管的漏极，数字输出端连接数字校正电路；
一个数字校正电路，其输入端连接模数转换器的输出端，其输出端连接所述数控可变电阻阵列的控制输入端。
2.如权利要求1所述的抗偏差的电流偏置电路，其特征在于，所述数控可变电阻阵列包括：
N个电阻阵列，N大于或等于二，串联连接在第一PMOS管的漏极和地之间，其中前一电阻阵列的总电阻值依次是是后一电阻阵列的总电阻值的两倍；
N个NMOS管，N大于或等于二，其中各个NMOS管的漏极和源极分别连接在各个电阻阵列的两端，各个NMOS管的栅极作为数控可变电阻阵列的控制输入端，分别连接数字校正电路的各个输出端。
3.如权利要求2所述的抗偏差的电流偏置电路，其特征在于，模数转换器包括：
两个电压比较器，两个电压比较器的输出端连接到数字校正电路的两个输入端，第一电压比较器的反相输入端和第二电压比较器的同相输入端都连接到第二PMOS管的漏极；
一个NMOS管，该NMOS管的栅极和漏极相连后作为偏置电流输入端连接到第三PMOS管的漏极和两个电压比较器的偏置电压输入端；
三个电阻阵列，其中第一电阻阵列连接在参考电压和第一电压比较器的同相输入端之间，第二电阻阵列连接在第一电压比较器的同相输入端和第二电压比较器的反相输入端之间，第三电阻阵列连接在第二电压比较器的反相输入端和地之间。
4.如权利要求3所述的模数转换器电路，其特征在于，所述电压比较器的同相端电压高于反相端电压时，输出高电平；电压比较器的同相端电压低于反相端电压时，输出低电平。
5.如权利要求3所述的抗偏差的电流偏置电路，其特征在于，数字校正电路具有两个输入端和N个输出端，N大于或等于二，各个输出端依次连接到数控可变电阻阵列中各个NMOS管的栅极，数字校正电路根据所述模数转换器的输出来改变数控可变电阻阵列，当第一电压比较器输出高电平，第二电压比较器输出低电平时，数字校正电路改变输出控制字，使得数控可变电阻阵列的总电阻值减小；当第一电压比较器输出低电平，第二电压比较器输出高电平时，数字校正电路改变输出控制字，使得数控可变电阻阵列的总电阻值增大；当第一电压比较器输出高电平，第二电压比较器输出高电平时，数字校正电路保持输出控制字，使得数控可变电阻阵列的总电阻值不变。
6.如权利要求1～5所述的抗偏差的电流偏置电路，其特征在于，所有电阻阵列都由相同大小、不同数量的基本电阻单元组成。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN2010100342443A CN101788834B (zh) | 2010-01-15 | 2010-01-15 | 一种抗偏差的电流偏置电路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN2010100342443A CN101788834B (zh) | 2010-01-15 | 2010-01-15 | 一种抗偏差的电流偏置电路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN101788834A CN101788834A (zh) | 2010-07-28 |
| CN101788834B true CN101788834B (zh) | 2011-12-28 |
Family
ID=42532073
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN2010100342443A Expired - Fee Related CN101788834B (zh) | 2010-01-15 | 2010-01-15 | 一种抗偏差的电流偏置电路 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN101788834B (zh) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102970037B (zh) * | 2011-09-01 | 2016-05-25 | 国民技术股份有限公司 | 一种电流源自校准电路 |
| CN102591396A (zh) * | 2012-03-21 | 2012-07-18 | 天津大学 | 一种片上自校准高精度带隙基准电路 |
| US9342084B1 (en) * | 2015-02-20 | 2016-05-17 | Silicon Laboratories Inc. | Bias circuit for generating bias outputs |
| CN114942373A (zh) * | 2022-04-01 | 2022-08-26 | 广州润芯信息技术有限公司 | 一种片上mos管工艺偏差检测电路及芯片 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20070001751A1 (en) * | 2005-07-01 | 2007-01-04 | Ess Technology, Inc. | System and method for providing an accurate reference bias current |
| CN101231536A (zh) * | 2007-01-25 | 2008-07-30 | 三星电机株式会社 | 具有可调节温度系数的偏流发生装置 |
-
2010
- 2010-01-15 CN CN2010100342443A patent/CN101788834B/zh not_active Expired - Fee Related
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20070001751A1 (en) * | 2005-07-01 | 2007-01-04 | Ess Technology, Inc. | System and method for providing an accurate reference bias current |
| CN101231536A (zh) * | 2007-01-25 | 2008-07-30 | 三星电机株式会社 | 具有可调节温度系数的偏流发生装置 |
Non-Patent Citations (2)
| Title |
|---|
| Arbat,A.等.An Improved Temperature Compensation Technique for Current Biasing.《Circuits and Systems,ISCAS 2007,IEEE International Symposium》.2007,1923-1926. * |
| Sanghoon Hwang等.A 10-b 500MSPS current-steering CMOS D/A Converter with a Self-calibrated Current Biasing Technique.《Electronics,Circuits and Systems, ICECS 2004,Proceedings of the 2004 11th IEEE International Conference》.2004,254-257. * |
Also Published As
| Publication number | Publication date |
|---|---|
| CN101788834A (zh) | 2010-07-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN101231535B (zh) | 用于校正模拟低压差线性稳压器过冲和下冲的方法及装置 | |
| KR20230118863A (ko) | 온칩 rc 발진기, 칩 및 통신 단말기 | |
| CN101788834B (zh) | 一种抗偏差的电流偏置电路 | |
| CN102692541B (zh) | 检测器电路 | |
| KR101847515B1 (ko) | 램프파 발생 회로 및 이것의 a/d 변환 회로, 지문 인식 시스템 | |
| CN107562111B (zh) | 直流稳压电源和电压调节方法 | |
| CN112219097B (zh) | 具有成对的二极管和反馈回路的温度传感器半导体器件 | |
| US8531243B2 (en) | Bias controlling apparatus | |
| CN104007777A (zh) | 一种电流源产生器 | |
| CN103837253A (zh) | 一种cmos温度传感器 | |
| CN102859462A (zh) | 带隙参考电路和方法 | |
| CN102354251A (zh) | 带隙基准电压电路 | |
| JP6728475B2 (ja) | クロック補償回路、クロック回路及びマイクロコントローラ | |
| CN107171650B (zh) | 可变增益放大电路 | |
| CN108426648A (zh) | Cmos温度测量电路 | |
| CN202171758U (zh) | 带隙基准电压电路 | |
| JP4473627B2 (ja) | 定電流源、その定電流源を使用した増幅回路及び定電圧回路 | |
| JP5688586B2 (ja) | コンパレータシステム、アナログデジタルコンバータおよびコンパレータの閾値補正方法。 | |
| KR20220104132A (ko) | 공정편차 보상기능을 갖는 기준 전류 생성회로 | |
| CN101997536B (zh) | 讯号接收器以及电压补偿方法 | |
| CN101330284B (zh) | 时间常数校正装置及其相关方法 | |
| CN109584936B (zh) | 一种提高漏极电压稳定性的电路、存储芯片及存储器 | |
| JP2007318723A (ja) | 電力増幅器 | |
| CN103001634A (zh) | 一种芯片内部偏置电压校正电路 | |
| CN111399574B (zh) | 一种可编程电压源 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| CF01 | Termination of patent right due to non-payment of annual fee | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20111228 Termination date: 20220115 |