CN101785178B - 用于减小二阶和三阶非线性的电路和方法 - Google Patents

Abstract

一种电子电路(10)包括并联耦合的至少两个晶体管(T12、T14)，其中第二晶体管沟道长度被配置为使得第二晶体管(T14)的阈值电压处于由给定半导体工艺的逆短沟道效应而引起的、阈值电压与沟道长度的关系曲线的峰值。以第一栅源电压和第一漏源电压来对第一晶体管(T12)进行偏置。以第二栅源电压和第二漏源电压来对第二晶体管(T14)进行偏置。以栅源电压偏移将第一栅源电压与第二栅源电压彼此偏移，并且以第二漏源电压偏移将第一漏源电压与第二漏源电压彼此偏移。这些偏置条件使得晶体管(T12、T14)工作在不同的区域内，以使得晶体管(T12、T14)的二阶非线性和三阶非线性基本上同时消除掉。

Description

用于减小二阶和三阶非线性的电路和方法

技术领域

本发明总体上涉及电子电路，具体涉及减小电子电路中的晶体管器件的二阶和三阶非线性。

背景技术

在大多数通信电路中，线性信号放大表示核心启用功能。例如，无线通信收发机在其传送和接收信号处理路径中的各级采用线性信号放大。更具体地，基于射频(RF)的通信系统依赖于混频电路、低噪声放大电路、功率放大电路等等中的线性放大，以维持信号保真度并限制不期望的谐波频率的生成。然而，半导体晶体管(例如，双极晶体管或MOS晶体管)的非线性伏安(IV)特性代表在严重依赖于此类晶体管的使用的通信电路中的信号非线性的基本来源。

大多数模拟RF构建块的重要的与晶体管相关的参数包括跨导、噪声和输出电导。具体地，晶体管跨导(g_m)-漏极-源极/集电极电流对栅极-源极/基极-发射极电压的导数表示晶体管线性度的基本度量。漏极-源极/集电极电流对栅极-源极/基极-发射极电压的一阶导数(g_m1)表示晶体管的线性系数。漏极-源极/集电极电流对栅极-源极/基极-发射极电压的二阶导数和三阶导数(g_m2和g_m3)分别表示晶体管的二阶和三阶非线性系数。非线性系数g_m2和g_m3影响2阶和3阶互调失真(IMD2和IMD3)，所述2阶和3阶互调失真(IMD2和IMD3)进而影响了2阶和3阶截点(IP2和IP3)。作为更高电路线性度的更高的IP2和IP3需要g_m2和g_m3为0或接近0。

外差和零差是无线通信收发机中的两种典型接收机架构。零差接收机现今已在高度集成电路(IC)实施方式中采用。结果，一般来说，这两种接收机对不同类型的非线性失真敏感。晶体管中的二阶非线性生成二阶失真信号，该二阶失真信号会难以与零差接收机中的期望信号区分开。就对三阶非线性失真具有高要求的外差接收机而言也有类似问题。通常对于现代无线电收发机，特别是处理多标准的那些，对二阶和三阶非线性这二者都有要求，这是由于在接收机处存在具有不同频率的信号并且发生不同频率组合。因此，所关心的是，同时减小2阶和3阶非线性失真。

为了补偿晶体管器件的非线性，可以使用多种不同的线性化技术，例如，反馈、预失真和多相滤波。除这些补偿技术之外或者与这些补偿技术相结合，还存在更多基本非线性补偿机制。例如，能够通过并联放置两个或更多晶体管来形成更线性的复合晶体管器件，例如在美国专利第6,636,115号、第6,819,184号和Chunyu Xin等人在IEEEInternational Symposium on Circuit And Systems 2004上的论文“aLinearization Technique for RF Low Noise Amplifier”中，开发了用于通过不同的栅/基极偏置以及依适当尺寸制造晶体管来消除(cancellation)晶体管对的非线性的技术。然而，该消除仅适用于三阶或奇数阶非线性。Chunyu Xin等人在‘a Linearization Technique forRF Low Noise Amplifier’中阐述，对于最佳三阶失真消除偏置点，二阶非线性通常变差。这是由于以下事实造成的：对于不同的栅极偏置，尽管两个晶体管的3阶系数可以具有不同的符号，能够通过对电流进行组合来将它们消除掉，然而，2阶系数将具有相同符号。通过增加晶体管对的输出电流，将增加2阶项，从而恶化了二阶截点IP2。为了保持IP2性能并同时提供三阶补偿，使用了具有匹配晶体管的差分电路，以便能够消除(cancel)2阶失真。然而，差分电路是复杂的，并具有高电流消耗，另外还需要完全匹配的晶体管。

美国专利公布号2005/0176399提出了一种放大器，包括：源极退化(degeneration)电感；以及并联耦合且具有互不相同的栅极偏置的至少两个场效应晶体管。场效应晶体管的源极连接是沿着源极退化电感的不同位置而被耦合的。这项技术用于在为了最佳三阶非线性消除而对复合晶体管进行偏置时，减小二阶非线性对高频的三阶互调失真的影响。而没有对二阶非线性本身的消除进行讨论。

因此，需要开发一种方法和电路，其能够同时消除2阶和3阶非线性这二者，也就是说，同时改进IP2和IP3

发明内容

一种电子电路包括并联耦合的至少两个晶体管。以第一栅源电压和第一漏源电压来对第一晶体管进行偏置。以第二栅源电压和第二漏源电压来对第二晶体管进行偏置。以栅源电压偏移来将第一栅源电压与第二栅源电压彼此偏移，并以漏源电压偏移来将第一漏源电压与第二漏源电压彼此偏移。这些偏置条件使得第一和第二晶体管工作在不同的区域内，以使得第一和第二晶体管的二阶和三阶非线性基本上同时彼此消除掉。

在一个实施例中，第一晶体管可以工作在二次饱和区或线性非饱和区内；第二晶体管可以工作在指数亚阈值区或准指数区内。将栅源偏移电压和漏源偏移电压确定为使得第一晶体管的漏源电流对第一栅源电压的二阶导数与三阶导数之比约等于第二晶体管的漏源电流对第二栅源电压的二阶导数与三阶导数之比。

一种实现电子电路的对应方法包括：将至少两个晶体管并联耦合。该方法包括：对第一和第二晶体管进行偏置，以使得它们工作在不同的区域内。这引起第一晶体管的漏源电流对第一栅源电压的二阶导数与三阶导数之比约等于第二晶体管的漏源电流对第二栅源电压的二阶导数与三阶导数之比，使得第一和第二晶体管的二阶和三阶非线性基本上同时彼此消除掉。

作为非限制性示例，该电子电路提供了减小二阶和三阶非线性这二者的优点。该电子电路的改进的线性和良好的可制造性使其成为广泛范围的电路应用(诸如，低噪声放大器、RF混频器、功率放大器等)中的理想构建块。

当然，本发明不限于上述特征和优点。实际上，本领域技术人员在阅读了以下详细描述并查看了附图后将认识到另外的特征和优点。

附图说明

图1是晶体管电路的一个实施例的框图。

图2是晶体管电路的另一实施例的框图。

图3示出了单独晶体管的漏源电流对栅源电压的二阶导数的示意曲线。

图4示出了单独晶体管的漏源电流对栅源电压的三阶导数的示意曲线。

图5示出了单独晶体管的漏源电流对栅源电压的二阶导数与三阶导数之比的示意曲线。

图6示出了具有不同栅极-源极和漏极-源极偏移的单独晶体管的漏源电流对栅源电压的二阶导数的示意曲线。

图7是单独和复合晶体管的漏源电流的曲线图。

图8是单独和复合晶体管的漏源电流的一阶导数曲线的曲线图。

图9是单独和复合晶体管的漏源电流的二阶导数曲线的曲线图。

图10是单独和复合晶体管的漏电流的三阶导数曲线的曲线图

图11是示例性晶体管阈值电压曲线的曲线图。

图12是对于N沟道和P沟道晶体管的一个实施例的、由逆短沟道效应而引起的阈值电压峰值的曲线图。

图13是低噪声放大器电路的一个实施例的框图。

图14是示出了在图13所示的低噪声放大器中使用的单独和复合晶体管的特性的曲线图。

具体实施方式

在操作中，晶体管的跨导不仅依赖于栅源电压，而且依赖于漏源电压，二阶和三阶非线性也是如此。此外，晶体管的大小和阈值电压也是在处理晶体管非线性时所要考虑的两个重要的参数。想到这些条件，以下描述了一种消除二阶和三阶非线性的电路和方法。

图1示出了“复合”晶体管电路10，通过将第一晶体管T12与第二晶体管T14并联耦合来形成，以使得两个晶体管T12和T14共享栅极连接16、漏极连接18和源极连接20。(对于晶体管电路10的双极实施方式，这些连接分别对应于基极、集电极和发射级连接。)将晶体管T14的栅极偏置与晶体管T12的栅极偏置偏移V_GSoff。将晶体管T12的漏极偏置与晶体管T14的漏极偏置偏移V_DSoff。这样一来，晶体管T12和T14具有不同的栅极偏置和漏极偏置。注意，偏移电压V_GSoff和V_DSoff是相对的，如图2所示，能够将它们分别添加至T12的栅极和T14的漏极。此外，晶体管T12和T14可以具有不同的阈值电压、宽度和长度。

注意，在一个或多个实施例中，晶体管电路10是以集成电路工艺来实现的，其中第一晶体管T12包括被配置具有第一晶体管沟道长度的多于一个集成电路晶体管元件，而第二晶体管T14包括被配置具有第二晶体管沟道长度的多于一个集成电路晶体管元件。

晶体管的漏源电流能够由栅源电压的多项式近似来表示(当忽略对漏源电压的依赖时)，其中漏源电流的导数是根据下式的多项式中的项的系数：

$I_{\mathrm{DS}}=I_{\mathrm{DC}}+\frac{{\∂I}_{\mathrm{DS}}}{{\∂V}_{\mathrm{gs}}}{V}_{\mathrm{gs}}+\frac{{\∂}^2{I}_{\mathrm{DS}}}{{\∂V}_{\mathrm{gs}}}{V_{\mathrm{gs}}}^2+\frac{{\∂}^3{I}_{\mathrm{DS}}}{{\∂V}_{\mathrm{gs}}}{V_{\mathrm{gs}}}^3+...$

$=I_{\mathrm{DC}}+g_{m1}{V}_{\mathrm{gs}}+g_{m2}{V_{\mathrm{gs}}}^2+g_{m3}{V_{\mathrm{gs}}}^3+...$ 方程1

如前所述，g_m1表示漏源电流对栅源电压的一阶导数，其为晶体管跨导。g_m2和g_m3分别表示漏源电流对栅源电压的二阶和三阶导数，也就是说，分别是跨导的一阶和二阶导数。

通过以上内容可以看出，跨导是晶体管线性度的度量。通过使跨导随所施加的栅极偏置变化更小来获得更高的线性度，也就是说，随着栅极偏置的变化，g_m1是恒定的，使得g_m2和g_m3为0或接近0。

对于晶体管电路10，组合的漏源电流是：

I_DS＝I_DS12+I_DS14

如果晶体管T12和T14的g_m2彼此消除掉并且晶体管T12和T14的g_m3也同时彼此消除掉，则组合的漏源电流是线性的。对晶体管T12和T14进行合适的偏置从而使它们工作在不同的区域内将使得g_m2和g_m3具有大致相同的值但针对晶体管T12和T14具有不同的符号。以下的描述和方程将示出消除的原理以及如何找到此类偏置点。

在依赖于栅源偏置电压(V_GS)和漏源偏置电压(V_DS)的四个不同的工作区中可以对金属氧化物半导体(MOS)晶体管进行建模。这四个工作区是：指数亚阈值区、准指数区、二次饱和区和线性非饱和区。当MOS晶体管的栅源电压高于其阈值电压时，根据方程2的近似能够非常好地适合二次饱和区和线性非饱和区这二者：

$I_{\mathrm{DS}}=K\frac{{(V_{\mathrm{GS}}-V_1)}^{\mathrm{\α}}}{{(V_{\mathrm{GS}}-V_2)}^{\mathrm{\γ}}}$ 在V_GS＞V_t时    方程2

方程2中的常量按照下式而与物理量有关：

$K\∝\frac{{\mathrm{WC}}_{\mathrm{ox}}{\mathrm{\μ}}_0}{L}$

V₁＝V_t

V₂＝V₀-V_m

其中C_ox是将栅极与沟道分离的氧化层的电容(每单位面积)，W是沟道宽度，L是沟道长度，μ₀是沟道中的电子/空穴的迁移率，V_GS是栅源电压，并且V_t是阈值电压。常量V_m和V₀通过半导体工艺来定义。它们控制由表面散射引起的迁移率退化的发生(on-set)。方程2中的分子与沟道中的电位分布相关。根据晶体管是工作在饱和区还是非饱和区内，指数α能够具有值1或2。分母与表面散射相关。根据晶体管是空穴传输还是电子传输占优势，指数γ能够是1或2或1与2之间。对于在该应用中执行的非线性消除分析，α＝γ＝2将非常合适。

当MOS晶体管的栅源电压低于阈值电压或在阈值电压附近时，晶体管工作在指数亚阈值区，在该指数亚阈值区内，漏源电流能够如方程3中所表示(漏偏置电压依赖性非常小，并且可忽略不计)：

$I_{\mathrm{DS}}=I_{\mathrm{DS}0}{e}^{\mathrm{m\β}(V_{\mathrm{GS}}-V_t)},$ 在V_GS≤V_t时    方程3

其中m是始终＜1的指数函数的理想因子。β是热电压的倒数q/kT，I_DS0是饱和电流。

在一个实施例中，在如方程2所表示的工作条件下对晶体管T12进行偏置，并且在如方程3所表示的指数亚阈值区内对晶体管T14进行偏置。在严格的意义上，晶体管12工作在线性非饱和区内，这是由于V_gs-V_t＞V_ds但诸如漏极致势垒降低、沟道长度调制和速度饱和之类的二阶效应会使工作区之间的转移不那么明显可见。

根据方程2和3能够计算一阶、二阶和三阶导数如下：

对于工作在指数亚阈值区内的晶体管T14：

$g_{m1\_14}=\mathrm{m\β}{I}_{\mathrm{DS}0\_14}{e}^{\mathrm{m\β}(V_{\mathrm{GS}14}-V_{t14})}=m{\mathrm{\βI}}_{\mathrm{DS}14}$ 方程4

g_{m2_14}＝(mβ)²I_DS14    方程5

g_{m3_14}＝(mβ)³I_DS14    方程6

晶体管T14的二阶导数与三阶导数之比是：

$\frac{\mathrm{gm}2\_14}{\mathrm{gm}3\_14}=\frac{1}{\mathrm{m\β}}$ 方程7

对于工作在二次饱和区或线性非饱和区内的晶体管T12，以下各式适用：

$g_{m1\_12}=2K(V_1-V_2)\frac{(V_{\mathrm{GS}12}-V_1)}{{(V_{\mathrm{GS}12}-V_2)}^3}$ 方程8

$g_{m2\_12}=-2K(V_1-V_2)\frac{({2V}_{\mathrm{GS}12}+V_2-{3V}_1)}{{(V_{\mathrm{GS}12}-V_2)}^4}$ 方程9

$g_{m3\_12}=12K(V_1-V_2)\frac{(V_{\mathrm{GS}12}+V_2-{2V}_1)}{{(V_{\mathrm{GS}12}-V_2)}^5}$ 方程10

晶体管T14的二阶导数与三阶导数之比是：

$\frac{\mathrm{gm}2\_12}{\mathrm{gm}3\_12}=-\frac{({2V}_{\mathrm{GS}12}+V_2-{3V}_1)(V_{\mathrm{GS}12}-V_2)}{6(V_{\mathrm{GS}12}+V_2-{2V}_1)}$ 方程11

可以注意到，T14的漏源电流对栅源电压的二阶导数和三阶导数始终是正的。为了找到对二阶非线性和三阶非线性这二者都实现消除的栅极偏置电压，需要解方程12：

$\left\{\begin{array}{c}2K(V_1-V_2)\frac{({2V}_{\mathrm{GS}12}+V_2-{3V}_1)}{{(V_{\mathrm{GS}12}-V_2)}^4}={\left(\mathrm{m\β}\right)}^2{I}_{\mathrm{DS}14}\\ 12K(V_1-V_2)\frac{(V_{\mathrm{GS}12}+V_2-{2V}_1)}{{(V_{\mathrm{GS}12}-V_2)}^5}{\left(\mathrm{m\β}\right)}^3{I}_{\mathrm{DS}14}\end{array}\right.$ 方程12

将以上两个方程彼此相除，得到方程13：

$\frac{({2V}_{\mathrm{GS}12}+V_2-{3V}_1)(V_{\mathrm{GS}12}-V_2)}{6(V_{\mathrm{GS}12}+V_2-{2V}_1)}=\frac{1}{\mathrm{m\β}}$ 方程13

从方程13找到同时消除二阶非线性和三阶非线性的条件：

$V_{\mathrm{GS}12\mathrm{can}}=\frac{V_2+{3V}_1-\frac{6}{\mathrm{m\β}}}{4}\±\sqrt{{\left(\frac{V_2+{3V}_1-\frac{6}{\mathrm{m\β}}}{4}\right)}^2-\frac{6}{\mathrm{m\β}}(V_2-{2V}_1)}$ 方程14

其中，V_GS12can是晶体管T 12的栅极偏置。该栅极偏置有两个解，舍去平方根之前的负号所对应的那个解。当找到了V_GS12can时，将T14的栅极偏置从V_GS12ccan偏移V_GSoff。可以根据方程15来计算V_GSoff值：

$2K(V_1-V_2)\frac{({2V}_{\mathrm{GS}12\mathrm{can}}+V_2-{3V}_1)}{{(V_{\mathrm{GS}12\mathrm{can}}-V_2)}^4}={\left(\mathrm{m\β}\right)}^2{I}_{\mathrm{DS}0}{e}^{\mathrm{\βm}(V_{\mathrm{GS}12\mathrm{can}}+V_{\mathrm{GSoff}}-\mathrm{Vt})}$ 方程15

图3和4示出了消除的原理。在图3中，示出了T12和T14的二阶导数曲线，而在图4中，示出了T12和T14的三阶导数曲线。在栅极偏置点V_GScan处，g_{m2_12}＝g_{m2_14}且g_{m3_12}＝g_{m3_14}。当T14仅仅通过使用一个调整V_GSoff而工作在指数亚阈值区内时，同时消除二阶非线性和三阶非线性是可能的。图3中的2阶导数g_{m2_12}是V_GS的单调递减函数。比值g_{m2_14}/g_{m3_14}总是1/mβ，并且由于g_{m2_12}能够从0变化至任意负值，因而总是可以找到V_GS＝V_GScan值，其中g_{m2_12}/g_{m3_12}也是1/mβ。为了得到消除，在图3中随V_GSoff水平地移动T14的g_m2曲线。当找到正确值V_GSoff时，由于始终固定的比值g_{m2_14}/g_{m3_14}，可以发现对于图4所示的g_m3而言也发生消除。

当考虑到诸如噪声、增益和参数变化的敏感度之类的其他设计要求时，使T14工作在更高电流电平处具有很多优点。在一个实施例中，T14工作在准指数阈值区-指数亚阈值区与二次饱和区之间的区域，其中栅源电压处于指数亚阈值区V_GS1的上边界与二次饱和区V_GS2的下边界之间。V_GS1通常处于晶体管阈值电压附近，并且V_GS2比V_GS2高几十伏。在该区域内，能够通过具有依赖于栅极电压的理想因子的指数函数以及漏极电压依赖性F(V_DS14)，来对漏源电流进行建模，如方程16：

$I_{\mathrm{DS}14}=I_{\mathrm{DS}0}{e}^{\mathrm{\βm}\left(V_{\mathrm{GS}14}\right)(V_{\mathrm{GS}14}-V_{t14})}*F\left(V_{\mathrm{DS}14}\right)$ 方程16

然而，当晶体管工作在该区域内时，消除的条件更为复杂。漏源电压依赖性变得更为重要。图5和6图形化地示出了消除解的存在。在图5中，示出了T12和T14的g_m2/g_m3比值曲线。实线是在不同栅源和漏源电压偏移下的g_m2/g_m3比值曲线。

从以上关于指数情形的讨论得知，期望找到其中T12和T14的g_m2/g_m3比值相等的栅源电压。在不具有漏源电压偏移的点A处开始，在图5中，利用由T14的g_m2/g_m3比值曲线与晶体管T12的g_m2/g_m3比值曲线(虚线)的交点所确定的值，对T14施加栅源电压偏移V_GSoff1。因此到达点F。图6所示的g_m2曲线中的对应偏置点揭示了到点F的该移位给出错误的g_m2值，因此没有发生消除(g_{m2_12}+g_{m2_14}≠0)。然后，施加漏源电压偏移V_DSoff1，并且这给出了单调的且始终高于先前曲线的另一g_m2/g_m3比值曲线。对于相同的g_m2/g_m3比值，这次其起始于点B。使T14的g_m2/g_m3比值曲线与T12的g_m2/g_m3比值曲线相交的新栅源电压偏移V_GSoff2给出了点E，在这种情况下，如图6所示，点E给出正确的g_m2值，使得g_m2和g_m3这二者都发生消除，即，g_{m2_12}+g_{m2_14}＝0且g_{m3_12}+g_{m3_14}＝0。对于更大的漏源偏移V_DSoff2，相同的工艺引起新的栅源偏移V_GSoff3和从C到D的转移。从图6能够看出，没有获得匹配的g_m2值(g_{m2_12}+g_{m2_14}≠0)。

根据该讨论能够理解到，只要与该情况的偏离足够小以至于限制了g_m2/g_m3曲线的斜率，在准指数区内就还存在唯一解。

仅为说明目的，在一个实施例中，如图7所示，能够根据DC特性、漏源电流与栅源电压的关系曲线来确定适当的参数值V₀＝0.5V、V_m＝0.9V和m＝0.6。通过使用用于晶体管工作的BSIM模型的仿真工具来获得图7中的曲线。该计算是方程2和3所表示的分析模型的结果，其中图7还示出了这些适当参数值以用于比较。能够看出，通过分析模型所计算的DC特性非常适合晶体管T12和T14的BSIM仿真模型的DC特性。

利用这些参数值，根据方程11，在V_GScan＝0.63V处将发生消除。因此，晶体管电路10的偏置条件是：

V_DS＝0.8V、V_GS＝0.63V、V_DSoff＝-0.5V、V_GSoff＝-0.32V。

晶体管T12和T14的大小是：

长度L₁₂＝0.8um、宽度W₁₂＝17um并且L₁₄＝0.1um、W₁₄＝10um。

晶体管T12和T14的阈值电压是：

V_t12＝0.3V、V_t14＝0.6V

对于晶体管T12，偏置条件是：

V_ds12＝0.8V+ΔV_DS＝0.3V、V_gs12＝0.63V，

这暗示了晶体管T12工作在线性非饱和区内。

对于晶体管T14，偏置条件是：

V_ds14＝0.8V、V_gs14＝0.63V+ΔV_GS＝0.31V，

这进而表示晶体管T14工作在指数亚阈值区内。

当然，对于不同的半导体工艺，这些参数可以具有不同值。

图8分别示出了晶体管电路10和两个晶体管T12、T14的仿真结果g_m1。对于晶体管电路10，g_m1增大，变平坦，然后开始随V_GS的增大而再次增大。因此，对于处于0.63V或附近的栅极偏置，g_m1同时具有零斜率和拐点，使得g_m2和g_m3在该栅极偏置范围处为零。图9和10示出了晶体管电路10以及晶体管T12和T14中每一个晶体管的仿真结果g_m2和g_m3。可以注意到，对于处于0.63V或附近的栅极偏置，晶体管T12和T14的g_m2值具有相反的符号，这引起晶体管电路10的组合g_m2为零。对于相同的栅极偏置范围(大约0.63V)，与单独使用的每个晶体管相比，晶体管电路10的g_m3值也能够达到零值或接近零值。这样一来，对于晶体管电路10，同时消除或减小了二阶和三阶非线性。

可以注意到，晶体管T14比晶体管T12具有高得多的阈值电压。这是由于晶体管T14的沟道长度被选择为使得发生逆短沟道效应(RSCE)。图11示出了给定工艺技术(例如，以0.1微米或更小沟道长度实现的深亚微米MOS晶体管)的逆短沟道效应。从图11看出，阈值电压随着沟道长度向最小沟道长度减小而增大，但而后在最小沟道长度处或附近开始减小。因此，该RSCE特性在最小沟道长度处或附近形成峰值(最大)阈值。此外，通过调整半导体工艺，RSCE特性能够表现出相对宽的阈值电压峰值。在宽峰值下，由工艺制造容差引起的晶体管沟道长度微小变化不会导致晶体管14的阈值电压的偏离，晶体管14的沟道长度的目标是处于与额定(nominal)阈值电压峰值相对应的长度处或附近。图12示出了图11给出的N沟道和P沟道器件曲线的阈值电压峰值的放大视图，并表现出期望的宽峰值特性。

当然，只要满足所需要的工作条件就能够任意选择晶体管T12和T14的沟道长度。优选地，将沟道长度选择为使得半导体工艺中的微小变化不会导致大的阈值电压变化。例如，如上所述，晶体管T12的沟道长度可以被选择在0.4μm与1μm之间，并且晶体管T14的沟道长度可以被选择在0.1μm处或附近。

晶体管电路10的改进的线性度和良好的可制造性使其成为广泛范围的电路应用(包括广泛范围的射频通信电路)中的理想构建块。通过非限制性示例，图13示出了包括晶体管电路10的实施例的射频低噪声放大器电路30。在工作时，射频(RF)输入信号RF IN驱动栅极连接16，而漏极连接18通过漏极负载电阻器R1耦合至供电电压导轨VDD，并从而提供射频输出信号RF OUT。最后，源极连接20通过发射极退化电感器L1耦合至参考电压，例如VSS，其中发射极退化电感器L1为RF IN驱动电路提供阻抗匹配。

图14提供了在低噪声放大器电路30中使用的晶体管电路10的另一特性示意图。在RF IN端子处提供了由具有频率f1＝1GHz和f2＝1.01GHz的两个音调构成的RF信号。RF OUT端子处的输出信号具有不同频率下的不同分量，例如，频率f1和f2下的基本分量、频率f1-f2和f2+f1下的二阶非线性分量以及频率2f1-f2和2f2-f1下的三阶非线性分量。图14示出了二阶和三阶分量的幅度(以dB表示)(归一化为基本分量的幅度)与栅极偏置的关系曲线。为了比较，还针对在低噪声放大器电路30中单独使用时的晶体管T12和T14示出了二阶和三阶分量的幅度(也归一化为基本分量的幅度)与栅极偏置的关系曲线。可以看出单独一个晶体管如何能够消除或至少减小不同栅源电压下的二阶和三阶分量，而晶体管电路10如何能够同时消除或至少减小一个栅源电压下的二阶和三阶非线性分量。这通过以下事实来说明：在栅源电压处于0.63V附近的点处，对于二阶和三阶非线性分量而言，存在骤降(dip)。

当然，晶体管电路10适用于广泛范围的电路和器件。例如，晶体管电路10能够被包括在RF混频器中、射频功率放大器或任何类型的低噪声放大器等内。此外，晶体管电路10能够被包括在无线收发机中。

上述特定实施例仅是示意性的，而决不应被视为限制性的。尽管以上讨论是为了在晶体管电路10中同时消除二阶和三阶非线性，该电路还可以用于仅单独消除二阶非线性或三阶非线性。此处，术语“消除”不应在“完全消除”的意义上进行理解，其应被理解为“基本上消除”或“减小”等。本发明的范围由以下权利要求确定，并且落在权利要求范围内的所有变型和等同物都应被包括在其中。

Claims (13)

1.一种电子电路(10)，其中所述电子电路的二阶和三阶非线性基本上被同时消除，所述电子电路(10)包括：

并联耦合的至少两个晶体管(T12、T14)；

偏置电路，向第一晶体管(T12)供给第一栅源电压和第一漏源电压，并向第二晶体管(T14)供给第二栅源电压和第二漏源电压；

其特征在于

第一栅源电压与第二栅源电压以栅源电压偏移而彼此偏移；第一漏源电压与第二漏源电压以漏源电压偏移而彼此偏移；并且其中所述电子电路(10)是以金属氧化物半导体MOS工艺来实现的，其中第一和第二晶体管(T12、T14)的阈值电压是晶体管沟道长度的函数；并且

其中第二晶体管沟道长度被配置为使得第二晶体管(T14)的阈值电压处于由给定半导体工艺的逆短沟道效应而引起的、阈值电压与沟道长度的关系曲线的峰值。

2.根据权利要求1所述的电子电路，其中所述偏置电路被配置为向第一晶体管供给第一栅源电压以使得第一晶体管(T12)的漏源电流对第一栅源电压的二阶导数与三阶导数之比等于1/mβ，其中m是第二晶体管(T14)的漏源电流的指数函数的理想因子，并且β是热电压的倒数；并且所述偏置电路被配置为将第二栅源电压与第一栅源电压偏移，以使得第二晶体管(T14)的漏源电流对第二栅源电压的二阶导数等于第一晶体管(T12)的漏源电流对第一栅源电压的二阶导数。

3.根据权利要求1所述的电子电路，其中所述偏置电路被配置为将第一栅源电压与第二栅源电压彼此偏移，并将第一漏源电压与第二漏源电压彼此偏移，以使得第一晶体管(T12)的漏源电流对第一栅源电压的二阶导数与三阶导数之比约等于第二晶体管(T14)的漏源电流对第二栅源电压的二阶导数与三阶导数之比。

4.根据权利要求1所述的电子电路，其中所述第一晶体管(T12)包括被配置具有第一晶体管沟道长度的多于一个集成电路晶体管元件，并且所述第二晶体管(T14)包括被配置具有第二晶体管沟道长度的多于一个集成电路晶体管元件。

5.根据权利要求1所述的电子电路，其中所述第二晶体管的阈值电压大于所述第一晶体管的阈值电压。

6.根据权利要求4所述的电子电路，其中所述第二晶体管沟道长度处于0.1μm，并且所述第一晶体管沟道长度处于0.4μm与1μm之间。

7.一种射频混频器电路，包括根据权利要求1-6中任一项所述的电子电路。

8.一种射频低噪声放大器电路，包括根据权利要求1-6中任一项所述的电子电路。

9.一种射频功率放大器电路，包括根据权利要求1-6中任一项所述的电子电路。

10.一种无线收发机，包括根据权利要求1-6中任一项所述的电子电路。

11.一种在晶体管电路中同时消除二阶和三阶非线性的方法，包括：

将至少两个晶体管并联耦合，以形成晶体管电路(10)；

以第一栅源电压和第一漏源电压来对第一晶体管(T12)进行偏置；

以第二栅源电压和第二漏源电压来对第二晶体管(T14)进行偏置；

其特征在于

以栅源电压偏移将第一栅源电压与第二栅源电压彼此偏移；

以漏源电压偏移将第一漏源电压与第二漏源电压彼此偏移；并且

以金属氧化物半导体MOS工艺实现晶体管电路(10)，其中第一和第二晶体管(T12、T14)的阈值电压是晶体管沟道长度的函数；

将第二晶体管沟道长度配置为使得第二晶体管(T14)的阈值电压处于由给定半导体工艺的逆短沟道效应而引起的、阈值电压与沟道长度的关系曲线的峰值。

12.根据权利要求11所述的方法，其中将栅源电压偏移和漏源电压偏移确定为使得第一晶体管(T12)的漏源电流对第一栅源电压的二阶导数与三阶导数之比等于1/mβ，其中m是第二晶体管(T14)的漏源电流的指数函数的理想因子并且β是热电压的倒数；并且其中第二晶体管(T14)的漏源电流对第二栅源电压的二阶导数等于第一晶体管(T12)的漏源电流对第一栅源电压的二阶导数。

13.根据权利要求11所述的方法，其中将栅源电压偏移和漏源电压偏移确定为使得第一晶体管(T12)的漏源电流对第一栅源电压的二阶导数与三阶导数之比约等于第二晶体管(T14)的漏源电流对第二栅源电压的二阶导数与三阶导数之比。

Images