CN101783356B - 半导体存储器结构 - Google Patents

半导体存储器结构 Download PDF

Info

Publication number
CN101783356B
CN101783356B CN2009102066680A CN200910206668A CN101783356B CN 101783356 B CN101783356 B CN 101783356B CN 2009102066680 A CN2009102066680 A CN 2009102066680A CN 200910206668 A CN200910206668 A CN 200910206668A CN 101783356 B CN101783356 B CN 101783356B
Authority
CN
China
Prior art keywords
layer
pcm
dielectric layer
processing procedure
dielectric
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN2009102066680A
Other languages
English (en)
Other versions
CN101783356A (zh
Inventor
眭晓林
钟朝安
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Original Assignee
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiwan Semiconductor Manufacturing Co TSMC Ltd filed Critical Taiwan Semiconductor Manufacturing Co TSMC Ltd
Publication of CN101783356A publication Critical patent/CN101783356A/zh
Application granted granted Critical
Publication of CN101783356B publication Critical patent/CN101783356B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5678—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using amorphous/crystalline phase transition storage elements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/30—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having three or more electrodes, e.g. transistors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H10N70/061—Patterning of the switching material
    • H10N70/066—Patterning of the switching material by filling of openings, e.g. damascene method
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H10N70/061—Patterning of the switching material
    • H10N70/068—Patterning of the switching material by processes specially adapted for achieving sub-lithographic dimensions, e.g. using spacers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H10N70/231—Multistable switching devices, e.g. memristors based on solid-state phase change, e.g. between amorphous and crystalline phases, Ovshinsky effect
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/821—Device geometry
    • H10N70/826—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/821—Device geometry
    • H10N70/826—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
    • H10N70/8265—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices on sidewalls of dielectric structures, e.g. mesa or cup type devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/882—Compounds of sulfur, selenium or tellurium, e.g. chalcogenides
    • H10N70/8828—Tellurides, e.g. GeSbTe
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0004—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising amorphous/crystalline phase transition cells

Abstract

本发明涉及一种半导体结构，包含一晶体管于一基材上，该晶体管包含一栅极及一接触区，接触区与栅极相邻且在基材中。一第一介电层位于接触区上。一接触结构位于第一介电层中且位于接触区上。一第一电极位于第一介电层中，一第二介电层位于第一电极上。一相变结构位于第二介电层中，其中相变结构包含一些间隙壁于第二介电层中，导电层从间隙壁的第一个延伸至间隙壁的第二个，且一相变材料(PCM)位于导电层上。一第二电极位于相变结构上。

Description

半导体存储器结构
本申请是分案申请，其原案申请的申请号为200710187987.2，申请日为2007年11月16日，发明名称为“半导体存储器结构”。
技术领域
本发明涉及一种半导体结构，尤其是涉及相变存储器(PCM)单元。
背景技术
由于电子产品的优点，使得半导体技术已广泛应用在制造存储器、中央处理单元(CPUs)、液晶显示器(LCDs)、发光二极管(LEDs)、激光二极管及其它装置或芯片组。为了达到高集积度及高速的需求，已减少半导体集成电路的尺寸，且导入各种材料，如铜及超低介电系数的介电质，并且使用技术克服与制造此等材料及需求相关的障碍。
一般而言，存储器包含挥发性存储器及非挥发性存储器。提供挥发性存储器，如动态随机存取存储器(DRAM)以储存系统的数据或信息。DRAM单元可包含一晶体管及一电容器，因其结构简单，因此制造DRAM装置的费用低，且制造DRAM的制程比制造非挥发性存储器的制程容易。然而，当施加于DRAM的电压关闭，储存在DRAM的数据就会消失。因为DRAM电容器会漏电，使得DRAM单元也必须定期更新，以保持数据可以储存在其中。
非挥发性存储器，如闪存已广为使用，即使移除闪存的输入电压，仍能保持数据。可通过UV光或电抹除，依期待而移除储存在闪存的数据。然而，闪存一般包含供储存数据的多个栅极(闸极)结构，且较DRAM单元更复杂。再者，因为闪存的浮动栅极的漏电，使得闪存的抹除/重写循环是另一个问题。因此，制造闪存的制程比DRAM装置还要困难，且制造具有更多抹除/重写次数的高质量闪存结构的成本相较较高。
最近各种非挥发性存储器，如相变存储器(phase-changememory，PCM)、磁性随机存取存储器(MRAM)或铁电随机存取存储器(FRAM)装置已被提出，这些装置具有相似于DRAM装置的单元结构。
图1示出了PCM单元的概要等效电路图。
参考图1，PCM单元100包含一晶体管110及一相变元件120。晶体管110的一源极/漏极(汲极)(S/D)接地，且晶体管110的另一S/D与相变元件120的一端耦合。晶体管110的栅极与栅极电压VG耦合。相变元件120的另一端与位线电压VBL耦合。
要存取相变元件120中储存的数据时，电压VG施加于晶体管110，且开启晶体管110，且位线电压VBL施加于相变元件120，使得一读取电流可流经相变元件120及晶体管110。基于输出电流的位准，储存在相变元件120的数据得以被读取。
通过改变相变元件120中的相变材料的相(未示出)，相变元件120的阻抗可明显改变。举例来说，相变元件120可具有低电阻，且流经相变元件120及晶体管110的读取电流(未示出)可以是高的。低阻抗相变元件120可储存数据数值为“1”。然而，若相变元件120具有高阻抗，且流经相变元件120及晶体管110的读取电流(未示出)是低的，则高阻抗相变元件120可储存数据数值为“0”。
由于PCM单元100包含一晶体管110及一相变元件120，PCM单元100相较于闪存是简单的。再者，PCM晶体管100使用相变材料的相变(未示出)来定义储存的数据“0”及“1”。相变元件120的漏电考虑可实质上降低。
基于以上所述，将PCM结构及方法并入半导体装置中乃是令人期待的。
发明内容
根据一些例示实施例，一种半导体结构，包含一晶体管于一基材上，晶体管包含一栅极及一接触区，接触区与栅极相邻且在基材中。一第一介电层于接触区上。一接触结构于第一介电层中且于接触区上。一第一电极及一第二电极于第一介电层中，其中，第一电极及第二电极中至少一个在接触结构上，及第一电极与第二电极侧向分隔。一相变结构于第一电极与第二电极之间，其中相变结构包含至少一间隙壁于第一介电层中，且一相变材料(PCM)层于间隙壁上。
根据另一例示实施例，一种半导体结构包含一晶体管于一基材上，晶体管包含一栅极及一接触区，接触区与栅极相邻且在基材中。一第一介电层于接触区上。一接触结构于第一介电层中且于接触区上。一第一电极于第一介电层中且一第二介电层于第一电极上。一相变结构于第二介电层中，相变结构包含至少一导电间隙壁于第二介电层中，以及一相变材料(PCM)层于间隙壁上。一第二电极于相变结构上。
根据另一例示实施例，一种半导体结构包含一晶体管于一基材上。晶体管包含一栅极及一接触区，接触区与栅极相邻且在基材中。一第一介电层于接触区上。一接触结构于第一介电层中且于接触区上。一第一电极于第一介电层中。一第二介电层于第一电极上。一相变结构于第二介电层中，相变结构包含间隙壁于第二介电层中，一导电层从多个间隙壁的第一个延伸至多个间隙壁的第二个，以及一相变材料(PCM)层于间隙壁上。一第二电极于相变结构上。
前述及其它特征将可通过以下本发明优选实施例的详细说明而获得有较佳的了解，且结合伴随的示意图来提供本发明优选实施例的详细说明。
附图说明
以下为示范性说明的示意图，其作为示范性实施例，故不应以此限制本发明。
图1为一相变存储器(PCM)单元的一概要等效电路图。
图2A、2C、2E、2G、2I及2K为概要三维(3-D)示意图，而图2B、2D、2F、2H、2J及2L为分别对应各3-D图的剖面图。图2A-2L一同示出形成一例示的相变存储器(PCM)单元的一例示方法的一系列步骤。
图2M为示出一PCM单元的一例示相变结构的概要剖面图。
图3A-3G示出形成一例示PCM单元的另一例示实施例方法的概要剖面图。
图3H为示出一PCM单元的一例示相变结构的概要剖面图。
图3I及3J为沿图3H一切割线3I的相变元件的剖面图。
图4A-4J为示出在形成一例示PCM单元的一例示方法中一系列步骤的概要剖面图。
图4K-4M为示出在形成一PCM层的一例示方法中一系列步骤的概要剖面图。
具体实施方式
例示实施例的说明意图与伴随的示意图结合解读，而伴随的示意图为整个说明书的一部分。在此说明中，推论一些相关词时，如“较低”、“较高”、“水平”、“垂直”、“以上”、“以下”、“上”、“下”、“顶”及“底”，以及它们的衍生词(如“水平地”、“向下地”及“向上地”)，应以之后说明或显示于图中的方向作为参考。这些相关词系为说明之便而设且无需依特定方向建构或操作的设备/装置。
图2A、2C、2E、2G、2I及2K为概要三维(3-D)示意图，而图2B、2D、2F、2H、2J及2L为分别对应各3-D图的剖面图。图2A-2L一同示出形成一例示的相变存储器(PCM)单元的一例示方法的一系列步骤。
参考图2A，一晶体管201形成于一基材200上。至少一介电层，如介电层220形成于晶体管201上。晶体管201包含栅极203及介于基材200与门极203之间的栅极介电质204。至少一导电结构，如接触栓209且/或导电结构210、215形成于介电层220中。接触栓209可与晶体管201的一接触区207b电耦合。在一些实施例中，导电结构210、215为PCM单元的电极。导电结构210、215可形成于同一层。导电结构210、215可相互侧向(laterally)分隔。在一些实施例中，导电结构210、215的至少一个在接触栓209上。在其它实施例中，导电结构210在接触栓209上而导电结构215在另一接触栓上(未示出)。
可在导电结构210、215之间形成一开口225。参考图2B，晶体管201可包含如一栅极203形成于基材200上。间隙壁205形成于栅极203的侧壁上。接触区207a、207b形成与栅极203或间隙壁205相邻且在基材200中。
根据各种例示实施例，基材200可以是一硅基材、一III-V化合物基材、一硅/锗(SiGe)基材、一绝缘层上硅(SOI)基材、一显示器基材，如液晶显示器(LCD)、电浆显示器、一电机发光(EL)灯显示器或一发光二极管(LED)基材。
在一些实施例中，栅极203可包含一介电层(未示出于图2B中，但可见于图2A中作为栅极介电层204)于其下。介电层(未示出于图2B中)一般可称为一栅极介电层。介电层(未示出于图2B中)可为，如一氧化硅层、一氮化硅层、一氮氧化硅层、包含如HfO2、HfSiO4、ZrO2、ZrSiO4、Ta2O5、HfSiON或类似的一高介电常数层、一多层结构或其各种组合。在一些实施例中，介电层的形成可由如热氧化制程、化学气相沉积(CVD)制程、磊晶制程、其它适当制程或其各种组合。
栅极203形成于基材200上。栅极203可为如一硅层、一多晶硅层、一非晶硅层、一SiGe层、一导电材料层、一金属层、其它适当层或其各种组合。在一些实施例中，栅极203于栅极介电层204上且可通过一CVD制程形成，然而其它适当形成制程也可使用在其它例示实施例中。
间隙壁205可为至少一介电材料，如氧化物、氮化物、氮氧化物或其它介电材料或其各种组合。形成间隙壁205的制程可包含如通过一化学气相沉积(CVD)制程形成一实质上共形介电层(提供来形成间隙壁205)于栅极203及基材200上。一蚀刻制程，如使用一回蚀制程来移除一部分的介电层(未示出)，由此形成间隙壁205。
在一些实施例中，接触区207a、207b一般是指源极/漏极(S/D)区。接触区207a、207b可通过如一具有至少一硼、磷、砷或其类似者或其组合的离子植入制程。在一些实施例中，接触区207a、207b可包含至少一轻掺杂(LDD)区(未示出)于间隙壁205下且与栅极203相邻。
介电层220可为，如氧化物、氮化物、氮氧化物、低介电常数材料、超低介电常数介电质或其它介电材料或其组合的一材料。可以如一电浆加强式CVD(PECVD)制程、一旋涂式玻璃(SOG)制程、一未掺杂硅酸盐(USG)制程、其它适于形成此一介电层的制程或其组合来形成介电层220。
参考图2A，接触栓209可包含钨(W)、铝(Al)、铜(Cu)、或其它导电材料或其各种组合的至少一材料。接触栓209可由如一CVD制程所形成。
再次参考图2A，导电结构210、215可包含由一金属材料(钨化钛(TiW)、钨(W)、铂(Pt)、铱化铂(PtIr)、铜(Cu)、铝(Al)、铝铜(AlCu)、铝硅铜(AlSiCu)或其它金属材料)；一金属氮化物(如氮化钛(TiN)、氮化钽(TaN)、氮硅化钛(TiSiN)、氮化钛铝(TiAlN)、氮碳化钛(TiCN)、氮硅化钽(TaSiN)、氮化钽铝(TaAlN)、氮化钨(WN)或其它金属材料)；一金属硅化物(如硅化钛(TiSix)、硅化镍(NiSix)、硅化钴(CoSix)或其它金属硅化物)；一导电氧化物(如氧化铱(IrO2)、氧化钌(RuO2)、氧化铱钌(IrRuO3)、铌酸锂(LiNbO3)或其它导电氧化物)或各种复合材料层(如Ti/TiN、Ta/TaN、TiN/W、TaN/Ta/Cu或其它复合材料层)所形成的一材料。导电结构210、215可由如一CVD制程、一物理气相沉积(PVD)制程、一电镀制程、一无电镀制程或其它适于形成此材料层或其组合的制程。
在一些实施例中，接触栓209且/或导电结构210、215可通过一介层洞/接触制程、一金属层制程、一镶嵌制程、一双镶嵌制程或其它半导体制造制程所形成。导电结构210为此实施例的导电结构之一，其说明于图2A中，直接或间接(如通过一阻障层)接触接触栓209。
再次参考图2B，开口225形成于介电层220中。在一些实施例中，开口225可具有一深度，此深度实质等同导电结构210、215的厚度。在一些使用90纳米技术的实施例，从剖面图来看，开口225可具有一宽度“a”，约150纳米(nm)或更小。在一些实施例中，开口225可具有一外观比值(t/a)介于约1.5至约3.0。可形成一图案化光阻层(未示出)的微影制程来形成开口225，此图案化光阻层具有对应开口225的一开口(未示出)，通过此图案化光阻层以一蚀刻制程移除一部份介电层220，以形成开口225。在蚀刻制程之后，可通过如一微影移除制程来移除图案化光阻层。
参考图2C及2D，一间隙壁材料层230形成于介电层220上及开口225产生的开口225a中。在一例示实施例中，间隙壁材料层230可实质上共形于包含原始开口225的介电层220的轮廓上，如图2D所示。在一些实施例中，间隙壁材料层230可由一氧化硅、一氮化硅、一氮氧化物、一碳化硅、一多晶硅、一氮氧化钽(TaON)、一五氧化二钽(Ta2O5)、一氧化铝(Al2O3)或其它间隙壁材料或其其各种组合所形成。在一些实施例中，间隙壁材料层230可以CVD、原子层沉积(ALD)且/或物理气相沉积(PVD)所形成。在一些使用90纳米技术的实施例中，间隙壁材料层230可具有一宽度”b”，约100纳米(nm)或更小。
参考图2E及2F，一移除制程232移除一部分的间隙壁材料层230，产生间隙壁材料层230a形成于开口225a的侧壁上及于介电层220中。移除制程232可包含如一回蚀制程或其它适当制程，可实质上从介电层220的顶表面(未标示)移除间隙壁材料层230。
在一些实施例中，一蚀刻制程可用于移除可存在开口225a中的导电结构210、215的侧壁的间隙壁。在此方法中，可形成一接续的相变材料(PCM)层235，且与导电结构210、215接触。此蚀刻制程(未示出)并不会移除形成于开口225a的侧壁上及介电层220中的间隙壁230a。
参考图2G及2H，一相变材料(PCM)层235可形成于图2E及2F所示无开口225a的介电层220上及间隙壁230a上，以形成开口225b。在一些实施例中，PCM层235可实质上共形于图2E及2F所示结构的轮廓上。
PCM层235可为包含锗锑碲(GST)、GST：N、GST：O及铟银锑碲(InAgSbTe)的至少一个。PCM层235可以如一CVD制程、一PVD制程、一ALD制程或其它适于形成一PCM层的制程或其组合所形成。在一些使用90纳米技术的实施例中，PCM层235可具有约90纳米(nm)或更小的厚度。
在一些实施例中，PCM层235可在非结晶状态及结晶状态具有不同的阻抗。举例来说，一非结晶PCM层235的阻抗可为一结晶PCM层的阻抗的数千倍。
参考图2I及2J，一第二介电层240可形成于PCM层235上。第二介电层240可为一氧化硅层、一氮化硅层、一氮氧化层、一碳化硅层、一多晶硅层、一氮氧化钽(TaON)层、一五氧化二钽(Ta2O5)层、一氧化铝(Al2O3)层、一低介电常数材料层、一超低介电常数材料层、其它介电材料或其组合。可使用一电浆加强式CVD(PECVD)制程、一旋涂式玻璃(SOG)制程、一未掺杂硅酸盐(USG)制程、其它适于形成此一介电层的制程或其组合来形成第二介电层240。
参考图2K及2L，一移除制程242，如化学机械研磨(CMP)制程可用于移除一部分第二介电层240及一部分PCM层235，以形成一第二介电层240a及一PCM层235a。PCM层235a覆盖间隙壁230a且侧向接触到前述的导电结构210、215。PCM层235a可从导电结构210侧向延伸至导电结构215。PCM层235a的底部区域可覆盖介电层220。在一些实施例中，PCM层235a的顶表面(未标示)可与第二介电层240a的顶表面(未标示)实质上同一水平。第二介电层240a的顶表面(未标示)可与介电层220的顶表面(未标示)实质上同一水平。相较于示出于图2B中原始开口225，具有相同厚度的一PCM层的一剖面区，通过形成间隙壁230a，示出于图2L的PCM层235a的剖面区可依期待地缩小。正因如此，相较于转变开口225(示出于图2B)中无间隙壁230a的整体PCM层所需的电压/电力，施加于导电结构210以转变PCM层235所需的电压或电力会降低。因为功率操作低，PCM单元的程序化速度可依期待地改善。
在一些实施例中，PCM层235b可形成于未被介电层240a覆盖的间隙壁230a上，如图2M所示。形成于图2M所示的结构可通过如形成较PCM层235厚的PCM层(未示出)，以实质上填满图2F所示的开口225a。因为未形成介电层240a，移除制程242移除部份PCM层(未示出)，以形成PCM层235b。PCM层235b的顶表面(未标示)可与介电层220的顶表面(未标示)实质上同一水平。相较于形成一PCM层来填满图2B所示出的原始开口225，使用这样的结构，示出于图2M中PCM层235b的剖面区可依期待地缩小。正因如此，相较于将开口225(示出于图2B)中无间隙壁230a的整体PCM层转变所需的电压/电力，施加于导电结构210以转变PCM层235b所需的电压或电力会降低。因为功率操作低，PCM单元的程序化速度可依期待地改善。
在一些实施例中，导电结构210、215形成同一材料层。导电结构210、215之一为一第一电极，而导电结构210、215的另一个为一第二电极。由于导电结构210、215可以相同的制程形成，水平相变元件不需要如同一垂直相变元件须再一制程来形成一顶电极。因此，形成一PCM单元的制程依期待地减少且遮罩层也可依期待地减少。
通过形成间隙壁230a于介电层220的侧壁上，开口225a(示出于图2F)可于底部区域具有期待的缩小尺度。期待的缩小尺度超出微影制程的解析限制。举例来说，当扫描机的解析力为45纳米，期待缩小的尺度可以小于45纳米，如32纳米，其为45纳米技术的下一代。因此，可以达成开口225a的期待底部区域，而无须一微影制程来定义开口225a的底部尺寸。
参考图3A-3G，示出形成一例示PCM单元的另一例示实施例方法的概要剖面图。
参考图3A，晶体管301形成于一基材300上。至少一介电层，如介电层320形成于晶体管301上。至少一导电结构，如接触栓309且/或导电结构310形成于介电层320中。接触栓309可与晶体管301的一接触区307b电耦合且导电结构310如所示与接触栓309直接接触，或通过一中间阻障材料(未示出)形成结构。在一些实施例中，导电结构310为PCM单元的一电极。晶体管301可包含如一栅极303形成于基材300上。虽然未示出，晶体管301的一栅极介电质可形成于栅极303及基材300之间。间隙壁305形成于栅极303的侧壁上。接触区307a、307b形成与栅极303或间隙壁305相邻且在基材300中。形成基材300、栅极303、间隙壁305、接触区307a、307b、接触栓309、导电层310及介电层320的材料及方法分别相似于结合图2A及2B的前述说明的基材200、栅极203、间隙壁205、接触区207a、207b、接触栓209、导电层210及介电层220。
一介电层325形成于介电层320及导电层310上。介电层325可为一氧化硅层、一氮化硅层、一氮氧化层、一低介电常数材料层、一超低介电常数材料层、一层其它介电材料或其组合。可以如一电浆加强式CVD(PECVD)制程、一旋涂式玻璃(SOG)制程、一未掺杂硅酸盐(USG)制程、其它适于形成此一介电层的制程或其组合来形成介电层325。
一开口327形成于介电层325中且暴露导电结构310。可通过一微影制程形成具有对应开口327的一开口(未示出)的一图案化光阻层(未示出)来形成开口327。一蚀刻制程使用图案化光阻层作为一遮罩且移除一部份介电层325，以形成开口327于介电层325中。在蚀刻制程之后，可通过如一微影移除技术移除图案化光阻层。在一些实施例中，开口327的宽度可实质上与导电结构310的宽度实质上相等。
参考图3B，一导电层330形成于介电层325上及开口327中，以产生开口327a。在一些实施例中，导电层330可实质上共形于介电层325的轮廓上。导电层330可包含由一金属材料(钨化钛(TiW)、钨(W)、铂(Pt)、铱化铂(PtIr)、铜(Cu)、铝(Al)、铝铜(AlCu)、铝硅铜(AlSiCu)或其它金属材料)；一金属氮化物(如氮化钛(TiN)、氮化钽(TaN)、氮硅化钛(TiSiN)、氮化钛铝(TiAlN)、氮碳化钛(TiCN)、氮硅化钽(TaSiN)、氮化钽铝(TaAlN)、氮化钨(WN)或其它金属材料)；一金属硅化物(如硅化钛(TiSix)、硅化镍(NiSix)、硅化钴(CoSix)或其它金属硅化物)；一导电氧化物(如氧化铱(IrO2)、氧化钌(RuO2)、氧化铱钌(IrRuO3)、铌酸锂(LiNbO3)或其它导电氧化物)或各种复合材料层(如Ti/TiN、Ta/TaN、TiN/W、TaN/Ta/Cu或其它复合材料层)所形成的一材料。在一些使用90纳米技术的实施例中，导电层330可具有介于约20纳米(nm)及200纳米(nm)的厚度。在一些实施例中，导电层330可具有较导电层310小的导热性。
参考图3C，一移除制程332如回蚀制程或CMP制程可移除一部分的导电层230，以形成间隙壁330a于介电层325的侧壁上。在一些实施例中，存在一残留的导电部分330b覆盖导电层310。在其它实施例中，导电部分330b可被移除，使得导电层310的顶表面暴露出来。
参考图3D，一相变材料(PCM)层335可形成于介电层325及导电间隙壁330a上，以形成开口327b。在一些实施例中，PCM层335可实质上共形于介电层325及导电间隙壁330a的轮廓上，如图3C所示。形成PCM层335的材料及方法可相似于结合图2G及2H的前述说明的PCM层235。在一些实施例中，PCM层335可覆盖非必要的导电部分330b。
参考图3E，一介电层340可形成于PCM层235上。介电层340可为如一氧化层、一氮化层、一氮氧化层、一低介电常数材料层、一超低介电常数材料层、一层其它介电材料或其组合。可以如一电浆加强式CVD(PECVD)制程、一旋涂式玻璃(SOG)制程、一未掺杂硅酸盐(USG)制程、其它适于形成介电层的制程或其组合来形成介电层340。
参考图3F，一移除制程342，如一化学机械研磨(CMP)制程可用于移除一部分的介电层340及一部分的PCM层335，以形成一第二介电层340a及一PCM层335a。PCM层335a可覆盖间隙壁330a及导电部分330b。在一些实施例中，PCM层335a的顶表面(未标示)可与介电层340a的顶表面(未标示)实质上同一水平。介电层340a的顶表面(未标示)可与介电层335的顶表面(未标示)实质上同一水平。相较于示出于图3A中原始开口327，具有相同厚度的一PCM层的一剖面区，通过形成间隙壁330a，示出于图3F的PCM层335a的剖面区可依期待地缩小。正因如此，相较于转变开口327(示出于图3A)中无间隙壁330a的整体PCM层所需的电压/电力，施加于导电结构310以转变PCM层335a所需的电压或电力会降低。因为功率操作低，PCM单元的程序化速度可依期待地改善。
参考图3G，一导电结构345可形成于PCM层335a上。在一些实施例中，导电结构345可为一PCM单元的一顶电极。导电结构345可包含由至少一种金属材料(如钨化钛(TiW)、钨(W)、铂(Pt)、铱化铂(PtIr)、铜(Cu)、铝(Al)、铝铜(AlCu)、铝硅铜(AlSiCu)或其它金属材料)；一金属氮化物(如氮化钛(TiN)、氮化钽(TaN)、氮硅化钛(TiSiN)、氮化钛铝(TiAlN)、氮碳化钛(TiCN)、氮硅化钽(TaSiN)、氮化钽铝(TaAlN)、氮化钨(WN)或其它金属材料)；一金属硅化物(如硅化钛(TiSix)、硅化镍(NiSix)、硅化钴(CoSix)或其它金属硅化物)；一导电氧化物(如氧化铱(IrO2)、氧化钌(RuO2)、氧化铱钌(IrRuO3)、铌酸锂(LiNbO3)或其它导电氧化物)或各种复合材料层(如Ti/TiN、Ta/TaN、TiN/W、TaN/Ta/Cu或其它复合材料层)所形成的一材料。在一些实施例中，导电结构345可以如一CVD制程、一PVD制程、一ALD制程、一电镀制程、一无电镀制程、其它薄膜沉积制程或其各种组合所形成。
在一些实施例中，可形成PCM层335b于间隙壁330a上而无图3F所示的介电层340a形成于其上。形成于图3H所示的结构可通过如形成比PCM层335厚的一PCM层(未示出)，以实质上填满图3C所示的开口327a。因为未形成介电层340a，移除制程342移除一部分的PCM层(未示出)，以形成PCM层335b。PCM层335b的顶表面(未标示)可与介电层325的顶表面(未标示)实质上同一水平。
相较于形成一PCM层来填满图3A所示出的原始开口327，使用这样的结构，示出于图3H中PCM层335b的剖面区可依期待地缩小。正因如此，相较于转变开口327(示出于图3A)中无间隙壁330a的整体PCM层所需的电压/电力，施加于导电结构310以转变PCM层335b所需的电压或电力会降低。因为功率操作低，PCM单元的程序化速度可依期待地改善。
在一些实施例中，间隙壁330a可具有期待的导热性，如此可避免PCM层335a的热传到导电层310，且可依期待地留在PCM层335a，如此，PCM层335a可依期待地转变。
图3I及3J为图3H沿线3I-3I、相变元件的顶视图及剖面图。参考图3I，相变元件的一顶视图示出导电间隙壁330a延伸周围环绕PCM层335b。参考图3J，相变元件的一顶视图示出PCM层335b在导电间隙壁330a之间。PCM层335b可实质上平行导电间隙壁330a。
图4A-4J为示出形成一例示PCM单元的一例示方法的概要剖面图。
参考图4A，一晶体管401形成于一基材400上。至少一介电层，如介电层420形成于晶体管401上。至少一导电结构，如接触栓409且/或导电结构410形成于介电层420中。虽然未示出，晶体管401的一栅极介电质可形成于栅极403及基材400之间。在一些实施例中，至少一阻障层，如阻障层411形成于接触栓409上，且在其它实施例中，导电结构410可直接接触接触栓409。接触栓409可与晶体管401的接触区407b电耦合。在一些实施例中，导电结构410为PCM单元的一底电极。一蚀刻停止层425形成于导电结构410上。晶体管401可包含如一栅极403形成于基材400上。间隙壁405形成于栅极403的侧壁上。接触区407a、407b形成与栅极403和间隙壁405相邻且在基材400中。形成基材400、栅极403、间隙壁405、接触区407a、407b、接触栓409、导电层410及介电层420的材料及方法分别相似于结合图2A及2B的前述说明的基材200、栅极203、间隙壁205、接触区207a、207b、接触栓209、导电层210及介电层220。
阻障层411可是一Ta层、TaN层、Ti层、TiN层、其它金属材料或其各种组合。在一些实施例中，阻障层411可以一CVD制程、一PVD制程、一ALD制程、其它薄膜沉积制程或其各种组合所形成。
蚀刻停止层425可包含至少一氧化层、一氮化层、一氮氧化层、一低介电常数材料层、具有移除速率小于介电材料层430(示出于图4B)的一材料层。可以如一CVD制程形成蚀刻停止层425。
参考图4B，一介电层430形成于蚀刻停止层425上。介电层430可包含一氧化层、一氮化层、一氮氧化层、一低介电常数材料层、一超低介电常数材料层、其它介电材料层或其组合。可以如一电浆加强式CVD(PECVD)制程、一旋涂式玻璃(SOG)制程、一未掺杂硅酸盐(USG)制程、其它适于形成介电层的制程或其组合来形成介电层430。
一开口435形成于介电层430中。可通过一微影制程，形成具有对应开口435的一开口(未示出)的一图案化光阻层(未示出)来形成开口435。一蚀刻制程使用图案化光阻层(未示出)作为一遮罩且移除一部份介电层，以形成开口435于介电层430中。在蚀刻制程之后，可通过如一微影移除技术移除图案化光阻层。
参考图4C，介电间隙壁440可形成于蚀刻停止层425上及介电层430侧壁上，介电间隙壁440之间一部分的蚀刻停止层425被移除。因为介电间隙壁440在介电层430侧壁上，开口435a小于开口435(示出于图4B中)。导电结构410的一部分顶表面(未标示)被暴露出来作为电连接。在一些实施例中，介电间隙壁440可包含氧化物、氮氧化物、碳化物、氮化硅、氮化锗(GeN)、多晶硅的至少一材料、其它材料或其各种组合。
在一些实施例中，形成介电间隙壁440及蚀刻停止层425a的制程可包含形成一介电材料层(提供来形成介电间隙壁440)实质上共形于介电层430(示出于图4B)的轮廓上。一移除制程(未示出)，如一回蚀制程，移除一部分的介电材料层及一部分的蚀刻停止层425(示出于图4B)，以形成介电间隙壁440且暴露导电结构410的顶表面。
参考图4D，一导电层443可形成于介电间隙壁440上，且一牺牲层445可形成于导电层443上。在一些实施例中，导电层443可实质上共形于间隙壁440及介电层430的轮廓上。在一些实施例中，导电层443可包含由至少一种金属材料(如钨化钛(TiW)、钨(W)、铂(Pt)、铱化铂(PtIr)、铜(Cu)、铝(Al)、铝铜(AlCu)、铝硅铜(AlSiCu)或其它金属材料)；一金属氮化物(如氮化钛(TiN)、氮化钽(TaN)、氮硅化钛(TiSiN)、氮化钛铝(TiAlN)、氮碳化钛(TiCN)、氮硅化钽(TaSiN)、氮化钽铝(TaAlN)、氮化钨(WN)或其它金属材料)；一金属硅化物(如硅化钛(TiSix)、硅化镍(NiSix)、硅化钴(CoSix)或其它金属硅化物)；一导电氧化物(如氧化铱(IrO2)、氧化钌(RuO2)、氧化铱钌(IrRuO3)、铌酸锂(LiNbO3)或其它导电氧化物)或各种复合材料层(如Ti/TiN、Ta/TaN、TiN/W、TaN/Ta/Cu或其它复合材料层)所形成的一材料。在一些其它实施例中，导电层443可包含至少一TaN层、一Ta层、一TiN层、一Ti层、其它金属材料或其各种组合。导电层443可以如一CVD制程、一PVD制程、一ALD制程所形成。在一些实施例中，导电层443可具有较导电结构410小的导热性。
牺牲层445可包含一氧化硅层、一氮化硅层、一氮氧化层、一低介电常数材料层、一超低介电常数材料层、其它适当的介电材料层或其组合。可以如一电浆加强式CVD(PECVD)制程、一旋涂式玻璃(SOG)制程、一未掺杂硅酸盐(USG)制程、其它适于形成一介电层的制程或其组合来形成牺牲层445。
参考图4E，一移除制程447，如一回蚀制程或CMP制程可用于移除介电层430的顶表面上一部分牺牲层445及一部分导电层443，以形成牺牲层445a及导电层443a。
参考图4F，具有一开口455于其中的一介电层450形成于介电层430上。牺牲层445a被移除。介电层450可包含至少一氮化硅层、一氮氧化层、一氧化硅、一碳化层、其它介电材料或其各种组合。可使用一CVD制程形成介电层450。在一些使用90纳米技术的实施例中，介电层450可具有约10nm至约100nm的厚度。
在一些实施例中，形成介电层450及开口445的制程可包含形成一介电材料层(提供来形成介电层450)于图4E所示的结构上。具有对应开口455的一开口的一图案化光阻层(未示出)形成于介电层450上。一蚀刻制程，使用此图案化光阻层作为一遮罩来移除一部分的介电材料层及牺牲层445a，以形成具有开口455的介电层450。在蚀刻制程之后，一光阻移除制程可移除图案化光阻层。
参考图4G，一PCM层460形成于图4F示出的结构上，包含在介电层450上。在一些实施例中，PCM层460可实质上填充开口455(示出于图4F中)。形成PCM层460的材料及方法可相似于结合图2G及2H的前述说明的一PCM层235。
参考图4H，一移除制程，如一回蚀制程或一CMP制程可从介电层450的顶表面移除一部分的PCM层460，以形成PCM层460a。在一些实施例中，PCM层460a的顶表面(未标示)可与介电层450的顶表面(未标示)实质上同一水平。
参考图4I，一具有一开口470于其中的介电层465形成于介电层450上，暴露出一部分PCM层460a的顶表面。介电层465可包含至少一氧化硅层、一氮化硅层、一氮氧化层、一低介电常数材料层、一超低介电常数材料层、或其它介电材料或其组合。可以如一电浆加强式CVD(PECVD)制程、一旋涂式玻璃(SOG)制程、一未掺杂硅酸盐(USG)制程、其它适于形成一介电层的制程或其组合来形成介电层465。
参考图4J，一阻障层475及一导电层480形成于图4I所示的开口470中。阻障层475可实质上共形于开口470中。阻障层475可包含至少一TaN层、一Ta层、一TiN层、一Ti层、其它金属材料层或其各种组合。阻障层475可如由一CVD制程、一PVD制程、一ALD制程所形成。
导电层480可包含如由一金属材料(钨化钛(TiW)、钨(W)、铂(Pt)、铱化铂(PtIr)、铜(Cu)、铝(Al)、铝铜(AlCu)、铝硅铜(AlSiCu)或其它金属材料)；一金属氮化物(如氮化钛(TiN)、氮化钽(TaN)、氮硅化钛(TiSiN)、氮化钛铝(TiAlN)、氮碳化钛(TiCN)、氮硅化钽(TaSiN)、氮化钽铝(TaAlN)、氮化钨(WN)或其它金属材料)；一金属硅化物(如硅化钛(TiSix)、硅化镍(NiSix)、硅化钴(CoSix)或其它金属硅化物)；一导电氧化物(如氧化铱(IrO2)、氧化钌(RuO2)、氧化铱钌(IrRuO3)、铌酸锂(LiNbO3)或其它导电氧化物)或各种复合材料层(如Ti/TiN、Ta/TaN、TiN/W、TaN/Ta/Cu或其它复合材料层)所形成的一材料。在一些实施例，导电层480可由一CVD制程、一PVD制程、一ALD制程、一电化学电镀制程、一无电镀制程或其它薄膜沉积或其各种组合所形成。
相较于示出于图4B中原始开口435，具有相同厚度的一PCM层的一剖面区，通过形成间隙壁440，示出于图4J的PCM层460a的剖面区可依期待地缩小。正因如此，相较于转变开口435(示出于图4B)中无间隙壁440的整体PCM层所需的电压/电力，施加于导电结构410以转变PCM层460a所需的电压或电力会降低。因为功率操作低，PCM单元的程序化速度可依期待地改善。
图4K-4M为示出形成一PCM层的一例示方法的剖面图。
参考图4K，在示出于图4C的结构形成之后，一硅层485，如一结晶硅层、一多晶硅层或一非晶硅层可形成。在一些例示实施例，硅层485可实质上共形于间隙壁440及介电层430的轮廓上。
在形成硅层485之后，形成一具有一开口492于一介电层490于硅层485上。开口492暴露出一部分硅层485。介电层490包含至少一氮化层、一氮氧化层、一氧化层、一碳化层、其它介电材料层或其各种组合。可如以一CVD制程来形成介电层490。在一些使用90nm技术的实施例中，介电层490可具有介于约10nm至约100nm的厚度。在一些实施例中，形成介电层490及开口492可相似于结合图4F的前述说明的介电层450及开口455。
参考图4L，一硅锗(SiGe)形成制程494用于硅层485的暴露部分，以形成SiGe部分485b。被介电层490覆盖的硅层485仍作为硅部份485a。SiGe 485b可提供一期待的低导热性，因此，可避免PCM层460a(示出于图4M中)所产生的热传到导电结构410，且可依期待留在PCM层460a(示出于图4M中)，使得PCM层460a(示出于图4M中)可依期待转变。
在形成SiGe部分485b之后，PCM层460a可形成于开口492中。形成PCM层460a的制程可相似于结合图4G及4H的前述说明。在形成PCM层460a之后，随后的步骤提供形成阻障层475，且结合图4I及4J说明的导电层480也可使用，以形成一期待的相变元件。
在一些实施例中，PCM单元的程序化且/或抹除可如其共同受让及共同于审查中的美国专利申请号11/752,736(申请于公元2007年5月，代理人案号2006.1079/1085.00489)，其完整内容在此并入参考。
虽然本发明已就例示实施例加以说明，但非以此为限。更确切地说，应广泛地推论所附的权利要求，以包含可由本领域技术人员在不脱离本发明之均等的领域及范围下得以实施的本发明实施例及其它变化。

Claims (4)

1.一种半导体结构，包含：
晶体管，位于基材上，所述晶体管包含栅极及接触区，所述接触区与所述栅极相邻且在所述基材中；
第一介电层，位于所述接触区上；
接触结构，位于所述第一介电层中且于所述接触区上；
第一电极，位于所述第一介电层中；
第二介电层，位于所述第一电极上；
相变结构，位于所述第二介电层中，所述相变结构包含：
一些间隙壁，位于所述第二介电层中；
导电层，从所述间隙壁的第一个延伸至所述间隙壁的第二个；以及
相变材料(PCM)层，位于所述导电层上；以及
第二电极，位于所述相变结构上，
其中，所述导电层的热导性小于所述第一电极的热导性。
2.根据权利要求1所述的半导体结构，其中，所述相变材料(PCM)层具有宽于其底部的顶部。
3.根据权利要求1所述的半导体结构，其中，所述相变材料(PCM)层的顶部具有介于10nm至100nm的厚度。
4.根据权利要求1所述的半导体结构，其中，所述导电层包含硅锗(SiGe)层。
CN2009102066680A 2007-06-15 2007-11-16 半导体存储器结构 Active CN101783356B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US11/763,938 US8410607B2 (en) 2007-06-15 2007-06-15 Semiconductor memory structures
US11/763,938 2007-06-15

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
CNA2007101879872A Division CN101325212A (zh) 2007-06-15 2007-11-16 半导体存储器结构

Publications (2)

Publication Number Publication Date
CN101783356A CN101783356A (zh) 2010-07-21
CN101783356B true CN101783356B (zh) 2011-12-28

Family

ID=40131448

Family Applications (2)

Application Number Title Priority Date Filing Date
CNA2007101879872A Pending CN101325212A (zh) 2007-06-15 2007-11-16 半导体存储器结构
CN2009102066680A Active CN101783356B (zh) 2007-06-15 2007-11-16 半导体存储器结构

Family Applications Before (1)

Application Number Title Priority Date Filing Date
CNA2007101879872A Pending CN101325212A (zh) 2007-06-15 2007-11-16 半导体存储器结构

Country Status (2)

Country Link
US (1) US8410607B2 (zh)
CN (2) CN101325212A (zh)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7678606B2 (en) * 2007-09-04 2010-03-16 Industrial Technology Research Institute Phase change memory device and fabrication method thereof
US8426838B2 (en) 2008-01-25 2013-04-23 Higgs Opl. Capital Llc Phase-change memory
US20110180905A1 (en) * 2008-06-10 2011-07-28 Advanced Technology Materials, Inc. GeSbTe MATERIAL INCLUDING SUPERFLOW LAYER(S), AND USE OF Ge TO PREVENT INTERACTION OF Te FROM SbXTeY AND GeXTeY RESULTING IN HIGH Te CONTENT AND FILM CRYSTALLINITY
US8604457B2 (en) 2008-11-12 2013-12-10 Higgs Opl. Capital Llc Phase-change memory element
JP5696378B2 (ja) * 2010-06-15 2015-04-08 ソニー株式会社 記憶装置の製造方法
CN105261630B (zh) * 2015-09-09 2018-07-06 江苏时代全芯存储科技有限公司 制造相变化记忆体的方法
US10269682B2 (en) * 2015-10-09 2019-04-23 Taiwan Semiconductor Manufacturing Company, Ltd. Cooling devices, packaged semiconductor devices, and methods of packaging semiconductor devices
US10580789B2 (en) * 2017-07-10 2020-03-03 Macronix International Co., Ltd. Semiconductor device having etching control layer in substrate and method of fabricating the same

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6586761B2 (en) * 2001-09-07 2003-07-01 Intel Corporation Phase change material memory device
CN1507088A (zh) * 2002-12-13 2004-06-23 ض� 横向相变存储器及其制造方法

Family Cites Families (34)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5789277A (en) * 1996-07-22 1998-08-04 Micron Technology, Inc. Method of making chalogenide memory device
US6541812B2 (en) 1998-06-19 2003-04-01 Micron Technology, Inc. Capacitor and method for forming the same
US6613604B2 (en) * 2001-08-02 2003-09-02 Ovonyx, Inc. Method for making small pore for use in programmable resistance memory element
US6770531B2 (en) 2001-06-30 2004-08-03 Intel Corporation Adhesive material for programmable device
US6507061B1 (en) * 2001-08-31 2003-01-14 Intel Corporation Multiple layer phase-change memory
US6566700B2 (en) 2001-10-11 2003-05-20 Ovonyx, Inc. Carbon-containing interfacial layer for phase-change memory
EP1318552A1 (en) * 2001-12-05 2003-06-11 STMicroelectronics S.r.l. Small area contact region, high efficiency phase change memory cell and fabrication method thereof
KR100437458B1 (ko) 2002-05-07 2004-06-23 삼성전자주식회사 상변화 기억 셀들 및 그 제조방법들
US6605821B1 (en) 2002-05-10 2003-08-12 Hewlett-Packard Development Company, L.P. Phase change material electronic memory structure and method for forming
US7402851B2 (en) 2003-02-24 2008-07-22 Samsung Electronics Co., Ltd. Phase changeable memory devices including nitrogen and/or silicon and methods for fabricating the same
KR100486306B1 (ko) 2003-02-24 2005-04-29 삼성전자주식회사 셀프 히터 구조를 가지는 상변화 메모리 소자
US7161167B2 (en) * 2003-08-04 2007-01-09 Intel Corporation Lateral phase change memory
US7012273B2 (en) * 2003-08-14 2006-03-14 Silicon Storage Technology, Inc. Phase change memory device employing thermal-electrical contacts with narrowing electrical current paths
KR100533958B1 (ko) * 2004-01-05 2005-12-06 삼성전자주식회사 상변화 메모리 장치 및 그 제조 방법
US20050184282A1 (en) 2004-02-20 2005-08-25 Li-Shyue Lai Phase change memory cell and method of its manufacture
US7858980B2 (en) 2004-03-01 2010-12-28 Taiwan Semiconductor Manufacturing Co., Ltd. Reduced active area in a phase change memory structure
KR100639206B1 (ko) * 2004-06-30 2006-10-30 주식회사 하이닉스반도체 상변환 기억 소자 및 그 제조방법
US7265373B2 (en) 2005-01-04 2007-09-04 Taiwan Semiconductor Manufacturing Company, Ltd. Phase change memory device and method of manufacturing
DE102005001902B4 (de) 2005-01-14 2009-07-02 Qimonda Ag Verfahren zur Herstellung einer sublithographischen Kontaktstruktur in einer Speicherzelle
US7214958B2 (en) * 2005-02-10 2007-05-08 Infineon Technologies Ag Phase change memory cell with high read margin at low power operation
US7397029B2 (en) * 2005-05-11 2008-07-08 Science & Engineering Services, Inc. Method and apparatus for ion fragmentation in mass spectrometry
JP2006352082A (ja) * 2005-05-19 2006-12-28 Renesas Technology Corp 半導体記憶装置及びその製造方法
US7504652B2 (en) 2005-07-13 2009-03-17 Taiwan Semiconductor Manufacturing Company, Ltd. Phase change random access memory
US7601995B2 (en) 2005-10-27 2009-10-13 Infineon Technologies Ag Integrated circuit having resistive memory cells
JP4860248B2 (ja) * 2005-11-26 2012-01-25 エルピーダメモリ株式会社 相変化メモリ装置および相変化メモリ装置の製造方法
TWI291745B (en) * 2005-11-30 2007-12-21 Ind Tech Res Inst Lateral phase change memory with spacer electrodes and method of manufacturing the same
KR100833491B1 (ko) * 2005-12-08 2008-05-29 한국전자통신연구원 임베디드 상변화 메모리 및 그 제조방법
CN101454919B (zh) * 2006-03-24 2012-08-08 Nxp股份有限公司 带有相变电阻器的电器件
KR100791477B1 (ko) * 2006-08-08 2008-01-03 삼성전자주식회사 상변화 메모리 유닛, 이의 제조 방법, 이를 포함하는상변화 메모리 장치 및 그 제조 방법
US7800092B2 (en) * 2006-08-15 2010-09-21 Micron Technology, Inc. Phase change memory elements using energy conversion layers, memory arrays and systems including same, and methods of making and using
US7772581B2 (en) 2006-09-11 2010-08-10 Macronix International Co., Ltd. Memory device having wide area phase change element and small electrode contact area
KR100791077B1 (ko) * 2006-12-13 2008-01-03 삼성전자주식회사 작은 전이영역을 갖는 상전이 메모리소자 및 그 제조방법
US7671354B2 (en) * 2007-06-11 2010-03-02 Qimonda Ag Integrated circuit including spacer defined electrode
JP2010123664A (ja) * 2008-11-18 2010-06-03 Elpida Memory Inc 不揮発性メモリ装置

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6586761B2 (en) * 2001-09-07 2003-07-01 Intel Corporation Phase change material memory device
CN1507088A (zh) * 2002-12-13 2004-06-23 ض� 横向相变存储器及其制造方法

Also Published As

Publication number Publication date
CN101325212A (zh) 2008-12-17
US20080308782A1 (en) 2008-12-18
CN101783356A (zh) 2010-07-21
US8410607B2 (en) 2013-04-02

Similar Documents

Publication Publication Date Title
US7888719B2 (en) Semiconductor memory structures
CN101783356B (zh) 半导体存储器结构
US10991759B2 (en) Methods of forming vertical field-effect transistor with selfaligned contacts for memory devices with planar periphery/array and intermediate structures formed thereby
US10211257B2 (en) High density resistive random access memory (RRAM)
TWI462160B (zh) 用於相變化隨機存取記憶體之相同關鍵尺寸的孔洞
CN106133840B (zh) 存储器阵列及形成存储器阵列的方法
US9972778B2 (en) Guided path for forming a conductive filament in RRAM
US20080099814A1 (en) Integrated circuit and method for production
US20150162532A1 (en) Wrap around phase change memory
US8981330B2 (en) Thermally-confined spacer PCM cells
US20150123068A1 (en) Fin-type memory
US9343674B2 (en) Cross-point memory utilizing Ru/Si diode
US20230209836A1 (en) Memory device and method for fabricating the same
US11183636B2 (en) Techniques for forming RRAM cells
KR101161664B1 (ko) 상변환 기억 소자 및 그의 제조방법
KR20080050099A (ko) 상변환 기억 소자 및 그의 제조방법
KR20070063810A (ko) 상변환 기억 소자 및 그의 제조방법
KR20070063811A (ko) 상변환 기억 소자 및 그의 제조방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant