CN101782647B - 动态雷达信号模拟器 - Google Patents
动态雷达信号模拟器 Download PDFInfo
- Publication number
- CN101782647B CN101782647B CN2010101078382A CN201010107838A CN101782647B CN 101782647 B CN101782647 B CN 101782647B CN 2010101078382 A CN2010101078382 A CN 2010101078382A CN 201010107838 A CN201010107838 A CN 201010107838A CN 101782647 B CN101782647 B CN 101782647B
- Authority
- CN
- China
- Prior art keywords
- data
- output
- signal
- pulse
- clock
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 230000002452 interceptive effect Effects 0.000 claims description 12
- 238000012546 transfer Methods 0.000 claims description 9
- 238000006243 chemical reaction Methods 0.000 claims description 3
- 230000003993 interaction Effects 0.000 abstract description 3
- 238000004088 simulation Methods 0.000 description 10
- 230000006870 function Effects 0.000 description 8
- 230000005540 biological transmission Effects 0.000 description 4
- 238000000034 method Methods 0.000 description 4
- 230000000875 corresponding effect Effects 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 238000012360 testing method Methods 0.000 description 3
- 241000700199 Cavia porcellus Species 0.000 description 2
- 230000006835 compression Effects 0.000 description 2
- 238000007906 compression Methods 0.000 description 2
- 230000001276 controlling effect Effects 0.000 description 2
- 239000013078 crystal Substances 0.000 description 2
- 238000012795 verification Methods 0.000 description 2
- 101100433727 Caenorhabditis elegans got-1.2 gene Proteins 0.000 description 1
- 239000012141 concentrate Substances 0.000 description 1
- 230000009977 dual effect Effects 0.000 description 1
- 238000011156 evaluation Methods 0.000 description 1
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 description 1
- 230000008676 import Effects 0.000 description 1
- 238000012423 maintenance Methods 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 238000011160 research Methods 0.000 description 1
Images
Landscapes
- Management, Administration, Business Operations System, And Electronic Commerce (AREA)
- Radar Systems Or Details Thereof (AREA)
Abstract
本发明公开了一种动态雷达信号模拟器，该模拟器包括PC计算机、USB总线交互模块、FPGA控制与存储模块、数据输出与输入模块，PC计算机实现模拟信号数据的写入、时钟的选择，以及波形输出参数、数据输出格式控制信息的设置；PC计算机通过USB总线交互模块将数据和指令传输给FPGA控制与存储模块；FPGA控制与存储模块包括FPGA控制芯片、用来存储和转发的RAM和Flash Memory，FPGA控制芯片通过RAM作为数据转发通道，实现对Flash Memory的读写以及模拟数据输出；数据输出与输入模块通过长线发送器和长线接收器实现数据的输出与输入。本发明可以实时实现雷达模拟数据的生成以及时钟选择、波形输出参数、数据输出格式等控制信息的设置，灵活性好，满足了雷达信号模拟器个性化和实时性的需求。
Description
技术领域
本发明涉及一种可在线编程的便携式雷达信号模拟器，具体地说是一种可在线编程，产生雷达测试系统所需信号的动态雷达信号模拟器。
背景技术
目前，随着电磁环境的日益复杂，在雷达的现场调试、性能评估和设备维护中，对通用便携的雷达信号模拟器的需求越来越迫切。当前，雷达信号模拟的研究内容集中于软件仿真算法和硬件信号生成。然而，软件仿真算法缺乏实时性；硬件信号生成方法缺乏灵活性，因而难以满足新雷达体制测试需求。
发明内容
为了解决雷达测试系统对便携性，实时性的需求，以及对现场数据模拟，输出格式等个性化需求，本发明的目的是提供一种动态雷达信号模拟器，该动态雷达信号模拟器可以实时实现雷达模拟数据的生成以及时钟选择、波形输出参数、数据输出格式等控制信息的设置，灵活性好，满足了雷达信号模拟器个性化和实时性的需求。
本发明的目的是通过以下技术方案来实现的：
一种动态雷达信号模拟器，其特征在于：该模拟器包括PC计算机、USB总线交互模块、FPGA控制与存储模块、数据输出与输入模块，PC计算机实现模拟信号数据的写入、时钟的选择，以及波形输出参数、数据输出格式控制信息的设置；PC计算机通过USB总线交互模块将数据和指令传输给FPGA控制与存储模块；FPGA控制与存储模块包括FPGA控制芯片、用来存储和转发的RAM和Flash Memory，FPGA控制芯片通过RAM作为数据转发通道，实现对Flash Memory的读写以及模拟数据输出；数据输出与输入模块通过长线发送器和长线接收器实现数据的输出与输入。
本发明中，所述模拟信号类型包括线性调频信号、回波脉冲信号、噪声信号、外场数据；输出格式包括并行方式1、并行方式2、串行方式。
PC计算机中数据类型为复数形式的时候，分为I路和Q路两路正交信号：I路16位数据，Q路16位数据；输出采用能降低共模干扰的差分输出的方式；输出格式有：并行方式1，并行方式2，串行方式；
其中，并行方式1：输出形式：I路，16位差分；Q路，16位；时钟，2位差分，分别和I路、Q路连接；M0脉冲(雷达脉冲重复周期的标示脉冲)，1位差分，每个脉冲重复周期输出一个M0脉冲作为标示脉冲；
并行方式2：输出形式：I路，16位差分，I路和Q路信号时分复用输出；Q路，空置；时钟，1位差分；M0脉冲，1位差分；
串行方式：输出形式：输出串行信号：1位差分；时钟，1位差分；W0脉冲(字同步脉冲)：1位差分；M0脉冲：1位差分。
本发明通过USB接口与PC机相连，可以实时在线按预设方式输出指定数据的信号模拟器。信号类型有：线性调频信号，回波脉冲信号，白噪声，外场数据。数据输出格式有：并行方式1∶16位IQ(正交)并行传输，并行方式2∶16位IQ(正交)时分复用传输，串行方式：16位IQ时分复用传输。输出方式：差分长线输出。
本发明中，数据输出与输入模块包括数据输出端口和数据输入端口；
数据输出端口包括：通道一数据即I路数据输出、通道二数据即Q路数据输出、串行数据输出；通道一数据包括16位并行信号，1位时钟输出信号和1位M0脉冲信号，差分传输，共36路信号；通道二数据包括16位并行信号，1位时钟输出信号和1位M0脉冲信号，差分传输，共36路信号；串行数据输出包括串行数据1位，串行输出时钟1位，字同步脉冲1位，M0脉冲1位，差分传输，共8路信号；
数据输入端口包括1位外部时钟输入和1位M0脉冲输入；当系统选择外部时钟时，由数据输入端口采集时钟信号和M0脉冲信号，经过电平转换之后送至FPGA控制与存储模块，提供时钟信号和M0脉冲信号；系统选择内部时钟时，数据输入端口空置。
采用上述方案后，在PC机上可以通过软件实现雷达模拟数据的生成以及时钟选择、波形输出参数、数据输出格式等控制信息的设置，在与雷达信号模拟器硬件部分用USB接口连接之后，即可通过PC机上软件控制界面与硬件上系统总读写控制按钮的协同控制实现雷达模拟数据的下载。在完成下载后，雷达信号模拟器即可在通过软件预设的工作模式或者在通过系统总控制模块设置的工作模式下，输出系统存储的信号数据，实现雷达信号的模拟。雷达信号数据有线性调频信号、回波脉冲信号、噪声信号、现场采集数据信号等类型，输出格式有并行方式1、并行方式2及串行方式等三种格式备选，系统时钟有外部时钟和内部时钟可供选 择，满足了系统个性化和实时性的需求。
与现有技术相比，本发明可以实时实现雷达模拟数据的生成以及时钟选择、波形输出参数、数据输出格式等控制信息的设置，灵活性好，满足了雷达信号模拟器个性化和实时性的需求。
附图说明
图1本发明的原理框图；
图2并行方式1时序图；
图3并行方式2时序图；
图4串行方式时序图；
图5控制指令格式；
图6本实施例中雷达信号模拟器功能模块框图。
具体实施方式
以下结合实施例和附图对本发明作进一步说明。
一种动态雷达信号模拟器，见图1，该模拟器包括PC计算机1、USB总线交互模块2、FPGA控制与存储模块3、数据输出与输入模块4，PC计算机1实现模拟信号数据的写入、时钟的选择，以及波形输出参数、数据输出格式控制信息的设置；PC计算机1通过USB总线交互模块2将数据和指令传输给FPGA控制与存储模块3；FPGA控制与存储模块3包括FPGA控制芯片31、用来存储和转发的RAM32和Flash Memory33，FPGA控制芯片31通过RAM32作为数据转发通道，实现对Flash Memory33的读写以及模拟数据输出；数据输出与输入模块4通过长线发送器和长线接收器实现数据的输出与输入。
各模块功能如下：
1、PC计算机
PC通过USB总线交互模块与FPGA控制模块和Flash存储模块实现数据交互。PC上实现模拟数据的写入、时钟的选择，以及波形输出参数、数据输出格式等控制信息的设置。数据类型为复数形式的时候，分为I路和Q路两路正交信号：I路16位数据，Q路16位数据。为了降低共模干扰，输出采用差分输出的方式。输出格式有：并行方式1，并行方式2，串行方式。
(1)并行方式1：
输出形式：I路，16位差分；Q路，16位；时钟，2位差分，分别和I 路、Q路连接；M0脉冲(雷达脉冲重复周期的标示脉冲)，1位差分。
每个脉冲重复周期输出一个M0脉冲作为标示脉冲。时序如图2。
(2)并行方式2：
输出形式：I路，16位差分，I路和Q路信号时分复用输出；Q路，空置；时钟，1位差分；M0脉冲，1位差分。时序如图3。
(3)串行方式：
输出形式：输出串行信号：1位差分；时钟，1位差分；W0脉冲(字同步脉冲)：1位差分；M0脉冲：1位差分。数据说明：16位×2，共32位。每32位一个字同步脉冲W0。每个字先输出16位I，再输出16位Q，I、Q都是按从高位到低位的顺序输出。每个脉冲重复周期输出一个M0脉冲作为标示脉冲。时序图如图3。
PC上对仿真数据或外场数据的计算和保存构成下列信号产生模块：
(1)线性调频信号
线性调频信号可以获得较大的压缩比，有着良好的距离分辨率和径向速度分辨率，所以线性调频信号作为雷达系统中一种常用的脉冲压缩信号，已经广泛应用于高分辨率雷达领域。该模块可设置参数有：调频斜率：Kr＝Br/Tp(Br为信号带宽，Tp发射脉宽)，信号幅度：Ar，脉冲重复频率：M0，时钟选择：内部时钟或者外部时钟，这里如果选择外部时钟，那么M0脉冲也由外部一并提供；如果选择内部时钟，则可以选择以下几个将由系统晶振产生的时钟频率之一：10MHz、5MHz、2.5MHz、1.25MHz。因为输出为I，Q两路正交信号，I，Q两路精度均为16bit，模块生成的线性调频信号保存为精度16bit的I路和Q路两个数据文件。
(2)回波脉冲信号
回波脉冲信号可以模拟雷达的目标回波信息。该模块可设置参数有：脉冲重复频率M0、脉冲宽度Tp、延迟时间Tn、脉冲幅度Ar、时钟选择。
(3)噪声
为了模拟雷达的噪声信号，利用MATLAB产生零中频的白噪声信号。
(4)外场数据
外场数据对系统的模拟和调试有重要的意义。该模块将外场数据的实部和虚部按I，Q两路正交信号，16bit精度保存。
在信号产生模块中，一些参数设置如：时钟选择，脉冲重复频率等，需要用控制指令的方式通过USB总线交互模块传送给FPGA控制模块，由FPGA控制模块进行译码和处理。控制指令格式在下面的“FPGA控制与存储模块”有详细论述。
2、USB总线交互模块
USB总线交互模块实现PC计算机和FPGA控制模块之间的数据与指令的传输，FPGA控制模块通过高速RAM作为数据转发通道，实现对Flash的读写以及各种类型的模拟数据输出，USB控制芯片用EZ-USB FX2(CY7C68013)芯片，它集成了USB 2.0收发器、SIE(串行接口引擎，Serial Interface Engine)、增强的8051微控制器以及可编程成的外部接口于一个单片中。USB配置端点2为OUT端点，端点6，端点8为IN端点。其中端点8缓冲区配置为从属FIFO。PC机上的控制信号写入FX2之后，FX2通过串行方式传给FPGA，FPGA解码后作出相应控制动作。端点2接收主机来的控制指令，对其进行校验，校验成功后通过四个1O口串行发送到FPGA。其四个端口依次分为串行时钟，串行数据，USB准备好，FPGA准备好组成。端点8为从属FIFO，FPGA通过此端口将PC上传来的数据依次存放到Flash中。从属FIFO不需要CPU的控制。
3、FPGA控制与存储模块
FPGA(现场可编程门阵列)控制与存储模块包括FPGA控制芯片以及用来存储和转发的RAM(随机存储器)和Flash Memory(闪存)。FPGA采用Altera Cyclone的EP1C12Q240。FPGA的内部功能模块有：时钟模块、Flash写入模块、RAM写入模块、串行输出控制模块、并行输出控制模块、系统总控制模块。
时钟模块：通过将FPGA的工作时钟分频产生其他模块的时钟信号，如：10M的Flash读时钟，25K的Flash写时钟。如果选择内部产生数据输出时钟，那么时钟模块还会根据要求产生串行输出控制模块和并行输出控制模块的时钟信号、M0脉冲信号和字同步信号；如果选择外部输入时钟，时钟模块负责对输入的时钟和M0脉冲进行整理，行成串行、并行输出控制模块的时钟和M0脉冲信号。
Flash写入模块：用25K的时钟，控制将电脑里传过来的放置于FIFO口的数据，依次存放到FLASH指定地址中。在此之前，先经计算机将控制信号发送至FX2的端点2缓冲区，经端点2缓冲区从字节1到字节7串行发送至FPGA，然后写入Flash的指定地址上，其字节1为指令头字节，字节7为指令尾字节，且字节1须为0X55，字节7须为0XAA。否则，指令将不会发送和存储。在系统工作时首先从Flash中读取控制字段至FPGA的指令经译码后，执行相应的控制动作。
控制指令格式如图5。
控制字段分配：
字节1(55-48)：0X55(B’01010101)，表示指令头字节。
字节2(47-40)：
字节2(39-32)：
字节4(31-24)：共24位，表示M0脉冲的频率控制字，系统时钟是外部引入的50M晶振，M0脉冲可由该系统时钟分频得到。
字节5(23-16)：输出格式选择：0X00 并行方式1
0X01 并行方式2
0X10 串行方式
其他 保留
字节6(15-8)：时钟信号选择： 0X0x 外部时钟
0X11 内部时钟(10MHz)
0X12 内部时钟(5MHz)
0X14 内部时钟(2.5MHz)
0X18 内部时钟(1.25MHz)
其他 保留
如果选择外部时钟，字节2-字节4的M0脉冲频率控制字不起作用，由外部提供M0脉冲。
字节7(7-0)：0XAA (B’10101010)，表示指令尾字节。
RAM写入模块：虽然Flash的容量大，但是速度慢，为了满足信号模拟器的输出速度要求，用高速RAM进行输出数据的缓存和转发。RAM芯片采用SI的611v6416，容量为64K*16RAM，Flash将Flash中的数据按控制指令中设置的输出格式写入高速RAM中，高速RAM有两块，一路存放I路数据，一路存放Q路数据。
并行输出控制模块：当输出格式选择为并行方式1或者并行方式2时，该模块负责控制将已经按输出格式存储在高速RAM中的数据输出到各个输出端口中，同时输出时钟，数据和时钟均为差分方式输出。所以输出端口数为，并行方式1：16×2+16×2+1×2+2×2＝70路，并行方式2：16×2+1×2+1×2＝36路。
串行输出控制模块：当输出格式选择为串行方式时，该模块负责控制将已经 按输出格式存储在高速RAM中的数据输出到串行输出端口中，同时还要输出位时钟、帧同步时钟、字同步脉冲。所有信号均为差分方式输出，输出端口数为1×2+1×2+1×2+1×2＝8路。
系统总控制模块：在通过PC向USB写控制字的方法实现软系统控制的基础上，为满足雷达信号模拟器在模拟现场使用的灵活性需求，模拟器还提供了利用选择按钮实现的硬系统控制方法。FPGA提供了硬系统控制模块。
系统设有：总读写控制按钮一个----S；时钟选择按钮一个----S1，S2，S3；输出格式选择按钮二个----S4，S5
时钟选择按钮中，S1负责选择内部时钟和外部时钟，0-内部时钟。1-外部时钟。S1取0时，选择内部时钟，结合S2和S3，选择不同的时钟频率，S2，S3：00-10MHz，01-5MHz，10-2.5MHz，11-1.25MHz，M0脉冲频率由软件写入的控制字决定和选择的时钟频率共同决定；S1取1时，选择外部时钟，S2和S3无效，M0脉冲也由外部提供。其他功能选择按钮真值表如下：
对应各控制按钮，还有六个指示灯指示它们的功能，0-灯亮，1-灯灭.当需要通过从PC上下载数据至Flash时，首先按总读写控制按钮，指示灯亮起时，与PC机连接并下载数据。然后通过S1，S2，S3，S4，S5按钮，结合各个指示灯，选择需要的时钟和输出格式等。
4、数据输出与输入模块
数据输出和输入模块通过长线发送器和长线接收器，实现数据，时钟信号和M0脉冲的差分输出，以及外部时钟和M0脉冲的采集输入，使用AM26LS31双长线驱动器。数据输出端口由以下三个部分组成：通道一数据(I路数据输出)，通道二数据(Q路数据输出)，串行数据(串行数据输出)。通道一数据包括16位并行信号，1位时钟输出信号和1位M0脉冲信号，差分传输，所以共36路信号，通道二数据包括16位并行信号，1位时钟输出信号和1位M0脉冲信号，差分传输，共36路信号，串行数据包括串行数据1位，串行输出时钟1位，字同步脉冲1位，M0脉冲1位，差分传输，所以共8路信号；数据输入端口由1位外部时钟输入和1位M0脉冲输入组成。当系统选择外部时钟时，该模块中由数据输入端口采集时钟信号和M0脉冲信号，经过电平转换之后送至FPGA完成选择、整理等操作，为系统各模块提供时钟信号和M0脉冲信号；系统选择内部时钟时，模块由内部产生时钟信号和M0脉冲信号，数据输入端口空置。
本发明以FPGA芯片主控，结合Flash和高速RAM的存储和转发功能，利用USB接口与PC机相连，通过在线编程，实现按预设格式差分长线输出指定的信号。输出信号的时钟和同步信号M0脉冲有内部产生和通过数据输出与输入模块由外部输入两种方式。
图2，图3和图4是模拟的信号输出格式的时序图，包括并行方式1，并行方式2和串行方式。输出格式以PC通过USB总线交互模块向FPGA芯片写入控制字的方式进行选择，见图5。然后FPGA芯片根据控制字选择的包含输出格式等信息的工作方式进行时钟选择，数据缓存，输出控制等处理，最后实现信号的差分长线输出。
图6是雷达信号模拟器功能模块框图。PC计算机上设置运行参数，结合Matlab，与USB控制芯片相连，完成模拟数据的生成和写入，以及时钟选择，波形输出参数，数据输出格式等控制信息的设置。USB控制芯片用EZ-USB FX2(CY7C68013)芯片，在PC和FPGA主控芯片之间作为两者的交互模块，实现模拟数据和控制字的写入。FPGA采用Altera Cyclone的EP1C12Q240，与Flash，高速RAM、功能控制按钮、LED功能指示灯、长线接收器组和长线发送器组相连，Flash型号：AT49BV641；高速RAM型号：61lv6416；长线驱动器型号：AM26LS31。FPGA的内部功能模块有：时钟模块、Flash写入模块、RAM写入模块、串行输出控制模块、并行输出控制模块、系统总控制模块。各个内部模块协同完成数据的 存储，输出与输入控制等功能。
本发明可以实时实现雷达模拟数据的生成以及时钟选择、波形输出参数、数据输出格式等控制信息的设置，灵活性好，满足了雷达信号模拟器个性化和实时性的需求。
Claims (2)
1.一种动态雷达信号模拟器，其特征在于：该模拟器包括PC计算机(1)、USB总线交互模块(2)、FPGA控制与存储模块(3)、数据输出与输入模块(4)，PC计算机(1)实现模拟信号数据的写入、时钟的选择，以及波形输出参数、数据输出格式控制信息的设置；PC计算机(1)通过USB总线交互模块(2)将数据和指令传输给FPGA控制与存储模块(3)；FPGA控制与存储模块(3)包括FPGA控制芯片(31)、用来存储和转发的RAM(32)和Flash Memory(33)，FPGA控制芯片(31)通过RAM(32)作为数据转发通道，实现对Flash Memory(33)的读写以及模拟数据输出；数据输出与输入模块(4)通过长线发送器和长线接收器实现数据的输出与输入；
所述模拟信号类型包括线性调频信号、回波脉冲信号、噪声信号、外场数据；输出格式包括并行方式1、并行方式2、串行方式；
PC计算机(1)中数据类型为复数形式的时候，分为I路和Q路两路正交信号：I路16位数据，Q路16位数据；输出采用能降低共模干扰的差分输出的方式；输出格式有：并行方式1，并行方式2，串行方式；
其中，并行方式1：输出形式：I路，16位差分；Q路，16位；时钟，2位差分，分别和I路、Q路连接；MO脉冲，1位差分，每个脉冲重复周期输出一个M0脉冲作为标示脉冲；
并行方式2：输出形式：I路，16位差分，I路和Q路信号时分复用输出；Q路，空置；时钟，1位差分；M0脉冲，1位差分；
串行方式：输出形式：输出串行信号：1位差分；时钟，1位差分；W0脉冲：1位差分；M0脉冲：1位差分。
2.根据权利要求1所述的动态雷达信号模拟器，其特征在于：数据输出与输入模块(4)包括数据输出端口和数据输入端口；
数据输出端口包括：通道一数据即I路数据输出、通道二数据即Q路数据输出、串行数据输出；通道一数据包括16位并行信号，1位时钟输出信号和1位M0脉冲信号，差分传输，共36路信号；通道二数据包括16位并行信号，1位时钟输出信号和1位M0脉冲信号，差分传输，共36路信号；串行数据输出包括串行数据1位，串行输出时钟1位，字同步脉冲1位，M0脉冲1位，差分传输，共8路信号；
数据输入端口包括1位外部时钟输入和1位外部M0脉冲输入；当系统选择外部时钟时，由数据输入端口采集时钟信号和M0脉冲信号，经过电平转换之后送至FPGA控制与存储模块(3)，提供时钟信号和M0脉冲信号；系统选择内部时钟时，数据输入端口空置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN2010101078382A CN101782647B (zh) | 2010-02-09 | 2010-02-09 | 动态雷达信号模拟器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN2010101078382A CN101782647B (zh) | 2010-02-09 | 2010-02-09 | 动态雷达信号模拟器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN101782647A CN101782647A (zh) | 2010-07-21 |
| CN101782647B true CN101782647B (zh) | 2012-11-28 |
Family
ID=42522721
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN2010101078382A Expired - Fee Related CN101782647B (zh) | 2010-02-09 | 2010-02-09 | 动态雷达信号模拟器 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN101782647B (zh) |
Families Citing this family (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102759730B (zh) * | 2012-07-16 | 2013-11-20 | 中国电子科技集团公司第十研究所 | 通用型超高精度动态模拟器 |
| CN102866390B (zh) * | 2012-09-21 | 2014-06-18 | 电子科技大学 | 合成孔径雷达回波模拟器及回波模拟处理方法 |
| CN104020457B (zh) * | 2014-06-23 | 2016-07-13 | 哈尔滨工业大学 | 雷达测试中多路数据的实时记录装置及实现数据实时记录的方法 |
| CN104330794A (zh) * | 2014-10-13 | 2015-02-04 | 中国科学院电子学研究所 | 一种sar回波模拟器同步装置及同步方法 |
| CN104237863A (zh) * | 2014-10-13 | 2014-12-24 | 中国科学院电子学研究所 | 通用型sar回波模拟器同步装置及方法 |
| CN105572641B (zh) * | 2015-12-10 | 2018-06-26 | 武汉滨湖电子有限责任公司 | 一种在线重构式宽/窄带通用雷达源及其产生方法 |
| CN106530668A (zh) * | 2016-12-14 | 2017-03-22 | 天津光电通信技术有限公司 | 一种微型采集器 |
| CN106646408B (zh) * | 2016-12-23 | 2019-05-21 | 西安电子科技大学 | 集回波信号采集与回放为一体的雷达回波模拟系统及方法 |
| CN108155778B (zh) * | 2017-12-21 | 2019-07-12 | 北京卫星制造厂 | 一种电源模块时钟同步电路 |
| CN108809469B (zh) * | 2018-07-03 | 2019-12-20 | 中国电子科技集团公司第十四研究所 | 适用于雷达脉冲通信设备组网的时间比对同步算法 |
| CN111123222B (zh) * | 2019-12-13 | 2022-06-28 | 南京理工大学 | 基于fpga的高速公路车辆多阵元雷达回波模拟器及实现方法 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1327160A (zh) * | 2000-06-05 | 2001-12-19 | 北京闻亭科技发展有限责任公司 | 高速随机码调制的数字实现方法 |
| CN1687805A (zh) * | 2005-04-27 | 2005-10-26 | 南京大学 | 雷达接收机综合测试系统 |
| CN101576619A (zh) * | 2009-05-07 | 2009-11-11 | 北京航空航天大学 | 基于fpga的uwb雷达信号模拟器及uwb雷达信号产生方法 |
-
2010
- 2010-02-09 CN CN2010101078382A patent/CN101782647B/zh not_active Expired - Fee Related
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1327160A (zh) * | 2000-06-05 | 2001-12-19 | 北京闻亭科技发展有限责任公司 | 高速随机码调制的数字实现方法 |
| CN1687805A (zh) * | 2005-04-27 | 2005-10-26 | 南京大学 | 雷达接收机综合测试系统 |
| CN101576619A (zh) * | 2009-05-07 | 2009-11-11 | 北京航空航天大学 | 基于fpga的uwb雷达信号模拟器及uwb雷达信号产生方法 |
Non-Patent Citations (20)
| Title |
|---|
| 何友 |
| 宋杰.基于FPGA嵌入式系统的雷达信号模拟器.《电子技术应用》.2009,(第10期), |
| 张兴敢.一种新型高速数据采集系统的设计与实现.《电子产品世界》.2008,(第6期), |
| 张兴敢.基于USB2.0的雷达接收机多通道测试系统.《微计算机应用》.2007,第28卷(第7期), |
| 张兴敢.基于USB的高精度AD模块综合测试台设计.《南京师范大学学报(工程技术版)》.2008,第8卷(第1期), |
| 张延波 |
| 张延波;张兴敢.一种新型高速数据采集系统的设计与实现.《电子产品世界》.2008,(第6期), * |
| 李俊杰 |
| 李俊杰;何友;宋杰.基于FPGA嵌入式系统的雷达信号模拟器.《电子技术应用》.2009,(第10期), * |
| 李燕 |
| 柏业超 |
| 王倩 |
| 王倩;李燕;王虹现;邢孟道.基于高速数模转换器的通用雷达信号模拟器的设计.《电子科技》.2008,(第1期), * |
| 王虹现 |
| 邢孟道.基于高速数模转换器的通用雷达信号模拟器的设计.《电子科技》.2008,(第1期), |
| 邢斌 |
| 邢斌;张兴敢.基于USB2.0的雷达接收机多通道测试系统.《微计算机应用》.2007,第28卷(第7期), * |
| 邱建鹰 |
| 邱建鹰;柏业超;马飞;张兴敢.基于USB的高精度AD模块综合测试台设计.《南京师范大学学报(工程技术版)》.2008,第8卷(第1期), * |
| 马飞 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN101782647A (zh) | 2010-07-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN101782647B (zh) | 动态雷达信号模拟器 | |
| CN109613491B (zh) | 一种基于fpga的高速信号采集存储及回放系统 | |
| CN101576619B (zh) | 基于fpga的uwb雷达信号模拟器及uwb雷达信号产生方法 | |
| CN102053186B (zh) | 一种具有可变阶数数字滤波器的数字示波器 | |
| CN101900768B (zh) | 一种多通道微波辐射计系统控制装置及控制方法 | |
| CN101907881B (zh) | 可编程式数字脉冲发生器 | |
| EP3249543A1 (en) | Interface signal remapping method based on fpga | |
| CN105183423A (zh) | 一种跨时钟域异步数据处理方法和装置 | |
| CN101923840B (zh) | 基于可编程逻辑器件的大容量超高速图像数字信号发生器 | |
| CN103117797A (zh) | 高速载荷数据模拟源 | |
| CN102520761A (zh) | 一种基于自定义处理器的任意波形产生系统 | |
| CN116224270A (zh) | 基于Zynq的近感雷达回波数据和状态信息采集系统 | |
| CN101469990A (zh) | 一种双cpu嵌入式导航计算机 | |
| CN105676197A (zh) | 一种阵列雷达回波模拟器及其模拟方法 | |
| CN106873450A (zh) | 一种基于fpga与usb3.0的导航中频信号采集存储复现器 | |
| CN201562049U (zh) | 一种基于fpga开发板的多通道微波辐射计系统控制装置 | |
| Ning et al. | Design of data acquisition and storage system based on the FPGA | |
| CN105631057A (zh) | 基于arm的高速数据采集系统 | |
| CN102508802A (zh) | 基于并行随机存储器的数据写入、读取方法、装置及系统 | |
| CN1831552A (zh) | 基于usb总线的一体化核磁共振谱仪控制台 | |
| CN106908136A (zh) | 一种分布式光纤振动传感系统的信号采集处理电路 | |
| CN113741813B (zh) | 载荷数据点播回放实现系统、方法、介质及设备 | |
| CN201909847U (zh) | 基于vxi接口的双通道数字信号采集装置 | |
| CN201497807U (zh) | 基于fpga的uwb雷达信号模拟器 | |
| CN110457246A (zh) | 一种基于vpx标准接口的高速采集模块 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C53 | Correction of patent of invention or patent application | ||
| CB03 | Change of inventor or designer information |
Inventor after: Bai Yechao Inventor after: Wei Yao Inventor after: Zhang Xinggan Inventor after: Du Zhonglin Inventor after: Tang Lan Inventor after: Zhu Qing Inventor after: Yu Jiajia Inventor before: Zhang Xinggan Inventor before: Wei Yao Inventor before: Bai Yechao Inventor before: Du Zhonglin Inventor before: Tang Lan |
|
| COR | Change of bibliographic data |
Free format text: CORRECT: INVENTOR; FROM: ZHANG XINGGAN WEI YAO BO YECHAO DU ZHONGLIN TANG LAN TO: BO YECHAO WEI YAO ZHANG XINGGAN DU ZHONGLIN TANG LAN ZHU QING YU JIAJIA |
|
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| CF01 | Termination of patent right due to non-payment of annual fee | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20121128 Termination date: 20160209 |