CN101777939A - 实时水声通信中基于dds的多普勒补偿装置 - Google Patents

Abstract

本发明提供的是一种实时水声通信中基于DDS的多普勒补偿装置。通信处理板前端模数转换电路，通过一组数据总线以并行接口方式和现场可编程逻辑器件FPGA的通用I/O口相连；信号处理芯片DSP为处理内核芯片它通过片内外设EMIFA接口的数据总线和FPGA相连，EMIFA接口的片选、读写控制线、部分地址线都和FPGA的通用I/O相连；含有用于互连网络的通过DSP的10/100Mb/s以太网控制外设实现的网络接口电路；频率合成模块通过DDS的一组数据总线以及读写控制线和FPGA的通用I/O口相连。本发明技术能较好的实现实时水声通信中高精度、实时的补偿多普勒频偏，具有输出频率精度高、实时多普勒补偿、适用性强、高速稳定且应用灵活的特点。

Description

实时水声通信中基于DDS的多普勒补偿装置

技术领域

本发明涉及一种用于多载波实时水声通信中基于DDS的高精度多普勒补偿处理平台结构。

背景技术

正交频分复用(OFDM)技术已经应用于水声通信中，是一种高速传输的方法。但是OFDM的传输对于子载波正交性的要求很高，所以水声通信中存在的严重多普勒频率偏移限制了OFDM技术在水声通信中的应用。为了消除这种不可避免的多普勒频移给水声通信所带来的影响，人们提出了很多修正的方法。

目前，在水声通信领域中，有两种常用理论方法用于多普勒补偿：一种是采用DFE加二阶数字锁相环(DPLL)的结构，并对均衡系数和相移进行联合最佳估计。这种方法适合于小的多普勒频移，但是这种均衡器结构复杂，特别是在高速水声通信中尤其复杂，已经到了阻碍实时通信的程度了；另一种方法是在均衡前加多普勒处理结构，估计出多普勒频移，再对其进行补偿。这种插值法运算量和存储量要求都很大，若用线性插值法，其运算量小，但在信噪比小的时候，其性能急剧恶化。对接收信号进行多普勒补偿等效于对接收信号的重采样，但在多普勒频移较小，精度要求很高的情况下改变采样率比较困难。为了避开上述算法上实现多普勒补偿的困难，克服算法上的不足，结合现有的DDS频率合成技术，可以设计一种采用DSP测频，DDS频率合成的方法，实现软件加硬件的结构实现高精度、快速的频率补偿。DDS频率合成技术是把一系列数字形式的信号通过数/模转换器转换成模拟量形式的信号。采用软、硬件相结合的合成方式，利用高速存储器将正弦波的M个样品存在其中，然后以查表的方式按均匀的速率把这些样品输入到高速数/模转换器，变换成所设定频率的正弦波信号。这种合成方式由于高速存储器产生正弦波幅值数据，因此合成频率可以做得很高，目前已达到数百兆赫兹。

DDS具有频率分辨率高、频率变化速率快、输出相位连续和噪声低等优点，因此可以实现高精度、快速率的频移补偿，且不会影响原有信号的相位特性。在多载波水声通信中采用该技术对多普勒频移进行补偿，具有频率分辨率高、变频速率快和频率线性变化等优点。

现有的水声通信中的多普勒补偿技术大多限于算法上实现的多普勒补偿，其精度不高，实时性和稳定性能较差。目前有两种常用理论方法用于多普勒补偿：一种是采用DFE加二阶数字锁相环(DPLL)的结构，并对均衡系数和相移进行联合最佳估计。这种方法适合于小的多普勒频移，但是这种均衡器结构复杂，特别是在高速水声通信中尤其复杂，已经到了阻碍实时通信的程度了；另一种方法是在均衡前加多普勒处理结构，估计出多普勒频移，再对其进行补偿。这种插值法运算量和存储量要求都很大，若用线性插值法，其运算量小，但在信噪比小的时候，其性能急剧恶化。对接收信号进行多普勒补偿等效于对接收信号的重采样，但在多普勒频移较小，精度要求很高的情况下改变采样率比较困难。

发明内容

本发明的目的在于提供一种可以方便用于多载波实时水声通信系统的多普勒补偿的实时水声通信中基于DDS的多普勒补偿装置。

本发明的目的是这样实现的：

本发明的实时水声通信中基于DDS的多普勒补偿装置的构成为：通信处理板前端模数转换电路，通过一组数据总线以并行接口方式和现场可编程逻辑器件FPGA2的通用I/O口相连；信号处理芯片DSP为处理内核芯片它通过片内外设EMIFA接口的数据总线和FPGA相连，EMIFA接口的片选、读写控制线、部分地址线都和FPGA的通用I/O相连；含有用于互连网络的通过DSP的10/100Mb/s以太网控制外设实现的网络接口电路；频率合成模块通过DDS的一组数据总线以及读写控制线和FPGA的通用I/O口相连；由高性能的DSP处理器完成测频、多普勒估计以及给出多普勒补偿频率控制字，写入DDS的内部相位寄存器和频率寄存器，实现多普勒补偿，实时输出A/D所需的采样频率。

本发明还可以包括：

1、所述信号处理芯片DSP的外部包括：调试接口JTAG，通过DSP的数据总线连接的外部动态存储器SDRAM，用于自引导启动的通过DSP的数据总线连接的外部只读存储器，用于与网络传输模块接口的接口程序。

2、通信处理板前端模数转换电路由四路高精度、低噪声A/D通过并行数据线和四路锁存器互联，根据FPGA输出的每路采样时钟信号，实现数据采集和锁存，它们共用一组数据总线和FPGA的通用I/O口相连，FPGA通过内部控制逻辑分别读取每路的数据。

3、所述频率合成模块通过DDS的一组数据总线以及读写控制线和FPGA的通用I/O口相连，是指由高性能的DSP处理器完成测频、多普勒估计，DSP通过EMIFA接口给出多普勒补偿频率控制字，写入DDS内部寄存器，实现频率合成。

4、DDS通过自身频率寄存器和相位寄存器改变寻址的步长来改变输出信号的频率，由相位累加器对相位增量进行累加，累加器的值作为查找正弦查找表的地址，DDS内部的D/A数模转换器输出的阶梯形波形，经低通滤波器成为质量符合需要的模拟波形，输出的模拟频率信号通过波形整形电路，整形电路部分由数字比较器构成，将正弦波转换成方波，最后将产生的时钟信号送回FPGA进行分频，输出A/D所需的采样频率。

为了弥补多载波实时水声通信中现有多普勒补偿技术的不足，实现在多载波实时水声通信中高精度、实时的多普勒频率补偿，本发明提出了一种用于多载波实时水声通信中的多普勒补偿技术，包括通用型高性能DSP处理芯片，高精度DDS频率合成芯片，最为重要的是该结构具有很强的信号处理能力和网络传输功能，具有很高的变频速度、频率分辨率高、合成频率精度很高、频率线性变化以及处理速度快等优点。因此，该多普勒补偿结构能够用于高速的多载波实时水声通信系统。

本发明解决其技术问题所采用的技术方案是：通信处理板前端模数转换电路，共用一组数据总线以并行接口方式和FPGA的通用I/O口相连，主要完成模拟信号的数字量化。现场可编程逻辑器件FPGA是处理板的各个功能模块电路的连接结点，主要实现各个功能模块逻辑控制，它有丰富的片上资源和I/O管脚，起到互联和存储控制的作用。一块通用高速的信号处理芯片DSP为整个电路的数字处理内核，它通过片内外设EMIFA接口的数据总线和FPGA相连，EMIFA接口的片选、读写控制线、部分地址线等都和FPGA的通用I/O相连。多普勒频率合成模块通过DDS的一组数据总线以及读写控制线和FPGA的通用I/O口相连，DSP通过自身EMIFA控制器可以灵活控制访问DDS。由高性能的DSP处理器完成测频、多普勒估计以及给出多普勒补偿频率控制字，写入DDS的内部相位寄存器和频率寄存器，实现多普勒补偿，实时输出A/D所需的采样频率。用于互连网络的通过DSP的10/100Mb/s以太网控制外设(EMAC)实现的网络接口电路，主要完成数据传输任务和本地网络通信。

各部分的作用分别说明如下：

如附图2所示，所述通信处理板前端模数转换电路由四路高精度、低噪声A/D通过并行数据线和四路锁存器互联，根据FPGA输出的每路采样时钟信号，实现数据采集和锁存，它们共用一组数据总线和FPGA的通用I/O口相连，FPGA通过内部控制逻辑分别读取每路的数据，存储在FPGA内部的FIFO中。如附图3所示，所述通信处理板是以一块高速信号处理芯片DSP为内核，其外部包括：程序调试和下载接口JTAG，通过DSP的EMIFA数据总线连接的外部动态存储器SDRAM，用于DSP自引导启动，通过DSP的EMIFA数据总线连接的外部只读存储器，用于与网络传输模块接口的接口程序。如附图4所示，多普勒频率合成模块电路由FPGA通过一组数据总线和寄存器选择信号线、地址线、写控制线等控制高精度DDS，DDS输出±OUT两路信号，+OUT信号经过带通滤波器滤波，-OUT信号作为参考信号，滤波后的信号和参考信号送给波形整形电路，输出就是多普勒补偿后合成的频率信号。如附图5所示，所述通信处理板通过DDS实现多普勒频率合成，其过程如下：DSP多普勒补偿的频率控制字写入DDS内部相位寄存器和频率寄存器，改变寻址的步长，步长即为对数字波形查表的相位增量；由相位累加器对相位增量进行累加，累加的值作为查找正弦查找表的地址；查找表输出的信号经过DDS内部的D/A数模转换器输出阶梯形波形，经过低通(带通)滤波器，成为质量符合要求的模拟信号；输出的模拟频率信号通过波形整形电路进行整形，将正弦波转换成方波，将产生的频率信号送回FPGA经过分频输出多普勒补偿后的信号作为A/D的采样频率。

本发明的工作原理：

多载波实时水声通信多普勒补偿结构前端四路高精度低噪声的A/D模数转换芯片通过并行数据线和四路锁存器连接，它们的时钟信号线和读、使能控制线都由FPGA控制。四路锁存器通过共用一组数据总线和FPGA相连，FPGA控制A/D的数据采集和读取锁存器输出总线上的数据，存储在内部FIFO中。DSP通过EMIFA接口的32Bit数据总线、地址线、控制线和FPGA进行数据传输，DSP通过EDMA方式读取数据。DSP测频，计算出多普勒频移，写入FPGA内部DDS控制逻辑模块一个频率控制字，四路DDS通过自身相位寄存器和频率寄存器改变寻址的步长来改变输出信号的频率。输出的模拟频率信号通过低通滤波电路和波形整形电路，将正弦波转换成方波，最后将产生的时钟信号送回FPGA分频，输出多普勒补偿后的信号提供给四路A/D，作为A/D采样频率。DSP进行多载波水声通信和测频算法，完成通信调制解调后，通过网络传输电路把数据传输到上位机。

本发明的有益效果在于：

1、本发明所述通信处理电路包括一片通用高性能DSP主处理芯片，可以完成多载波实时水声通信相应的编解码调制解调算法、测频算法和多普勒补偿频率控制等。具有该结构的处理平台可以作为多载波实时水声通信处理平台，还可以作为通用数据采集板卡使用，具有适用性强，高速稳定且应用灵活的特点，适合于通信、信号处理算法等的工程实现。

2、本发明所述通信处理电路，由DSP执行相关测频算法，完成多普勒估计，其精度可达10^-5量级；DSP通过现场可编程逻辑器件FPGA内部控制逻辑写入DDS内部频率控制字，进行频率合成，DDS的输出频率精度高达四十亿分之一。体现了高精度的频率合成。

3、本发明所述通信处理电路，DSP实时检测同步信号，进行多普勒估计，由DDS频率合成的多普勒补偿时钟信号经过滤波电路和波形整形电路，送到FPGA分频，送给前端四路A/D，作为A/D的采样频率。使用测频算法和硬件电路相结合的技术可对多载波实时水声通信中的多普勒进行实时的补偿。

4、本发明所述处理电路，包括本地网络通信功能。以往通信处理平台结构主要包括串口通信，具有传输速率低、传输距离短等缺点；本发明采用目前流行的网络传输，使其传输速度和通信传输距离大大提高。

现有的水声通信中的多普勒补偿技术大多限于算法上实现补偿，适合于小的多普勒频移，但是其结构复杂，特别是在高速水声通信中尤其复杂，已经到了阻碍实时通信的程度了，运算量和存储量要求都很大，若用线性插值法，其运算量小，但在信噪比小的时候，其性能急剧恶化。本发明针对以上目前实时水声通信中现有多普勒补偿技术的不足，实现在多载波实时水声通信中高精度、实时的补偿多普勒频偏，设计了一种通信处理平台结构加测频的多普勒补偿技术，硬件结构可以采用通用型高性能处理芯片，不受专用通信资源的限制；最为重要的是该处理结构很强的信号处理能力和很高的变频精度。本发明技术能较好的实现实时水声通信中高精度、实时的补偿多普勒频偏，具有输出频率精度高、实时多普勒补偿、适用性强、高速稳定且应用灵活的特点，大大改善目前实时水声通信中多普勒补偿的不足。本发明结构简单、补偿精度高、实时性好，能很好的克服目前实时水声通信中存在的多普勒频移。

附图说明

图1用于水声通信多普勒补偿板的原理结构框图；

图2用于水声通信多普勒补偿板的前端模数采集原理结构框图；

图3用于水声通信多普勒补偿板的DSP系统原理结构框图；

图4用于水声通信多普勒补偿板的频率补偿电路原理结构框图；

图5用于水声通信多普勒补偿板的频率合成工作原理框图；

图6用于水声通信多普勒补偿的A/D采集和频率补偿电路框图；

图7用于水声通信多普勒补偿的DSP、FPGA和网络互联电路框图。

具体实施方式

下面结合附图举例对本发明做更详细地描述：

结合图1，现场可编程逻辑器件FPGA2是处理板的各个功能模块电路的连接结点，它有丰富的片上资源和通用I/O管脚，起到互联电路和存储控制的作用。处理板前端模数转换电路4，通过一组数据总线以并行接口方式和FPGA2的通用I/O口相连，主要完成模拟信号的数字量化。高性能DSP1是整个处理板的核心处理芯片，它通过片内外设EMIFA接口的数据总线和FPGA2相连，EMIFA接口的片选、读写控制线、部分地址线等都和FPGA2的通用I/O相连，实现数的传输。FPGA2的配置芯片6通过数据、控制信号线和FPGA2相连。网络传输模块5的数据总线、片选、读写控制信号以及地址线和DSP3的EMAC接口互联，主要完成数据传输任务和本地网络通信。

结合图2，所述通信处理板前端模数转换电路4由四路高精度、低噪声A/D7通过并行数据线和四路锁存器8互联，根据FPGA2输出的每路采样时钟信号，实现数据采集和锁存，它们共用一组数据总线和FPGA2的通用I/O口相连，FPGA2通过内部控制逻辑分别读取每路的数据，存储在FPGA2内部建立的FIFO中。

结合图3，所述通信处理板以一块高速信号处理芯片DSP1为内核，其外部包括：调试接口JTAG9，通过DSP1的数据总线连接的外部动态存储器SDRAM11，用于自引导启动的通过DSP1的数据总线连接的外部只读存储器10，用于与网络传输模块接口的接口程序12。

结合图4，所述通信处理板上，多普勒频率合成模块电路3由FPGA2通过共用一组数据总线和相位寄存器选择信号线、地址线、写控制线等控制四路高精度DDS13，DDS13输出±OUT两路信号，+OUT信号经过带通滤波器14滤波，-OUT信号作为参考信号，滤波后的信号和参考信号送给波形整形电路15，输出的信号就是多普勒补偿合成的频率。

结合图5，所述通信处理板上，DSP1多普勒补偿的频率控制字写入DDS13内部相位寄存器16和频率寄存器17，改变寻址的步长，步长即为对数字波形查表的相位增量；由相位累加器18对相位增量进行累加，累加的值作为查找正弦查找表19的地址；查找表输出的信号经过DDS13内部的D/A数模转换器20输出阶梯形波形，经低通(带通)滤波器14，成为质量符合要求的模拟信号；输出的模拟频率信号通过波形整形电路15进行波形整形，将正弦波转换成方波，将产生的频率信号送回FPGA2经过分频输出多普勒补偿后的信号作为A/D7的采样频率。

结合本发明设计并实现了一块可用于多载波实时水声通信系统的高精度多普勒补偿电路。其中信号处理由一片高性能DSP完成，互联电路由FPGA完成，频率合成由DDS实现，网络通信模块电路实现网络传输功能。

结合图6、7所示，图中按照电路实现的功能划分层次电路，各功能电路由现场可编程逻辑器件FPGA实现的互连，前端四路模数转换电路共用一组数据总线和FPGA相连，由FPGA控制它们的时钟以及读写等控制信号。多普勒频率合成电路通过DDS的数据总线、控制线和FPGA的通用I/O口相连，由DSP通过EMIFA接口向FPGA内部的DDS逻辑控制模块写入DDS内部寄存器频率控制字，实现多普勒频率补偿。FPGA的配置芯片通过数据、控制信号线和FPGA相连。图中DSP为处理内核芯片，它通过片内外设EMIFA接口的数据总线和FPGA相连，EMIFA接口的片选、读写控制线、部分地址线等都和FPGA的通用I/O相连。用于互连网络的网络接口电路和DSP的10/100Mb/s以太网控制外设(EMAC)相连，主要完成数据传输任务和本地网络通信。

Claims (9)

1.一种实时水声通信中基于DDS的多普勒补偿装置，其特征是其构成为：通信处理板前端模数转换电路(4)，通过一组数据总线以并行接口方式和现场可编程逻辑器件FPGA(2)的通用I/O口相连；信号处理芯片DSP(1)为处理内核芯片它通过片内外设EMIFA接口的数据总线和FPGA(2)相连，EMIFA接口的片选、读写控制线、部分地址线都和FPGA(2)的通用I/O相连；含有用于互连网络的通过DSP(1)的10/100Mb/s以太网控制外设实现的网络接口电路〔5〕；频率合成模块(3)通过DDS(20)的一组数据总线以及读写控制线和FPGA(2)的通用I/O口相连；由高性能的DSP(1)处理器完成测频、多普勒估计以及给出多普勒补偿频率控制字，写入DDS(20)的内部相位寄存器(13)和频率寄存器(14)，实现多普勒补偿，实时输出A/D(7)所需的采样频率。

2.根据权利要求1所述的实时水声通信中基于DDS的多普勒补偿装置，其特征是所述信号处理芯片DSP(1)的外部包括：调试接口JTAG〔9〕，通过DSP〔1〕的数据总线连接的外部动态存储器SDRAM〔11〕，用于自引导启动的通过DSP〔1〕的数据总线连接的外部只读存储器〔10〕，用于与网络传输模块接口的接口程序(12)。

3.根据权利要求1或2所述的实时水声通信中基于DDS的多普勒补偿装置，其特征是：通信处理板前端模数转换电路(4)由四路高精度、低噪声A/D(7)通过并行数据线和四路锁存器(8)互联，根据FPGA(2)输出的每路采样时钟信号，实现数据采集和锁存，它们共用一组数据总线和FPGA(2)的通用I/O口相连，FPGA(2)通过内部控制逻辑分别读取每路的数据。

4.根据权利要求1或2所述的实时水声通信中基于DDS的多普勒补偿装置，其特征是：所述频率合成模块(3)通过DDS(20)的一组数据总线以及读写控制线和FPGA(2)的通用I/O口相连，是指由高性能的DSP(1)处理器完成测频、多普勒估计，DSP(1)通过EMIFA接口给出多普勒补偿频率控制字，写入DDS(20)内部寄存器，实现频率合成。

5.根据权利要求3所述的实时水声通信中基于DDS的多普勒补偿装置，其特征是：所述频率合成模块(3)通过DDS(20)的一组数据总线以及读写控制线和FPGA(2)的通用I/O口相连，是指由高性能的DSP(1)处理器完成测频、多普勒估计，DSP(1)通过EMIFA接口给出多普勒补偿频率控制字，写入DDS(20)内部寄存器，实现频率合成。

6.根据权利要求1或2所述的实时水声通信中基于DDS的多普勒补偿装置，其特征是：DDS(20)通过自身频率寄存器(14)和相位寄存器(13)改变寻址的步长来改变输出信号的频率，由相位累加器(15)对相位增量进行累加，累加器的值作为查找正弦查找表(16)的地址，DDS(20)内部的D/A数模转换器(17)输出的阶梯形波形，经低通滤波器(18)成为质量符合需要的模拟波形，输出的模拟频率信号通过波形整形电路(19)，整形电路部分由数字比较器构成，将正弦波转换成方波，最后将产生的时钟信号送回FPGA(2)进行分频，输出A/D(7)所需的采样频率。

7.根据权利要求3所述的实时水声通信中基于DDS的多普勒补偿装置，其特征是：DDS(20)通过自身频率寄存器(14)和相位寄存器(13)改变寻址的步长来改变输出信号的频率，由相位累加器(15)对相位增量进行累加，累加器的值作为查找正弦查找表(16)的地址，DDS(20)内部的D/A数模转换器(17)输出的阶梯形波形，经低通滤波器(18)成为质量符合需要的模拟波形，输出的模拟频率信号通过波形整形电路(19)，整形电路部分由数字比较器构成，将正弦波转换成方波，最后将产生的时钟信号送回FPGA(2)进行分频，输出A/D(7)所需的采样频率。

8.根据权利要求4所述的实时水声通信中基于DDS的多普勒补偿装置，其特征是：DDS(20)通过自身频率寄存器(14)和相位寄存器(13)改变寻址的步长来改变输出信号的频率，由相位累加器(15)对相位增量进行累加，累加器的值作为查找正弦查找表(16)的地址，DDS(20)内部的D/A数模转换器(17)输出的阶梯形波形，经低通滤波器(18)成为质量符合需要的模拟波形，输出的模拟频率信号通过波形整形电路(19)，整形电路部分由数字比较器构成，将正弦波转换成方波，最后将产生的时钟信号送回FPGA(2)进行分频，输出A/D(7)所需的采样频率。

9.根据权利要求5所述的实时水声通信中基于DDS的多普勒补偿装置，其特征是：DDS(20)通过自身频率寄存器(14)和相位寄存器(13)改变寻址的步长来改变输出信号的频率，由相位累加器(15)对相位增量进行累加，累加器的值作为查找正弦查找表(16)的地址，DDS(20)内部的D/A数模转换器(17)输出的阶梯形波形，经低通滤波器(18)成为质量符合需要的模拟波形，输出的模拟频率信号通过波形整形电路(19)，整形电路部分由数字比较器构成，将正弦波转换成方波，最后将产生的时钟信号送回FPGA(2)进行分频，输出A/D(7)所需的采样频率。

Images