CN101765244B - 实现分体模块之间隔直低频时钟信号传输的方法与系统 - Google Patents

Abstract

一种实现分体模块之间隔直低频时钟信号传输的方法与系统，发送端通过对系统主时钟进行不同次数的分频得到低频时钟信号和高频时钟信号，用高频时钟信号对低频时钟信号编码后产生高频线路时钟并通过隔直变压器发送与接收；接收端利用接收到的高频线路时钟生成同步时钟并对接收到的高频线路时钟延时，然后进行解码，得到带有固定延时的低频时钟信号；发送端和接收端均为分体模块。相应地，实现分体模块之间隔直低频信号传输的系统，包括发送端和接收端，发送端包括主时钟单元、子时钟单元、编码器与隔直变压器；接收端包括隔直变压器、时钟恢复单元，延时单元与解码器。本发明所述方法用简单的方案和低廉的成本实现了低频时钟信号隔直传输。

Description

实现分体模块之间隔直低频时钟信号传输的方法与系统

技术领域

本发明涉及低频时钟信号传输领域，尤其涉及一种实现通讯设备分体模块之间隔直低频时钟信号传输的方法与系统。

背景技术

当前通讯系统多采用分体模块化设计，如GSM系统中，基站收发信机(Base Transceiver Station，缩写为BTS)由一个“控制传输单元”和多个“无线收发信单元”组成。“控制传输单元”与“无线收发信单元”之间用电缆、光纤等连接，在提高组网灵活性的同时，降低了网络的维护成本。

对于这种模块化设计，各分体模块之间往往需要传输低频时钟信号，以确保各分体模块之间的通讯同步。如在基站收发信机子系统内部的“控制传输单元”和“无线收发信单元”分体设计情况下，“控制传输单元”需向各“无线收发信单元”传输低频时钟信号作为帧同步信号，以保证各“无线收发信单元”之间空口帧同步。

目前采用非隔直的外部线缆实现各分体模块之间同步信号的传输，然而此方案中分体模块之间存在直流通路，必然导致以下3个问题：

1.在实际应用中分体模块之间往往存在较大瞬态电势差，严重时可能损坏分体模块；

2.直流通路还会产生很大的电流环，使系统的电磁兼容(ElectromagneticCompatibility，缩写为EMC)的辐射性能恶化；

3.直流通路会将雷击浪涌能量直接引入各分体模块单板内，造成元器件损坏。

因此，分体模块之间的同步信号需要进行隔直传输。外部线缆的隔直传输一般采用隔直变压器实现，但是帧同步信号的频率往往很低，不能直接通过隔直变压器。

发明内容

本发明要解决的技术问题是提供一种分体模块之间隔直低频信号传输的方法，能够避免分体模块之间直流通路传输的问题。

为了解决上述问题，本发明提供了实现分体模块之间隔直低频信号传输的方法，该方法包括：

发送端通过对系统主时钟进行不同次数的分频得到低频时钟信号和高频时钟信号，用所述高频时钟信号对所述低频时钟信号编码后产生高频线路时钟并通过隔直变压器发送到接收端；

接收端利用接收到的高频线路时钟生成频率为系统主时钟频率正整数倍的同步时钟，利用所述同步时钟将所述接收到的高频线路时钟延时后对所述接收到的高频线路时钟进行解码，得到带有固定延时的低频时钟信号；

所述发送端和接收端均为分体模块。

进一步地，上述方法还可具有以下特点：

所述高频时钟信号与所述低频时钟信号均为高电平有效，接收端是利用所述同步时钟的下降沿触发，将所述接收到的高频线路时钟延时N+0.5个同步时钟周期，N为正整数，延时时间不能大于所述低频时钟信号的有效电平脉宽；或者

所述高频时钟信号与所述低频时钟信号均为低电平有效，接收端是利用所述同步时钟的上升沿触发，将所述接收到的高频线路时钟延时N+0.5个同步时钟周期，N为正整数，延时时间不能大于所述低频时钟信号的有效电平脉宽。

进一步地，上述方法还可具有以下特点：

所述高频时钟信号与所述低频时钟信号均为高电平有效，发送端用所述高频时钟信号对所述低频时钟信号编码时，是将所述高频时钟信号和所述低频时钟信号做“或”运算，产生携带所述低频时钟信号的有效电平脉宽信息的高频线路时钟，接收端对所述接收到的高频线路时钟进行解码时，是将所述延时后的高频线路时钟和所述接收到的高频线路时钟做“与”运算，得到带有固定延时的低频时钟信号；或者

所述高频时钟信号与所述低频时钟信号均为低电平有效，发送端用所述高频时钟信号对所述低频时钟信号编码时，是将所述高频时钟信号和所述低频时钟信号做“与”运算，产生携带所述低频时钟信号的有效电平脉宽信息的所述高频线路时钟；接收端对所述接收到的高频线路时钟进行解码时，是将所述延时后的高频线路时钟和所述接收到的高频线路时钟做“或”运算，得到带有固定延时的低频时钟信号。

进一步地，上述方法还可具有以下特点：

所述低频时钟信号的频率低于1KHz，所述高频时钟信号的频率高于500KHz，通过对发送端的所述系统主时钟分别进行不同次数的分频得到的。

进一步地，上述方法还可具有以下特点：

所述高频时钟信号的有效电平脉宽小于所述低频时钟信号的有效电平脉宽，且频率为所述低频时钟信号的正整数倍；所述同步时钟的频率为所述系统主时钟的正整数倍，所述低频时钟信号的有效电平脉宽与所述高频信号的有效电平脉宽的差值应大于同步时钟周期的宽度。

本发明提供的实现分体模块之间隔直低频信号传输的系统，包括发送端和接收端，所述发送端和接收端均为分体模块，其中：

发送端包括主时钟单元、子时钟单元、编码器和隔直变压器；接收端包括隔直变压器、时钟恢复单元，延时单元和解码器；其中：

所述主时钟单元用于产生系统主时钟并传输到所述子时钟单元；

所述子时钟单元用于对所述系统主时钟进行不同次数的分频，分别得到低频时钟信号和高频时钟信号；

所述编码器用所述高频时钟信号对所述低频时钟信号编码后产生高频线路时钟并通过所述发送端的隔直变压器发送到接收端；

所述接收端的隔直变压器用于将接收到的所述高频线路时钟传输到所述时钟恢复单元；

所述时钟恢复单元用于将所述接收到的高频线路时钟倍频后得到接收端的同步时钟并传输到所述延时单元；

所述延时单元用所述接收端的同步时钟对所述接收到的高频线路时钟延时后得到延时后的高频线路时钟并传输给所述解码器；

所述解码器用于对所述延时后的高频线路时钟与所述接收到的高频线路时钟解码得到带有固定延时的低频时钟信号。

进一步地，上述系统还可具有以下特点：

所述子时钟单元包括n₁分频模块和n₂分频模块，所述n₁分频模块对所述系统主时钟分频得到所述低频时钟信号，所述n₂分频模块对所述系统主时钟分频得到所述高频时钟信号，所述n₁分频模块与所述n₂分频模块采用同一清零信号，保证得到的所述低频时钟信号与所述高频时钟信号的相位对齐。

进一步地，上述系统还可具有以下特点：

所述编码器为“或”门，将所述高频时钟信号对所述低频时钟信号做“或”运算后，产生携带所述低频时钟信号的高电平脉宽信息的高频线路时钟，所述解码器为“与”门，对所述延时后的高频线路时钟与所述接收到的高频线路时钟做“与”运算得到所述带有固定延时的低频时钟信号；或者

所述编码器为“与”门，将所述高频时钟信号对所述低频时钟信号做“与”运算后，产生携带所述低频时钟信号的低电平脉宽信息的高频线路时钟，所述解码器为“或”门，对所述延时后的高频线路时钟与所述接收到的高频线路时钟做“或”运算得到所述带有固定延时的低频时钟信号；

所述高频时钟信号的有效电平脉宽小于所述低频时钟信号的有效电平脉宽，且频率为所述低频时钟信号的正整数倍；所述同步时钟的频率为所述系统主时钟的正整数倍，所述低频时钟信号的有效电平脉宽与所述高频信号的有效电平脉宽的差值应大于同步时钟周期的宽度。

进一步地，上述系统还可具有以下特点：

所述延时单元包含一个或多个串接的延时模块，将所述同步时钟作为各延时模块的触发信号；各分体模块采用相同的延时单元；

所述高频时钟信号与所述低频时钟信号均为高电平有效，所述延时单元是利用所述同步时钟的下降沿触发，将所述接收到的高频线路时钟延时N+0.5个同步时钟周期，N为正整数，延时时间不能大于低频时钟信号的有效电平脉宽；或者，所述高频时钟信号与所述低频时钟信号均为低电平有效，所述延时单元是利用所述同步时钟的上升沿触发，将所述接收到的高频线路时钟延时N+0.5个同步时钟周期，N为正整数，延时时间不能大于低频时钟信号的有效电平脉宽。

进一步地，上述系统还可具有以下特点：

所述n₁分频模块的分频次数为所述n₂分频模块的分频次数的正整数倍；所述时钟恢复单元倍频的次数为所述n₂分频模块的分频次数的正整数倍。

本发明所述方法用简单的方案和低廉的成本实现了低频时钟信号隔直传输。消除了分体模块之间瞬态电势差对分体模块的损坏；改善了系统的EMC的辐射性能；提高了雷击浪涌防护性能。

附图说明

图1是本发明实施例的系统组成框图；

图2是本发明实施例的主时钟单元原理图；

图3是本发明实施例的子时钟单元原理图；

图4是本发明实施例的延时单元原理图；

图5是本发明实施例的流程图。

具体实施方式

本发明分体模块之间低频时钟信号直接通过隔直变压器传输的方法是通过对系统主时钟不同次数的分频得到低频时钟信号和高频时钟信号，用高频时钟信号对低频时钟信号编码后产生高频线路时钟后经隔直变压器发送与接收；接收端对接收到的高频线路时钟进行解码得到带有固定延时的低频时钟信号。

下面结合附图对本发明的技术方案实施例作进一步的详细说明。

图1是本发明实施例的系统组成框图，系统包括发送端和接收端，其中发送端包括主时钟单元1、子时钟单元2、编码器3和隔直变压器4；接收端包括隔直变压器5、时钟恢复单元6、延时单元7和解码器8。

主时钟单元1产生系统主时钟clk₀并传输到子时钟单元2，子时钟单元2将系统主时钟clk₀通过不同次数的分频分别产生一个低频时钟信号clk₁和一个高频时钟信号clk₂，并将低频时钟信号clk₁和高频时钟信号clk₂传输到编码器3，其中低频时钟信号clk₁的频率低于1KHz，高频时钟信号clk₂的频率高于500KHz。编码器3将低频时钟信号clk₁的有效电平如高电平脉宽信息编码到高频时钟信号clk₂上，产生高频线路时钟clk₃并通过发送端的隔直变压器4和接收端的隔直变压器5传输到接收端的时钟恢复单元6，时钟恢复单元6对接收到的高频线路时钟clk₃倍频产生接收端的同步信号clk₄，将接收端的同步时钟clk₄作为延时单元7的触发信号，通过延时单元7对接收到的高频线路时钟clk₃进行延时，延时N+1/2个同步信号周期(N为正整数)后产生延时后的高频线路时钟clk₅，并将延时后的高频线路时钟clk₅与接收到的高频线路时钟clk₃送入解码器8进行解码得到带有固定延时的低频时钟信号clk₆。

其中，主时钟单元1原理图如图2所示，包括恒温控制晶体振荡器101、前级驱动器102和后级驱动器103。恒温控制晶体振荡器101输出系统主时钟频率的正弦波信号，由前级驱动器102利用反相器的模拟特性，将正弦波信号转换成系统可使用的方波信号并传输给后级驱动器103，通过抖动指标较小的缓冲器构成的后级驱动缓冲103产生系统主时钟clk₀。

子时钟单元2原理图如图3所示，包括n₁分频模块201和n₂分频模块202。当子时钟单元2获取主时钟单元1输入的系统主时钟clk₀后经过n₁分频模块201分频得到低频时钟信号clk₁并传输到编码器3；n₂分频模块202将系统主时钟clk₀分频得到高频时钟信号clk₂并传输到编码器3。其中n₁分频模块201和n₂分频模块202采用同一清零信号，保证低频时钟信号clk₁与高频时钟信号clk₂的相位对齐。

本实施例中编码器3由“或”门实现，“或”门对接收到的低频时钟信号clk₁和高频时钟信号clk₂进行“或”运算后，得到高频线路时钟并通过发送端的隔直变压器4发送，由接收端的隔直变压器5接收。

时钟恢复单元6用于将接收到的高频线路时钟clk₃倍频，使倍频后的信号为发送端的系统主时钟clk₀频率的正整数倍，作为接收端的同步时钟clk₄。

延时单元7的原理图如图4所示，由一个或多个串接的延时模块构成，该图中是用2个D触发器串接为例。利用接收端的同步时钟clk₄作为触发信号，该图中是连接到D触发器的时钟信号端，对接收到的高频线路时钟clk₃进行延时，产生延时后的高频线路时钟clk₅。本实施例是将同步时钟clk₄连接到D触发器的时钟信号端并用下降沿触发(高电平有效时用下降沿触发，如低电平有效，应用上升沿触发)，将接收到的高频线路时钟clk₃延时1.5个同步时钟周期，延时的周期由延时单元7包含的D触发器的级数所决定。对接收到的高频线路时钟clk₃延时N+0.5个同步时钟周期(N为正整数)，延时时间不能大于低频时钟信号clk₁的有效电平脉宽。只要各分体模块延迟的拍数一致，各分体模块恢复出的低频时钟信号相位对齐。

解码器8将延时单元7传输来的延时后的高频线路时钟clk₅和接收到的高频线路时钟clk₃做解码运算后，本实施例是送到与门做“与”运算，解码出带有固定延时的低频时钟信号clk₆。

图5所示为本发明实施例的流程图，具体实施步骤如下：

步骤501：发送端产生系统主时钟clk₀，为整个发送端提供系统主时钟，所述系统主时钟clk₀满足系统规范要求的性能指标；

步骤502：将发送端产生的系统主时钟clk₀分别进行n₁(n₁∈正整数)次分频和n₂(n₂∈正整数)次分频后，产生低频时钟信号clk₁与高频时钟信号clk₂；

高频时钟信号clk₂需要满足四点：

首先，为了保证高频线路时钟能通过隔直变压器且方便选择合适的隔直变压器，高频时钟信号clk₂的频率需大于500KHz级别；

其次，高频时钟信号clk₂的有效电平(高电平或低电平)脉宽应小于低频时钟信号clk₁的有效电平脉宽，并且低频时钟信号clk₁的有效电平脉宽与高频时钟信号clk₂的有效电平脉宽的差值应大于接收端的同步时钟号clk₄周期的宽度，如果所述差值小于接收端的同步时钟信号clk₄周期的宽度，则低频时钟信号clk₁做“或”运算编码到高频时钟信号clk₂的波形后，“与”运算解码时低频时钟信号clk₁的信息会丢失；

第三，高频时钟信号clk₂的频率应为低频时钟信号clk₁的正整数倍，以保证低频时钟信号clk₁编码到高频时钟信号clk₂波形中后，高频时钟信号频率保持不变；

最后，为了在接收端能同步恢复出低频时钟信号clk₁，在接收端从接收到的高频线路时钟clk₃倍频的接收端的同步时钟clk₄应为发送端系统主时钟clk₀频率的正整数倍。

步骤503：发送端将低频时钟信号clk₁的有效电平脉宽信息编码到高频时钟信号clk₂波形中，产生携带低频时钟信号clk₁的有效电平脉宽信息的高频线路时钟clk₃并通过发送端的隔直变压器4发送，由接收端的隔直变压器5接收；

步骤504：接收端对接收到的高频线路时钟clk₃进行倍频，使倍频后的同步时钟clk₄为发送端的系统主时钟clk₀频率的正整数倍，由于倍频后的同步时钟clk₄与接收到的高频线路时钟clk₃相位对齐，因此当高电平有效时利用同步时钟clk₄的下降沿(如果低电平有效则利用同步时钟clk₄的上升沿)触发，对接收到的高频线路时钟clk₃延时N+0.5个同步时钟周期(N为正整数)，延时时间不能大于低频时钟信号clk₁的有效电平脉宽，从而实现对接收到的高频线路时钟clk₃的可靠采样；

步骤505：利用接收端的同步时钟clk₄作为触发信号对接收到的高频线路时钟clk₃延时，产生延时后的高频线路时钟clk₅；

步骤506：延时后的高频线路时钟clk₅与接收到的高频线路时钟clk₃通过解码器8如“与”门，对接收到的携带低频时钟信号的有效电平脉宽信息的高频线路时钟解码，得到带有固定延时的低频时钟信号clk₆，带有固定延时的低频时钟信号clk₆相对低频时钟信号clk₁有固定延时，且各分体模块采用相同的延时单元时，各分体模块接收端的带有固定延时的低频时钟信号clk₆相位对齐。

本发明的应用示例如下：

系统主时钟clk₀为13MHz，发送端向接收端传输的低频时钟信号clk₁为60ms(高电平脉宽为3个13MHz时钟周期)，选择1MHz时钟(高电平脉宽为1个13MHz时钟周期)作为高频时钟信号clk₂。1MHz是13MHz的13次分频，所以n₂等于13，60ms是13MHz的780000次分频，所以n₁等于780000，1MHz时钟频率是60ms时钟频率的60000倍。发送端60ms与1MHz时钟做“或”运算，将60ms时钟的高电平脉宽信息编码到1MHz时钟波形中，形成携带60ms时钟的高电平脉宽信息的1MHz高频线路时钟并经隔直变压器传输到接收端。接收端对接收到的1MHz高频线路时钟clk₃倍频到13MHz同步时钟clk₄，利用clk₄的下降沿对1MHz接收到的高频线路时钟clk₃延时1.5个同步时钟周期，产生延时后的1MHz高频线路时钟clk₅。clk₅与clk₃做“与”运算，得到带有固定延时的60ms低频时钟信号clk₆。clk₆相对clk₁有1.5拍13MHz周期固定的延时，各分体模块接收端带有固定延时的60ms低频时钟信号clk₆相位对齐。

当然，本发明还可有其它多种实施例，在不背离本发明精神及其实质的情况下，本领域技术人员当可根据本发明做出各种相应的改变和变形，但这些相应的改变和变形都应属于发明的权利要求的保护范围。

Claims (10)

1.一种实现分体模块之间隔直低频信号传输的方法，该方法包括：

发送端通过对系统主时钟进行不同次数的分频得到低频时钟信号和高频时钟信号，用所述高频时钟信号对所述低频时钟信号编码后产生高频线路时钟并通过隔直变压器发送到接收端；其中，所述高频时钟信号与所述低频时钟信号均为高电平有效时，所述编码为“或”运算；所述高频时钟信号与所述低频时钟信号均为低电平有效时，所述编码为“与”运算；

接收端利用接收到的高频线路时钟生成频率为系统主时钟频率正整数倍的同步时钟，利用所述同步时钟将所述接收到的高频线路时钟延时后对所述接收到的高频线路时钟进行解码，得到带有固定延时的低频时钟信号；

其中：所述高频时钟信号与所述低频时钟信号均为高电平有效时，所述解码为“与”运算；所述高频时钟信号与所述低频时钟信号均为低电平有效时，所述解码为“或”运算；

所述高频时钟信号的频率高于500KHz；

所述高频时钟信号的有效电平脉宽小于所述低频时钟信号的有效电平脉宽，且频率为所述低频时钟信号的正整数倍；所述低频时钟信号的有效电平脉宽与所述高频时钟信号的有效电平脉宽的差值应大于同步时钟周期的宽度；

所述延时的时间不能大于所述低频时钟信号的有效电平脉宽；

所述发送端和接收端均为分体模块。

2.如权利要求1所述的方法，其特征在于：

所述高频时钟信号与所述低频时钟信号均为高电平有效，接收端是利用所述同步时钟的下降沿触发，将所述接收到的高频线路时钟延时N+0.5个同步时钟周期，N为正整数；或者

所述高频时钟信号与所述低频时钟信号均为低电平有效，接收端是利用所述同步时钟的上升沿触发，将所述接收到的高频线路时钟延时N+0.5个同步时钟周期，N为正整数。

3.如权利要求1所述的方法，其特征在于：

所述高频时钟信号与所述低频时钟信号均为高电平有效，发送端用所述高频时钟信号对所述低频时钟信号编码时，是将所述高频时钟信号和所述低频时钟信号做“或”运算，产生携带所述低频时钟信号的有效电平脉宽信息的高频线路时钟，接收端对所述接收到的高频线路时钟进行解码时，是将所述延时后的高频线路时钟和所述接收到的高频线路时钟做“与”运算，得到带有固定延时的低频时钟信号；或者

所述高频时钟信号与所述低频时钟信号均为低电平有效，发送端用所述高频时钟信号对所述低频时钟信号编码时，是将所述高频时钟信号和所述低频时钟信号做“与”运算，产生携带所述低频时钟信号的有效电平脉宽信息的所述高频线路时钟；接收端对所述接收到的高频线路时钟进行解码时，是将所述延时后的高频线路时钟和所述接收到的高频线路时钟做“或”运算，得到带有固定延时的低频时钟信号。

4.如权利要求1所述的方法，其特征在于：

所述低频时钟信号的频率低于1KHz，所述低频时钟信号和所述高频时钟信号，通过对发送端的所述系统主时钟分别进行不同次数的分频得到的。

5.如权利要求1所述的方法，其特征在于：

所述同步时钟的频率为所述系统主时钟的正整数倍。

6.一种实现分体模块之间隔直低频信号传输的系统，包括发送端和接收端，所述发送端和接收端均为分体模块，其特征在于：

发送端包括主时钟单元、子时钟单元、编码器和隔直变压器；接收端包括隔直变压器、时钟恢复单元，延时单元和解码器；其中：

所述主时钟单元用于产生系统主时钟并传输到所述子时钟单元；

所述子时钟单元用于对所述系统主时钟进行不同次数的分频，分别得到低频时钟信号和高频时钟信号；

所述编码器用所述高频时钟信号对所述低频时钟信号编码后产生高频线路时钟并通过所述发送端的隔直变压器发送到接收端；

所述接收端的隔直变压器用于将接收到的所述高频线路时钟传输到所述时钟恢复单元；

所述时钟恢复单元用于将所述接收到的高频线路时钟倍频后得到接收端的同步时钟并传输到所述延时单元；

所述延时单元用所述接收端的同步时钟对所述接收到的高频线路时钟延时后得到延时后的高频线路时钟并传输给所述解码器，延时的时间不能大于低频时钟信号的有效电平脉宽；

所述解码器用于对所述延时后的高频线路时钟与所述接收到的高频线路时钟解码得到带有固定延时的低频时钟信号；

其中：所述高频时钟信号与所述低频时钟信号均为高电平有效，所述编码器为“或”门，所述解码器为“与”门；或者，所述高频时钟信号与所述低频时钟信号均为低电平有效，所述编码器为“与”门，所述解码器为“或”门；

所述高频时钟信号的频率高于500KHz；

所述高频时钟信号的有效电平脉宽小于所述低频时钟信号的有效电平脉宽，且频率为所述低频时钟信号的正整数倍；所述低频时钟信号的有效电平脉宽与所述高频时钟信号的有效电平脉宽的差值应大于同步时钟周期的宽度。

7.如权利要求6所述的系统，其特征在于：

所述子时钟单元包括n₁分频模块和n₂分频模块，所述n₁分频模块对所述系统主时钟分频得到所述低频时钟信号，所述n₂分频模块对所述系统主时钟分频得到所述高频时钟信号，所述n₁分频模块与所述n₂分频模块采用同一清零信号，保证得到的所述低频时钟信号与所述高频时钟信号的相位对齐。

8.如权利要求6所述的系统，其特征在于：

所述高频时钟信号与所述低频时钟信号均为高电平有效，编码器为“或”门，将所述高频时钟信号对所述低频时钟信号做“或”运算后，产生携带所述低频时钟信号的高电平脉宽信息的高频线路时钟，所述解码器为“与”门，对所述延时后的高频线路时钟与所述接收到的高频线路时钟做“与”运算得到所述带有固定延时的低频时钟信号；或者

所述高频时钟信号与所述低频时钟信号均为低电平有效，所述编码器为“与”门，将所述高频时钟信号对所述低频时钟信号做“与”运算后，产生携带所述低频时钟信号的低电平脉宽信息的高频线路时钟，所述解码器为“或”门，对所述延时后的高频线路时钟与所述接收到的高频线路时钟做“或”运算得到所述带有固定延时的低频时钟信号；

所述同步时钟的频率为所述系统主时钟的正整数倍。

9.如权利要求6所述的系统，其特征在于：

所述延时单元包含一个或多个串接的延时模块，将所述同步时钟作为各延时模块的触发信号；各分体模块采用相同的延时单元；

所述高频时钟信号与所述低频时钟信号均为高电平有效，所述延时单元是利用所述同步时钟的下降沿触发，将所述接收到的高频线路时钟延时N+0.5个同步时钟周期，N为正整数；或者，所述高频时钟信号与所述低频时钟信号均为低电平有效，所述延时单元是利用所述同步时钟的上升沿触发，将所述接收到的高频线路时钟延时N+0.5个同步时钟周期，N为正整数。

10.如权利要求6或7所述的系统，其特征在于：

所述n₁分频模块的分频次数为所述n₂分频模块的分频次数的正整数倍；所述时钟恢复单元倍频的次数为所述n₂分频模块的分频次数的正整数倍。

Images