CN101764609B

CN101764609B - 低功率模拟数字转换器

Info

Publication number: CN101764609B
Application number: CN200810185286A
Authority: CN
Inventors: 林冠谕; 洪棕顺
Original assignee: Industrial Technology Research Institute ITRI
Current assignee: Industrial Technology Research Institute ITRI
Priority date: 2008-12-24
Filing date: 2008-12-24
Publication date: 2012-10-03
Anticipated expiration: 2028-12-24
Also published as: CN101764609A

Abstract

一种低功率模拟数字转换器，包括：对直流电压转换以输出第一数字编码与第一残余电压的第一流水线级；对第一残余电压转换以输出第二数字编码与第二残余电压的第二流水线级；接收并对第二残余电压转换以输出第三数字编码的快闪式模拟数字转换器；合并该第一、第二与第三数字编码以输出原始数字信号的合并单元；依据参考数字信号以及该第一、第二与该第三数字编码，而对该原始数字信号校准以输出准确数字信号的数字背景校准单元。其中，该第一和第二流水线级均包含交换电容式电路及操作在线性稳定区中的未完全稳定状态的运算放大器。藉此，可大幅地降低流水线级的运算放大器的频宽需求以降低功耗，却又不影响模拟数字转换器的整体效能。

Description

低功率模拟数字转换器

技术领域

本发明涉及一种模拟数字转换器，且特别涉及一种低功率模拟数字转换器。

背景技术

模拟数字转换器(analog to digital converter，ADC)的主要功效是把自然界的模拟信号转换为例如数字信号处理器(digital signal processor，DSP)可以处理的数字信号。由于现今无线通信与手持式装置的发展相当迅速，以至于具备有中高采样速度与中高采样解析度特性的模拟数字转换器已被广泛地运用在其中。如此一来，为了要延长无线通信与手持式装置的使用时间，如何降低所应用的模拟数字转换器整体的消耗功率，也随即成为本发明相关领域的技术人员所欲琢磨的重点课题。

发明内容

本发明提供一种模拟数字转换器，其包括第一流水线级、第二流水线级、快闪式模拟数字转换器、合并单元，以及数字背景校准单元。第一流水线级用以接收并对一已采样及保持过后的直流电压进行转换，藉以输出第一数字编码与第一残余电压。第二流水线级用以接收并对所述第一残余电压进行转换，藉以输出第二数字编码与第二残余电压。所述第一与所述第二流水线级皆包含交换电容式电路与运算放大器，其中交换电容式电路与运算放大器构成闭合回路，且运算放大器操作在线性稳定区中的未完全稳定状态。快闪式模拟数字转换器耦接第二流水线级，用以接收并对所述第二残余电压进行转换，藉以输出第三数字编码。合并单元耦接第一与第二流水线级以及快闪式模拟数字转换器，用以接收并合并所述第一、所述第二与所述第三数字编码，藉以输出原始数字信号。数字背景校准单元耦接合并单元、第一与第二流水线级以及快闪式模拟数字转换器，用以接收所述原始数字信号以及所述第一、第二和第三数字编码，并依据参考数字信号以及所述第一、第二和第三数字编码，而对所述原始数字信号进行校准，藉以输出准确数字信号。

本发明提供另一种模拟数字转换器，其包括流水线级、快闪式模拟数字转换器、合并单元，以及数字背景校准单元。流水线级用以接收并对一已采样及保持过后的直流电压进行转换，藉以输出第一数字编码与残余电压。所述流水线级包含交换电容式电路与运算放大器，其中交换电容式电路与运算放大器构成闭合回路，且运算放大器操作在线性稳定区中的未完全稳定状态。快闪式模拟数字转换器耦接流水线级，用以接收并对所述残余电压进行转换，藉以输出第二数字编码。合并单元耦接流水线级与快闪式模拟数字转换器，用以接收并合并所述第一与所述第二数字编码，藉以输出原始数字信号。数字背景校准单元耦接合并单元、流水线级以及快闪式模拟数字转换器，用以接收所述原始数字信号以及所述第一与第二数字编码，并依据参考数字信号以及所述第一与第二数字编码，而对所述原始数字信号进行校准，藉以输出准确数字信号。

本发明提供另一种模拟数字转换器，其包括流水线级、合并单元，以及数字背景校准单元。流水线级用以接收并对一已采样及保持过后的直流电压进行转换，藉以输出第一数字编码与残余电压后，再对所述残余电压进行转换，藉以进一步地输出第二数字编码。所述流水线级包含交换电容式电路与运算放大器，其中交换电容式电路与运算放大器构成闭合回路，且运算放大器操作在线性稳定区中的未完全稳定状态。合并单元耦接流水线级，用以接收并合并所述第一与所述第二数字编码，藉以输出原始数字信号。数字背景校准单元耦接合并单元与流水线级，用以接收所述原始数字信号以及所述第一与第二数字编码，并依据参考数字信号以及所述第一与第二数字编码，而对所述原始数字信号进行校准，藉以输出准确数字信号。

应了解的是，上述一般描述及以下具体实施方式仅为例示性及阐释性的，其并不能限制本发明所欲主张的范围。

附图说明

图1绘示为本发明一示范性实施例的流水线式模拟数字转换器(pipelined ADC)的方块图。

图2绘示为本发明一示范性实施例的二阶式模拟数字转换器(two-stepADC)的方块图。

图3绘示为本发明一示范性实施例的循环式模拟数字转换器(cyclicADC)的方块图。

【主要元件符号说明】

100：流水线式模拟数字转换器

101：采样与保持单元

103、105：开关

107、109：流水线级

108a：交换电容式电路

108b：运算放大器

111：快闪式模拟数字转换器

113：参考模拟数字转换器

115：合并单元

117：数字背景校准单元

200：二阶式模拟数字转换器

300：循环式模拟数字转换器

Sai：输入模拟信号

fs：采样频率

DC：直流电压

fr：参考频率

Ref_code：参考数字信号

F_code、S_code、TH_code、F_code’、F_code”、S_code’、S_code”：数字编码

ORG_code、ORG_code’、ORG_code”：原始数字信号

ACC_code、ACC_code’、ACC_code”：准确数字信号

Vr1、Vr2、Vr1’、Vr1”：残余电压

具体实施方式

现将详细参考本发明的几个示范性实施例，在附图中说明所述几个示范性实施例的实例。另外，凡可能之处，在附图及实施例中使用相同标号的元件/构件代表相同或类似部分。

图1绘示为本发明一示范性实施例的流水线式模拟数字转换器(pipelined ADC)100的方块图。请参照图1，流水线式模拟数字转换器100包括采样与保持单元(sample and hold unit)101、开关103与105、至少二个流水线级(pipelined stage)107与109、快闪式模拟数字转换器(flashADC)111、参考模拟数字转换器113、合并单元115，以及数字背景校准单元(digital background calibration unit)117。

在本示范性实施例中，采样与保持单元101用以接收输入模拟信号Sai，并依据采样频率fs而对输入模拟信号Sai进行采样与保持，藉以输出已采样及保持过后的直流电压DC。开关103的一端耦接采样与保持单元101，而开关103的另一端则耦接流水线级107。开关103受控于采样频率fs，且用以将已采样及保持过后的直流电压DC提供给流水线级107。

开关105的一端耦接采样与保持单元101，而开关105的另一端则耦接参考模拟数字转换器113。开关105受控于参考频率fr，且用以将已采样及保持过后的直流电压DC提供给参考模拟数字转换器113。其中，参考频率fr为采样频率fs的1/M倍(M为正整数)，亦即：fr＝fs/M。参考模拟数字转换器113用以对由开关105所提供的已采样及保持过后的直流电压DC进行模拟数字转换，藉以提供参考数字信号Ref_code。

流水线级107用以接收并对由开关103所提供的已采样及保持过后的直流电压DC进行转换，藉以输出数字编码F_code与残余电压(residuevoltage)Vr1。流水线级109用以接收并对流水线级107所输出的残余电压Vr1进行转换，藉以输出数字编码S_code与残余电压Vr2。

在本示范性实施例中，流水线级107与109皆包含交换电容式电路(switched capacitor circuit)108a与运算放大器(operational amplifier，OPAmp)108b。其中，流水线级107的交换电容式电路108a由多个电容与开关所组成，且这些电容与开关的数量由流水线级107所欲解析出的数字编码F_code的位数所决定。

相似地，流水线级109的交换电容式电路108a由多个电容与开关所组成，且这些电容与开关的数量由流水线级109所欲解析出的数字编码S_code的位数所决定。然而，这些知识实属本发明领域的技术人员所熟识的技术，故而在此并不再加以赘述。另外，流水线级107与109的交换电容式电路108a与运算放大器108b会构成闭合回路(close loop)，且流水线级107与109的运算放大器108b会操作在线性稳定区(linear settling)中的未完全稳定状态(incomplete settling)。

快闪式模拟数字转换器111耦接流水线级109，用以接收并对残余电压Vr2进行转换，藉以输出数字编码TH_code。合并单元115耦接流水线级107与109以及快闪式模拟数字转换器111，用以接收并合并数字编码F_code、S_code与TH_code，藉以输出原始数字信号ORG_code。

数字背景校准单元耦接参考模拟数字转换器113、合并单元115、流水线级107、109以及快闪式模拟数字转换器111，用以接收原始数字信号ORG_code以及数字编码F_code、S_code与TH_code，并依据参考数字信号Ref_code以及数字编码F_code、S_code与TH_code，而对原始数字信号ORG_code进行校准，藉以输出准确数字信号ACC_code。

在本示范性实施例中，数字背景校准单元117可以利用适应性滤波器(adapted filter)来实施，其用以接收原始数字信号ORG_code、参考数字信号Ref_code以及数字编码F_code、S_code与TH_code，并将原始数字信号ORG_code的频率降M倍后以与参考数字信号相减Ref_code，藉此获得一误差函数(error function)以搭配数字编码F_code、S_code与TH_code来执行自我训练的机制，从而对原始数字信号ORG_code进行校准后输出准确数字信号ACC_code。

基于上述可知，由于流水线级107与109的交换电容式电路108a与运算放大器108b构成闭合回路，且流水线级107与109的运算放大器108b操作在线性稳定区中的未完全稳定状态(亦即流水线级107与109的运算放大器108b不会操作在回转(slew)的状态)。如此一来，即可确保流水线级107与109不会产生有跟信号大小相关(signal dependent)的失真源，从而使得流水线级107与109的运算放大器108b所产生的增益误差(gainerror)可以被看作是一个常数增益误差(constant gain error)。此举，不但可以大幅减低数字背景校准单元117的硬件架构复杂度，且更可以减少数字背景校准单元117的面积与功率消耗。

也亦因如此，数字背景校准单元117才得以依据参考参考数字信号Ref_code以及数字编码F_code、S_code与TH_code，而对原始数字信号ORG_code进行校准，藉以输出准确数字信号ACC_code。除此之外，由于流水线级107与109的运算放大器108b操作在线性稳定区中的未完全稳定状态，故而可以大幅地降低流水线级107与109的运算放大器108b的频宽(band width)需求，却又不影响流水线式模拟数字转换器100的整体效能。如此一来，流水线式模拟数字转换器100整体的消耗功率即可被大幅地降低，从而达到省电的目的。

在本发明其他的示范性实施例中，流水线级107也可直接通过其内部的采样与保持单元(未绘示)来接收输入模拟信号Sai，如此一来即可省略采样与保持单元101。另外，虽然上述示范性实施例以需要参考数字信号Ref_code来校准原始数字信号ORG_code的数字背景校准单元117为例来做说明，但在本发明其他的示范性实施例中，也可采用不需要参考数字信号Ref_code来校准原始数字信号ORG_code的数字背景校准技术，如此一来即可省略参考模拟数字转换器113。

再者，虽然上述示范性实施例以两个流水线级107与109为例来做说明，但以本领域的技术人员在参照完上述示范性实施例的教导后，应当可以类推出两个以上流水线级的实施方式，故而在此并不再加以赘述，且上述建议及教导的众多变形示范性实施方式亦属本发明所欲保护的范围。

图2绘示为本发明一示范性实施例的二阶式模拟数字转换器(two-stepADC)200的方块图。请参照图2，二阶式模拟数字转换器200包括采样与保持单元101、开关103与105、一个流水线级107、快闪式模拟数字转换器111、参考模拟数字转换器113、合并单元115，以及数字背景校准单元117。

流水线级107用以接收并对由开关103所提供的已采样及保持过后的直流电压DC进行转换，藉以输出数字编码F_code’与残余电压(residuevoltage)Vr1’。在本示范性实施例中，流水线级107包含交换电容式电路108a与运算放大器108b。其中，流水线级107的交换电容式电路108a由多个电容与开关所组成，且这些电容与开关的数量由流水线级107所欲解析出的数字编码F_code’的位数所决定。

然而，这些知识实属本发明领域的技术人员所熟识的技术，故而在此并不再加以赘述。另外，流水线级107的交换电容式电路108a与运算放大器108b会构成闭合回路，且流水线级107的运算放大器108b会操作在线性稳定区中的未完全稳定状态。

快闪式模拟数字转换器111耦接流水线级107，用以接收并对残余电压Vr1’进行转换，藉以输出数字编码S_code’。合并单元115耦接流水线级107与快闪式模拟数字转换器111，用以接收并合并数字编码F_code’与S_code’，藉以输出原始数字信号ORG_code’。

数字背景校准单元耦接参考模拟数字转换器113、合并单元115、流水线级107以及快闪式模拟数字转换器111，用以接收原始数字信号ORG_code’以及数字编码F_code’与S_code’，并依据参考数字信号Ref_code以及数字编码F_code’与S_code’，而对原始数字信号ORG_code’进行校准，藉以输出准确数字信号ACC_code’。

在本示范性实施例中，数字背景校准单元117可以利用适应性滤波器来实施，其用以接收原始数字信号ORG_code’、参考数字信号Ref_code以及数字编码F_code’与S_code’，并将原始数字信号ORG_code’的频率降M倍后以与参考数字信号相减Ref_code，藉此获得一误差函数以搭配数字编码F_code’与S_code’来执行自我训练的机制，从而对原始数字信号ORG_code’进行校准后输出准确数字信号ACC_code’。

基于上述可知，由于流水线级107的交换电容式电路108a与运算放大器108b构成闭合回路，且流水线级107的运算放大器108b操作在线性稳定区中的未完全稳定状态(亦即流水线级107的运算放大器108b不会操作在回转的状态)。如此一来，即可确保流水线级107不会产生有跟信号大小相关的失真源，从而使得流水线级107的运算放大器108b所产生的增益误差可以被看作是一个常数增益误差。此举，不但可以大幅减低数字背景校准单元117的硬件架构复杂度，且更可以减少数字背景校准单元117的面积与功率消耗。

也亦因如此，数字背景校准单元117才得以依据参考数字信号Ref_code以及数字编码F_code’与S_code’，而对原始数字信号ORG_code’进行校准，藉以输出准确数字信号ACC_code’。除此之外，由于流水线级107的运算放大器108b操作在线性稳定区中的未完全稳定状态，故而可以大幅地降低流水线级107的运算放大器108b的频宽需求，却又不影响二阶式模拟数字转换器200的整体效能。如此一来，二阶式模拟数字转换器200整体的消耗功率即可被大幅地降低，从而达到省电的目的。

在本发明其他的示范性实施例中，流水线级107也可直接通过其内部的采样与保持单元(未绘示)来接收输入模拟信号Sai，如此一来即可省略采样与保持单元101。另外，虽然上述示范性实施例以需要参考数字信号Ref_code来校准原始数字信号ORG_code’的数字背景校准单元117为例来做说明，但在本发明其他的示范性实施例中，也可采用不需要参考数字信号Ref_code来校准原始数字信号ORG_code’的数字背景校准技术，如此一来即可省略参考模拟数字转换器113，而上述建议及教示的众多变形示范性实施方式亦属本发明所欲保护的范围。

图3绘示为本发明一示范性实施例的循环式模拟数字转换器(cyclicADC)300的方块图。请参照图3，循环式模拟数字转换器300包括采样与保持单元101、开关103与105、一个流水线级107、参考模拟数字转换器113、合并单元115，以及数字背景校准单元117。

流水线级107用以接收并对由开关103所提供的已采样及保持过后的直流电压DC进行转换，藉以输出数字编码F_code”与残余电压Vr1”后，再对残余电压Vr1”进行转换(亦即残余电压Vr1”会进行回馈)，藉以进一步地输出数字编码S_code”。在本示范性实施例中，流水线级107包含交换电容式电路108a与运算放大器108b。其中，流水线级107的交换电容式电路108a由多个电容与开关所组成，且这些电容与开关的数量由流水线级107所欲解析出的数字编码F_code”与S_code”的位数所决定。

合并单元115耦接流水线级107，用以接收并合并数字编码F_code”与S_code”，藉以输出原始数字信号ORG_code”。数字背景校准单元耦接参考模拟数字转换器113、合并单元115以及流水线级107，用以接收原始数字信号ORG_code”以及数字编码F_code”与S_code”，并依据参考数字信号Ref_code以及数字编码F_code”与S_code”，而对原始数字信号ORG_code”进行校准，藉以输出准确数字信号ACC_code”。

在本示范性实施例中，数字背景校准单元117可以利用适应性滤波器来实施，其用以接收原始数字信号ORG_code”、参考数字信号Ref_code以及数字编码F_code”与S_code”，并将原始数字信号ORG_code”的频率降M倍后以与参考数字信号相减Ref_code，藉此获得一误差函数以搭配数字编码F_code”与S_code”来执行自我训练的机制，从而对原始数字信号ORG_code”进行校准后输出准确数字信号ACC_code”。

也亦因如此，数字背景校准单元117才得以依据参考数字信号Ref_code以及数字编码F_code”与S_code”，而对原始数字信号ORG_code”进行校准，藉以输出准确数字信号ACC_code”。除此之外，由于流水线级107的运算放大器108b操作在线性稳定区中的未完全稳定状态，故而可以大幅地降低流水线级107的运算放大器108b的频宽需求，却又不影响循环式模拟数字转换器300的整体效能。如此一来，循环式模拟数字转换器300整体的消耗功率即可被大幅地降低，从而达到省电的目的。

在本发明其他的示范性实施例中，流水线级107也可直接通过其内部的采样与保持单元(未绘示)来接收输入模拟信号Sai，如此一来即可省略采样与保持单元101。另外，虽然上述示范性实施例以需要参考数字信号Ref_code来校准原始数字信号ORG_code”的数字背景校准单元117为例来做说明，但在本发明其他的示范性实施例中，也可采用不需要参考数字信号Ref_code来校准原始数字信号ORG_code”的数字背景校准技术，如此一来即可省略参考模拟数字转换器113，而上述建议及教示的众多变形示范性实施方式亦属本发明所欲保护的范围。

综上所述，本发明所提出的各式模拟数字转换器皆是将其内的流水线级所应用的交换电容式电路与运算放大器设计为闭合回路，且让运算放大器操作在线性稳定区中的未完全稳定状态(亦即不让运算放大器操作在回转的状态)。如此一来，即可确保流水线级不会产生有跟信号大小相关的失真源，从而使得运算放大器所产生的增益误差可以被看作是一个常数增益误差。也亦因如此，数字背景校准单元才得以依据参考模拟数字转换器所提供的参考数字信号，而对原始数字信号进行校准，藉以输出准确数字信号。

除此之外，由于流水线级的运算放大器操作在线性稳定区中的未完全稳定状态，故而可以大幅地降低流水线级的运算放大器的频宽需求，却又不影响各式模拟数字转换器的整体效能。如此一来，各式模拟数字转换器整体的消耗功率即可被大幅地降低，从而达到省电的目的。

虽然本发明已以上述示范性实施例公开如上，然其并非用以限定本发明，本领域技术人员，在不脱离本发明的精神和范围内，当可作些许的更动与润饰，因此本发明的保护范围当视所附权利要求书所界定者为准。

Claims

1.一种模拟数字转换器，其特征在于其包括：

第一流水线级，用以接收并对已采样及保持过后的直流电压进行转换，藉以输出第一数字编码与第一残余电压；

第二流水线级，用以接收并对所述第一残余电压进行转换，藉以输出第二数字编码与第二残余电压，其中所述第一与所述第二流水线级皆包含：

交换电容式电路；以及

运算放大器，其与所述交换电容式电路构成闭合回路，且操作在线性稳定区中的未完全稳定状态；

快闪式模拟数字转换器，耦接所述第二流水线级，用以接收并对所述第二残余电压进行转换，藉以输出第三数字编码；

合并单元，耦接所述第一与所述第二流水线级以及所述快闪式模拟数字转换器，用以接收并合并所述第一、所述第二与所述第三数字编码，藉以输出原始数字信号；以及

数字背景校准单元，耦接所述合并单元、所述第一与所述第二流水线级以及所述快闪式模拟数字转换器，用以接收所述原始数字信号以及所述第一、所述第二与所述第三数字编码，并依据参考数字信号以及所述第一、所述第二与所述第三数字编码，而对所述原始数字信号进行校准，藉以输出准确数字信号。

2.如权利要求1所述的模拟数字转换器，其特征在于其还包括：

采样与保持单元，用以接收输入模拟信号，并依据采样频率而对所述输入模拟信号进行采样与保持，藉以输出所述已采样及保持过后的直流电压。

3.如权利要求2所述的模拟数字转换器，其特征在于其还包括：

第一开关，其一端耦接所述采样与保持单元，而其另一端则耦接所述第一流水线级，

其中，所述第一开关受控于所述采样频率，且用以将所述已采样及保持过后的直流电压提供给所述第一流水线级。

4.如权利要求2所述的模拟数字转换器，其特征在于其还包括：

参考模拟数字转换器，耦接所述数字背景校准单元，用以对所述已采样及保持过后的直流电压进行模拟数字转换，藉以提供所述参考数字信号。

5.如权利要求4所述的模拟数字转换器，其特征在于其还包括：

第二开关，其一端耦接所述采样与保持单元，而其另一端则耦接所述参考模拟数字转换器，

其中，所述第二开关受控于参考频率，且用以将所述已采样及保持过后的直流电压提供给所述参考模拟数字转换器，而所述参考频率为所述采样频率的1/M倍，M为正整数。

6.如权利要求5所述的模拟数字转换器，其特征在于，所述数字背景校准单元包括：

适应性滤波器，耦接所述合并单元与所述参考模拟数字转换器，用以接收所述原始数字信号、所述参考数字信号以及所述第一、所述第二与所述第三数字编码，并将所述原始数字信号的频率降M倍后以与所述参考数字信号相减，藉此获得误差函数以搭配所述第一、所述第二与所述第三数字编码来执行自我训练的机制，从而对所述原始数字信号进行校准后输出所述准确数字信号。

7.如权利要求1所述的模拟数字转换器，其特征在于，所述模拟数字转换器为流水线式模拟数字转换器。

8.一种模拟数字转换器，其特征在于其包括：

流水线级，用以接收并对已采样及保持过后的直流电压进行转换，藉以输出第一数字编码与残余电压，其中所述流水线级包含：

交换电容式电路；以及

快闪式模拟数字转换器，耦接所述流水线级，用以接收并对所述残余电压进行转换，藉以输出第二数字编码；

合并单元，耦接所述流水线级与所述快闪式模拟数字转换器，用以接收并合并所述第一与所述第二数字编码，藉以输出原始数字信号；以及

数字背景校准单元，耦接所述合并单元、所述流水线级以及所述快闪式模拟数字转换器，用以接收所述原始数字信号以及所述第一与所述第二数字编码，并依据参考数字信号以及所述第一与所述第二数字编码，而对所述原始数字信号进行校准，藉以输出准确数字信号。

9.如权利要求8所述的模拟数字转换器，其特征在于其还包括：

10.如权利要求9所述的模拟数字转换器，其特征在于其还包括：

第一开关，其一端耦接所述采样与保持单元，而其另一端则耦接所述流水线级，

其中，所述第一开关受控于所述采样频率，且用以将所述已采样及保持过后的直流电压提供给所述流水线级。

11.如权利要求9所述的模拟数字转换器，其特征在于其还包括：

12.如权利要求11所述的模拟数字转换器，其特征在于其还包括：

13.如权利要求12所述的模拟数字转换器，其特征在于所述数字背景校准单元包括：

适应性滤波器，耦接所述合并单元与所述参考模拟数字转换器，用以接收所述原始数字信号、所述参考数字信号以及所述第一与所述第二数字编码，并将所述原始数字信号的频率降M倍后以与所述参考数字信号相减，藉此获得误差函数以搭配所述第一与所述第二数字编码来执行自我训练的机制，从而对所述原始数字信号进行校准后输出所述准确数字信号。

14.如权利要求8所述的模拟数字转换器，其特征在于所述模拟数字转换器为二阶式模拟数字转换器。

15.一种模拟数字转换器，其特征在于其包括：

流水线级，用以接收并对已采样及保持过后的直流电压进行转换，藉以输出第一数字编码与残余电压后，再对所述残余电压进行转换，藉以进一步地输出第二数字编码，其中所述流水线级包含：

交换电容式电路；以及

合并单元，耦接所述流水线级，用以接收并合并所述第一与所述第二数字编码，藉以输出原始数字信号；以及

数字背景校准单元，耦接所述合并单元与所述流水线级，用以接收所述原始数字信号以及所述第一与所述第二数字编码，并依据参考数字信号以及所述第一与所述第二数字编码，而对所述原始数字信号进行校准，藉以输出准确数字信号。

16.如权利要求15所述的模拟数字转换器，其特征在于其还包括：

17.如权利要求16所述的模拟数字转换器，其特征在于其还包括：

18.如权利要求16所述的模拟数字转换器，其特征在于其还包括：

19.如权利要求18所述的模拟数字转换器，其特征在于其还包括：

20.如权利要求19所述的模拟数字转换器，其特征在于所述数字背景校准单元包括：

适应性滤波器，耦接所述合并单元与所述参考模拟数字转换器，用以接收所述原始数字信号与所述参考数字信号以及所述第一与所述第二数字编码，并将所述原始数字信号的频率降M倍后以与所述参考数字信号相减，藉此获得误差函数以搭配所述第一与所述第二数字编码来执行自我训练的机制，从而对所述原始数字信号进行校准后输出所述准确数字信号。

21.如权利要求15所述的模拟数字转换器，其特征在于所述模拟数字转换器为循环式模拟数字转换器。