CN101740574B - 只读存储器及其制作方法 - Google Patents

只读存储器及其制作方法 Download PDF

Info

Publication number
CN101740574B
CN101740574B CN2008102028379A CN200810202837A CN101740574B CN 101740574 B CN101740574 B CN 101740574B CN 2008102028379 A CN2008102028379 A CN 2008102028379A CN 200810202837 A CN200810202837 A CN 200810202837A CN 101740574 B CN101740574 B CN 101740574B
Authority
CN
China
Prior art keywords
material layer
memory
read
grid
memory cell
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN2008102028379A
Other languages
English (en)
Other versions
CN101740574A (zh
Inventor
蔡建祥
曹恒
陈清
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN2008102028379A priority Critical patent/CN101740574B/zh
Publication of CN101740574A publication Critical patent/CN101740574A/zh
Application granted granted Critical
Publication of CN101740574B publication Critical patent/CN101740574B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Semiconductor Memories (AREA)

Abstract

一种只读存储器及其制作方法,所述只读存储器包括至少一个存储单元,每个存储单元包括半导体衬底、位于半导体衬底上的绝缘层以及位于绝缘层上的材料层,其中,每个所述存储单元的材料层为四类具有各不相同阻态的材料层中的一类。所述只读存储器的存储容量达到了现有只读存储器容量的两倍。另外,本发明提供的只读存储器的制作方法,与逻辑器件的制作方法完全兼容,不需要新的掩模板,而且,保证了存储器的稳定性和可靠性。

Description

只读存储器及其制作方法
技术领域
本发明涉及半导体制造技术领域,特别涉及一种只读存储器及其制作方法。
背景技术
只读存储器(ROM,read only memory)是一种半导体集成电路单元,顾名思义,在正常工作过程中,ROM只能对事先存入的数据进行读取,而不能再次写入或对原先保存的数据进行修改。由于ROM所存数据稳定,即使在电源中断时,所存数据也不会丢失,因此常用于存储各种固定的或者需要重复使用的数据。只读存储器包括可编程只读存储器(PROM)、可擦可编程序只读存储器(EPROM)和电可擦可编程只读存储器(EEPROM),大部分只读存储单元由金属-氧化物-半导体(MOS)场效应管制成。
参考图1至图2所示,申请号为01109540.7的中国专利申请文件公开了一种现有的掩模式只读存储器。
首先参考图1,提供一种具有P型掺质的半导体硅衬底10;其次,以N型掺杂离子植入具有复数个互相平行的细长条区域的衬底10中,形成所述的埋入式位线11,构成源极/漏极区域;接着,在衬底10上形成一层栅极氧化层12,例如以热氧化法形成氧化硅层;随后,形成以垂直的方向横跨在埋入式位线11之上的栅极13,所述栅极13构成字符线,用于掩膜式只读存储器组件的记忆数组中;然后,在衬底10上覆盖一层图案化的光阻层14,并暴露出复数个编码区开口(coding openings)15。
接下来,参考图2,在所选择的存储单元所暴露出的信道区域中注入掺杂离子,以进行程序化步骤。所述的存储单元的信道区域位于每二条相邻位线之间且位于字符线之下的衬底中。
所形成的存储单元以阻断(Blocking)或导通(Conducting)的方式来编码,可记录“1”和“0”二种状态。对于以P型掺杂离子注入的所述存储单元,具有高的启始电压,从而处于“关”的状态,如存入二进制数字中的“0;对于未掺杂注入的存储单元,具有较低的启始电压,从而处于“开”的状态,如存入二进制数字中的“1”。
上述只读存储器制作和编码方法为现有ROM的常规制作和编码方法。只读存储器包含至少一个只读存储单元,每个只读存储单元存储一位的二进制信息;因此在存储一个字节时,就需要8位数据,也就是8个只读存储单元。
然而,随着集成电路的尺寸越来越小,只读存储器的尺寸也越来越小,对只读存储器密度的要求也随着越来越高。而如果只是根据现有技术,也就是使每个只读存储单元只存储一位二进制数据的话,对只读存储单元的制作需要非常密集,难度很大。
另外,在集成电路的制作过程中,除了制作存储器件,还需要制作各种逻辑器件。由于存储器的制作方法要考虑到数据的存储,会进行多个步骤的单独掺杂工艺,而且,存储器件过多的考虑器件的容量和稳定性,逻辑器件过多考虑器件的运算速度,两者对制作工艺的要求不尽相同。因此,一般地,存储器件的制作工艺与逻辑器件的制作工艺不能相互兼容,技术人员不得不选用不同的掩模板来分别制作存储器件和逻辑器件,或者,采用相同的掩模板,但牺牲逻辑器件的性能以满足存储器件的性能。
发明内容
本发明提供了一种只读存储器及其制作方法,实现了高密度的存储。
本发明还实现了不需要采用额外的掩模板,能与逻辑器件的制作方法完全兼容。
本发明提供一种只读存储器,包括至少一个存储单元,所述存储单元包括半导体衬底、位于半导体衬底上的绝缘层以及位于绝缘层上的材料层,其特征在于,每个所述存储单元的材料层为四类具有各不相同阻态的材料层中的一类。
可选的,所述四类具有各不相同阻态的材料层包括,所述四类材料层中,每两类材料层的方块阻值之间分别相差至少一个量级。
可选的,所述绝缘层为有源器件中的栅介质层,所述材料层为通过对有源器件中的栅极层进行处理后形成的。
可选的,所述四类具有各不相同的方块阻值的材料层包括,第一类材料层为对栅极N型掺杂注入形成的,第二类材料层为对栅极P型掺杂注入形成的,第三类材料层为栅极材料与金属的反应物形成的,第四类材料层为无掺杂栅极层。
可选的,所述栅极材料为多晶硅。
可选的,所述组成第三类材料层的反应物为钴的金属硅化物、镍的金属硅化物、钼的金属硅化物、钛的金属硅化物、铜的金属硅化物、铌的金属硅化物或所述硅化物的组合。
本发明还提供了一种只读存储器的制作方法,包括:提供一种只读存储器,包括至少一个存储单元,所述存储单元包括半导体衬底、位于半导体衬底上的绝缘层以及位于绝缘层上的材料层;对每个存储单元的所述材料层进行四类各不相同的处理中的一类处理,使所述材料层具有四类各不相同的阻态中的一类阻态。
可选的,所述材料层具有四类各不相同的阻态包括,每两类所述材料层的方块阻值分别相差至少一个量级。
可选的,采用有源器件中的栅介质层作为所述绝缘层,对有源器件中的栅极层进行处理,形成所述材料层。
可选的,所述对每个存储单元的所述材料层进行四类各不相同的处理,包括:第一类处理为在所述栅极注入N型掺杂离子,第二类处理为在所述栅极注入P型掺杂离子,第三类处理为在所述栅极采用自对准工艺,在栅极表面覆盖栅极材料与金属的反应物,第四类处理为不对所述存储单元栅极进行任何掺杂。
可选的,所述栅极材料为多晶硅。
可选的,所述栅极材料与金属的反应物为钴的金属硅化物、镍的金属硅化物、钼的金属硅化物、钛的金属硅化物、铜的金属硅化物、铌的金属硅化物或所述硅化物的组合。
与现有技术相比,本发明具有以下优点:
本发明提供了一种只读存储器及其制作方法,所述只读存储器包括至少一个存储单元,通过使所述存储单元具有四类各不相同的材料层中的任一类,而所述材料层具有各不相同的四类阻态中的任一类,从而使每个所述存储单元可以存储两位二进制数据,进而实现存储数据量的扩大。
附图说明
图1至图2为现有技术只读存储器的制作方法结构示意图;
图3是本发明只读存储器制作方法的实施方式的工艺流程图;
图4是本发明只读存储器制作方法实施方式中,形成的栅极和栅极介质层的俯视示意图;
图5是图4中沿AA’方向的剖面结构示意图;
图6是本发明只读存储器制作方法实施方式的俯视示意图;
图7、图8是图6中沿AA′方向的剖面结构示意图;
图9是本发明只读存储器制作方法实施方式的俯视示意图;
图10、图11是图9中沿AA′方向的剖面结构示意图;
图12、图13、图14是本发明只读存储器制作方法的实施方式中,形成第三类材料层106c的剖面结构示意图;
图15是本发明只读存储器制作方法的实施方式中,形成通孔的剖面结构示意图;
图16是本发明只读存储器制作方法的实施方式中,形成金属垫结构的剖面结构示意;
图17是本发明只读存储器制作方法的实施方式中,以存储单元构成只读存储器的俯视示意图。
具体实施方式
本发明实施方式提供了一种只读存储器及其制作方法,所述只读存储器包括至少一个存储单元,所述存储单元包括半导体衬底、位于半导体衬底上的绝缘层以及位于绝缘层上的材料层,其中,每个所述存储单元的材料层为四类具有各不相同阻态的材料层中的一类。所述只读存储器的存储容量达到了现有只读存储器容量的两倍。
此外,本发明实施方式提供了与逻辑器件的制法完全兼容的只读存储器的制作方法,不需要新的掩模板,而且,保证了存储器的稳定性和可靠性。
为使本发明的上述目的、特征和优点能够更加明显易懂,下面结合附图对本发明的具体实施方式做详细的说明。
本发明提供了一种只读存储器的制作方法,参考图3,包括:步骤S1,提供一种只读存储器,包括至少一个存储单元,所述存储单元包括半导体衬底、位于半导体衬底上的绝缘层以及位于绝缘层上的材料层;步骤S2,对每个存储单元的所述材料层进行四类各不相同的处理中的一类处理,使所述材料层具有四类各不相同的阻态中的一类阻态。其中,所述材料层具有四类各不相同的阻态包括,每两类材料层的方块阻值之间分别相差至少一个量级。
具体地来说,所述对存储单元的材料层进行处理,使该存储单元具有四类各不相同的阻态中的一类阻态可包括,对所述存储单元的材料层进行四类各不相同的处理中的一类,使该存储单元对应地具有四类各不相同的方块电阻中的一类。
形成所述存储单元的方法和材料为本领域技术人员熟知的方法和材料,可选的,形成所述存储单元中半导体衬底以及位于半导体衬底上的绝缘层和材料层的方法和材料可采用与制作MOS场效应管的相同的方法和材料,然后对所述材料层进行相应的处理,形成所述存储单元。
需要说明的是,以有源器件的栅介质层和栅极分别作为本发明只读存储器的绝缘层和材料层只是本发明名只读存储器的一种可选择的实施方式,本发明只读存储器的实施并不仅限于此。
此处给出一种分别以有源器件的栅介质层和栅极作为本发明只读存储器的绝缘层和材料层的实施方式,例如,以MOS管的栅极作为所述材料层,以MOS管的栅极介质层作为所述绝缘层。参考图4,图4为所述存储单元的俯视示意图,为了便于观察,图中仅示出四个存储单元a、b、c、d,每个存储单元分别表示一种具有四类各不相同阻态中一类阻态的存储单元;其中,存储单元a具有第一类阻态,存储单元b具有第二类阻态,存储单元c具有第三类阻态,存储单元d具有第四类阻态。图示中四个存储单元的位置关系仅为示例,并不对本发明的保护范围有所限制。
图5为图4中存储单元沿AA’方向的剖面结构示意图。参考图5,提供半导体衬底101a、101b、101c、101d,所述半导体衬底101a、101b、101c、101d可以为硅、III-V族或者II-VI族化合物半导体或者绝缘体上硅(SOI)。在半导体衬底中包括隔离结构102a、102b、102c、102d,所述隔离结构102a、102b、102c、102d为浅沟槽隔离(STI)结构或者局部氧化硅(LOCOS)隔离结构,可选的为采用浅沟槽隔离结构。为了简便,以下的剖面图7、8、10、11、12、13、14、15以及15中省略了隔离结构102a、102b、102c、102d,所述图例不应对本发明的保护范围有所限制。
所述半导体衬底101a、101b、101c、101d上,还对应地包括栅介质层103和栅极104a、栅介质层103b和栅极104b、栅介质层103c和栅极104c、以及栅介质层103d和栅极104d。
在65nm以下工艺节点,栅极的特征尺寸很小,本实施例中,所述的栅极104a、栅极104b、栅极104c和栅极104d可以是包含半导体材料的多层结构,例如硅、锗或其组合;本实施例中采用多晶硅,所述的多晶硅为低掺杂或者未掺杂的多晶硅。
栅介质层103a、栅介质极103b、栅介质极103c和栅介质极103d可选高介电常数(高K)材料,所述高K材料包括氧化铪、氧化铪硅、氮氧化铪硅、氧化镧、氧化锆、氧化锆硅、氧化钛、氧化钽、氧化钡锶钛、氧化钡钛、氧化锶钛、氧化铝等,可选的是氧化铪、氧化锆和氧化铝。进一步,所述的栅介质层103a、栅介质极103b、栅介质极103c和栅介质极103d也可以是氧化硅-氮化硅-氧化硅的复合结构。所述栅介质层103a、栅介质极103b、栅介质极103c和栅介质极103d还可以是氧化硅(SiO2)或氮氧化硅(SiNO)。
接下来,参考图6、图7以及图8,对存储单元a的栅极104a进行处理,形成第一类材料层106a。
具体地来说,所述第一类材料层106a可通过对栅极104a进行N型离子注入的方法形成:首先形成光刻胶层105。参考图6,图形化所述光刻胶层105,使所述光刻胶层105暴露出需要形成第一类材料层的栅极104a,对于其它部分完全覆盖。接着,参考图7,图7为图6中的存储单元沿AA’方向的剖面结构示意图。以所述光刻胶层105为掩膜,对栅极104a进行N型离子注入。所述N型掺杂例如为砷或磷;其中,砷掺杂离子注入能量为60kev,注入浓度为1015/cm2。然后,去除光刻胶层105。其中,图示深度范围不应对本发明的保护范围有所限制。
参考图8,这样,在存储单元a上形成所述第一类材料层106a,本实施例中,存储单元a具有约为150ohm/cm2的方块阻值。
接下来,参考图9、图10以及图11,对存储单元b的栅极104b进行处理,形成第二类材料层106b。
具体地来说,所述第二类材料层106b可通过对栅极104b进行p型离子注入形成:首先形成光刻胶层205。接着,参考图9,图形化所述光刻胶层205,暴露出需要形成第二类材料层的栅极104b,对于其它部分完全覆盖。接着,参考图10,以所述光刻胶层205为掩膜,对栅极104b进行P型离子注入。所述P型掺杂例如为硼或镓;其中,硼掺杂离子注入能量为5kev,注入浓度为1013-1015/cm2。然后,去除光刻胶层205。其中,图示深度范围不应对本发明的保护范围有所限制。
参考图11,这样,在存储单元b上形成所述第二类材料层106b,本实施例中,存储单元b具有约为2000ohm/cm2的方块阻值。
在另一种具体实施方式中,可以先制作第二类材料层106b,再制作第一类材料层106a,制作顺序的调换不对本发明的保护范围有所限制。
接下来,参考图12、图13,进行自对准硅化物工艺,在存储单元c的栅极104c上形成第三类材料层106c。
具体地来说,参考图12,首先,形成氧化层305a、305b、305c、305d,所述氧化层305a、305b、305c、305d分别完全覆盖第一类材料层106a、第二类材料层106b、栅极104c以及栅极104d。
接着,参考图13,形成光刻胶层307,图形化所述光刻胶层307,暴露出需要形成第三类材料层的栅极104c。
随后,采用酸性溶液去除所述暴露位置,即栅极104c上的氧化层305c,接着去除所述光刻胶层307。
然后,参考图14,在栅极104c上形成第三类栅极材料层106c。第三类材料层106c可为栅极材料与金属的反应产物。所述栅极104c的材料为多晶硅时,所述的第三类材料层106c可为钴的金属硅化物、镍的金属硅化物、钼的金属硅化物、钛的金属硅化物、铜的金属硅化物、铌的金属硅化物中的一种或者一种或几种所述硅化物的组合。
所述第三类材料层106c的形成工艺可为在等离子体氛围下,溅射金属,例如钴、镍、钼、钛、铜、铌的一种或者一种或几种所述金属的组合,至栅极104c上,形成淀积金属层,接着通过热处理工艺,使栅极104c表面与淀积金属进行反应,形成第三类材料层106c。然后通过选择性刻蚀,去除多余的淀积金属及例如其它的氧化物、氮化金属、或氮氧化金属等。所述热处理工艺和选择性刻蚀工艺为本技术领域人员所熟知的任何工艺,在此不再赘述。
这样,形成具有所述第三类材料层106c的存储单元c,其具有较低的接触电阻,本实施例中,其方块阻值约为10ohm/cm2
所述第四类材料层可为无掺杂的栅极层,参考图14,即为栅极104d。
接下来,在各存储单元材料层上形成金属垫,引出电极。具体地来说,参考图15,首先,在所述第一类材料层106a、第二类材料层106b、第三类材料层106c以及第四类材料层104d上,形成介质层109。接着,在介质层109上分别形成通孔,对应地将所述具有各不相同的材料层的存储单元a、b、c和d连接至外部电路。接着,参考图16,在所述通孔中注入金属,并对应形成金属垫110a、110b、110c及110d。所述通孔结构的制作方法为本领域技术人员熟知的任何工艺步骤;注入的金属材料为本领域技术人员熟知的任何材料,例如,金属铝、金属铜、金属钨等。
本发明只读存储器的具体实施例中,可按照所需要存储的数据的要求,包含多个按上述方法制作的存储单元,并按不同顺序对其进行组合,以实现存储要求。参考图17,本发明只读存储器的一种具体实施例中,包含按上述方法制作的四类存储单元,分别以存储单元1701、1702、1703和1704为代表,其中存储单元1701具有第一类阻态、存储单元1702具有第二类阻态、存储单元1703具有第三类阻态,以及存储单元1704具有第四类阻态。在本发明只读存储器另外的实施例中,也可只包括一类、两类或者三类存储单元,并按不同顺序对其进行组合,以满足存储需要。
采用本实施例所述的方法形成的只读存储器,其对所述材料层的处理工艺与逻辑器件的制作工艺完全兼容,例如,可以采用有源器件的栅介质层作为其绝缘层以及栅极层作为其材料层,并且现有的掩模板,不需要采用新的掩模板,从而大大简化了工艺复杂度。
此外,本实施例所述的方法形成的只读存储器,包含一个或多个存储单元,其中,每个所述存储单元具有四类各不相同的阻态中的任一类,可记录两位二进制数据,相对于现有只读存储器中存储单元只能标记一位二进制数据而言,将存储量扩大了一倍。
具体地来说,对于采用本实施例所述工艺形成的只读存储器,由于每个所述存储单元可具有四类各不相同的方块阻值中的任一类,因此在存储数据时,每个存储单元可存储两位二进制数据。将每个存储单元标记为一个信号,例如将具有第三类材料层的存储单元标记为“11”,将具有第一类材料层的存储单元标记为“10”,将具有第二类栅极材料层的存储单元标记为“01”,以及具有第四类栅极材料层的存储单元标记为“00”。
当测量所述只读存储器的存储信息时,例如,将其中各所述存储单元的一端接地,另一端施加电压。对于具有第三类材料层的存储单元,例如存储单元c,其方块电阻值较低,大约为10ohm/cm2;对于具有第一类材料层的存储单元,例如存储单元a,其存在一定的方块阻值,大约为150ohm/cm2;对于具有第二类材料层的存储单元,例如存储单元b,其方块阻值较大,大约为2000ohm/cm2;而对于栅极无掺杂的存储单元,例如存储单元d,其方块阻值接近于无穷大。由于所述具有四类不同材料层的存储单元对应得具有不同的方块阻值,在电压相同的情况下,表现为该四类存储单元呈现出各不相同的电流强度。由于不同类的所述存储单元所具有的方块阻值至少相差一个量级,因此所得到的电流强度相差也至少一个量级。根据对应的电流强度,即可读出对应存储单元中的数据,“00”或“01”或“10”或“11”。
举个例子,当所施加的电压为30mV时,若电流为3000μA左右,则为栅极表面覆盖金属硅化物的存储单元,读出与其对应的存储数据,即“11”;若电流为200μA左右,则为栅极表面为N型掺杂多晶硅的存储单元,读出与其对应的存储数据,即“10”;若电流为15μA左右,则为栅极表面为P型掺杂多晶硅的存储单元,读出与其对应的存储数据,即“01”;若电流非常小,几乎没有,则为栅极表面为无掺杂多晶硅的存储单元,读出与其对应的存储数据,即“00”。
由于采用本实施例所述方法形成的只读存储器中可存储四种不同数据,因此其存储容量是现有只读存储器容量的两倍。举个例子,当存储一个值为“10001010”的字节时,现有只读存储器的存储单元由于只具有两个状态“0”和“1”,也就是每个存储单元只能记录一位数据,因此需要8个这样的存储单元,而采用本实施例所述方法形成的只读存储器,只需要4个存储单元,即“10”“00”“10”“10”。也就是说,同样容量的情况下,采用本实施例所述方法形成的只读存储器能够存储的数据量是采用现有技术形成的只读存储器所能存储数据量的两倍。
进一步地,由于采用本实施例所述方法形成的只读存储器实现了两倍于采用现有技术形成的只读存储器的存储密度,面对同样尺寸的存储器以及同样容量的存储数据量时,本发明所需要制作的存储单元的数量是采用现有技术时所需要制作的存储单元数量的一半,减少了器件之间的相互干扰,有效地提高了存储器的稳定性和可靠性。
另外,本实施例所述方法形成的只读存储器是利用存储单元的不同方块阻值,从而实现对不同数据的存储,避免了通过有源器件实现的存储器中可能出现的漏电或击穿栅氧化层的情况,保证了存储器的稳定性和可靠性。
虽然本发明以较佳实施例披露如上,但本发明并非限定于此。任何本领域技术人员,在不脱离本发明的精神和范围内,均可作各种更动与修改,因此本发明的保护范围应当以权利要求所限定的范围为准。

Claims (8)

1.一种只读存储器,包括四个存储单元,所述存储单元包括半导体衬底、位于半导体衬底上的绝缘层以及位于绝缘层上的材料层,其特征在于,所述四个存储单元的材料层为四类具有各不相同阻态的材料层中的一类,且互不相同;所述四类材料层中,每两类材料层的方块阻值之间分别相差至少一个量级;所述四类具有各不相同的方块阻值的材料层包括,第一类材料层为对栅极N型掺杂注入形成的,第二类材料层为对栅极P型掺杂注入形成的,第三类材料层为栅极材料与金属的反应物形成的,第四类材料层为无掺杂栅极层。
2.如权利要求1所述的只读存储器,其特征在于,所述绝缘层为有源器件中的栅介质层,所述材料层为通过对有源器件中的栅极进行处理后形成的。
3.如权利要求1所述的只读存储器,其特征在于,所述栅极材料为多晶硅。
4.如权利要求3所述的只读存储器,其特征在于,所述组成第三类材料层的反应物为钴的金属硅化物、镍的金属硅化物、钼的金属硅化物、钛的金属硅化物、铜的金属硅化物、铌的金属硅化物或所述硅化物的组合。
5.一种只读存储器的制作方法,其特征在于,
提供一种只读存储器,所述只读存储器包括四个存储单元,所述存储单元包括半导体衬底、位于半导体衬底上的绝缘层以及位于绝缘层上的材料层;
对每个存储单元的所述材料层进行四类各不相同的处理中的一类处理,使所述材料层具有四类各不相同的阻态中的一类阻态,并且所述四个存储单 元的材料层互不相同,所述四类材料层中,每两类所述材料层的方块阻值分别相差至少一个量级;
所述对每个存储单元的所述材料层进行四类各不相同的处理,包括:第一类处理为在栅极注入N型掺杂离子,第二类处理为在栅极注入P型掺杂离子,第三类处理为在栅极采用自对准工艺,在栅极表面覆盖栅极材料与金属的反应物,第四类处理为不对存储单元栅极进行任何掺杂。
6.如权利要求5所述的制作方法,其特征在于,采用有源器件中的栅介质层作为所述绝缘层,对有源器件中的栅极层进行处理,形成所述材料层。
7.如权利要求6所述的制作方法,其特征在于,所述栅极材料为多晶硅。
8.如权利要求7所述的制作方法,其特征在于,所述栅极材料与金属的反应物为钴的金属硅化物、镍的金属硅化物、钼的金属硅化物、钛的金属硅化物、铜的金属硅化物、铌的金属硅化物或所述硅化物的组合。 
CN2008102028379A 2008-11-17 2008-11-17 只读存储器及其制作方法 Active CN101740574B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN2008102028379A CN101740574B (zh) 2008-11-17 2008-11-17 只读存储器及其制作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN2008102028379A CN101740574B (zh) 2008-11-17 2008-11-17 只读存储器及其制作方法

Publications (2)

Publication Number Publication Date
CN101740574A CN101740574A (zh) 2010-06-16
CN101740574B true CN101740574B (zh) 2011-08-17

Family

ID=42463769

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2008102028379A Active CN101740574B (zh) 2008-11-17 2008-11-17 只读存储器及其制作方法

Country Status (1)

Country Link
CN (1) CN101740574B (zh)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4583201A (en) * 1983-09-08 1986-04-15 International Business Machines Corporation Resistor personalized memory device using a resistive gate fet
US6417548B1 (en) * 1999-07-19 2002-07-09 United Microelectronics Corp. Variable work function transistor high density mask ROM
CN1917186A (zh) * 2005-08-15 2007-02-21 旺宏电子股份有限公司 制造一种非易失性存储元件的方法
CN101110266A (zh) * 2006-07-20 2008-01-23 华邦电子股份有限公司 氮化储存记忆单元的多级操作

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4583201A (en) * 1983-09-08 1986-04-15 International Business Machines Corporation Resistor personalized memory device using a resistive gate fet
US6417548B1 (en) * 1999-07-19 2002-07-09 United Microelectronics Corp. Variable work function transistor high density mask ROM
CN1917186A (zh) * 2005-08-15 2007-02-21 旺宏电子股份有限公司 制造一种非易失性存储元件的方法
CN101110266A (zh) * 2006-07-20 2008-01-23 华邦电子股份有限公司 氮化储存记忆单元的多级操作

Also Published As

Publication number Publication date
CN101740574A (zh) 2010-06-16

Similar Documents

Publication Publication Date Title
JP2670219B2 (ja) 不揮発性半導体メモリ装置の製造方法
EP0389762B1 (en) Memory semiconductor device employing a ferroelectric substance
US7291881B2 (en) Bit line structure and method of fabrication
CN104979360A (zh) 半导体元件及其制造方法
CN100429790C (zh) 半导体器件及其制造方法
JPS6258673A (ja) 半導体記憶装置
CN103178098A (zh) 栅结构及栅结构的形成方法
CN101378083B (zh) 非易失性半导体存储器件
KR20030060748A (ko) 불휘발성 반도체 기억 장치
KR20030014658A (ko) 다양한 기술 및 애플리케이션에 대해 쉽게 수정가능한주변 트랜지스터를 갖는 셀프-얼라인 콘택 비휘발성메모리에 대한 구조 및 프로세스
JPH11509044A (ja) 電気的に書込みかつ消去可能なリードオンリメモリセル装置およびその製造方法
CN101483178B (zh) 快闪存储单元及造成分离侧壁氧化的方法
US20090189280A1 (en) Method of Forming a Non Volatile Memory Device
US6235582B1 (en) Method for forming flash memory cell
KR20030043666A (ko) 반도체 집적 회로 장치의 제조 방법
US6153467A (en) Method of fabricating high density buried bit line flash EEPROM memory cell with a shallow trench floating gate
US6534362B2 (en) Method for fabricating a memory cell configuration
CN101740574B (zh) 只读存储器及其制作方法
US6579778B1 (en) Source bus formation for a flash memory using silicide
CN100356572C (zh) 快闪存储单元及其制造方法
US7084453B2 (en) Method of forming different oxide thickness for high voltage transistor and memory cell tunnel dielectric
TWI282618B (en) Non-volatile memory and manufacturing method and operating method thereof
US6716698B1 (en) Virtual ground silicide bit line process for floating gate flash memory
JP2007300135A (ja) 半導体装置及びその製造方法
CN101593754B (zh) 只读存储器单元阵列及其制作方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant