CN101740388B - 金属半导体场效应晶体管的制造方法 - Google Patents

Abstract

本发明涉及金属半导体场效应晶体管的制造方法，包括步骤：提供衬底，所述衬底设有埋入电介质层和所述埋入电介质层上的半导体材料层；对所述的半导体材料层进行轻掺杂；刻蚀所述半导体材料层和埋入电介质层，形成半导体材料柱和电介质支撑柱；去除所述电介质支撑柱的中段，使得电介质支撑柱的中段形成镂空；在所述衬底上沉积金属层至至少掩埋所述半导体材料柱，并填充所述电介质支撑柱的镂空处；刻蚀所述金属层，形成金属栅极；对所述半导体材料柱两端的暴露部分进行重掺杂，形成源区和漏区。与现有技术相比，根据本发明所制造的金属半导体场效应晶体管，在金属半导体场效应晶体管中形成一个全包围沟道区的金属栅极，可以全面防止漏电流的产生。

Description

金属半导体场效应晶体管的制造方法

技术领域

本发明涉及半导体器件的制造领域，尤其涉及金属半导体场效应晶体管的制造方法。

背景技术

金属半导体场效应晶体管(Metal-Semiconductor-Field-Effect-Transistor，MESFET)是一种常见的晶体管，在现代半导体装置中大量使用。MESFET具有与金属氧化物半导体场效应晶体管(Metal-Oxide-Semiconductor-Field-Effect-Transistor，MOSFE)相似的电流-电压特性。然而在器件的栅极部分，MESFET利用金属-半导体的肖特基接触取代了MOSFET的MOS结构；而在源极与漏极部分，MESFET以欧姆接触取代MOSFET中的p-n结。MESFET与其他的场效应器件一样，在高电流时具有负的温度系数，即随着温度的升高电流反而下降。因此即使是使用大尺寸的有源器件或将许多器件并接使用时，仍可维持热稳定。此外，由于MESFET可用GaAs、InP等具有高电子迁移率的化合物半导体制造，因此具有比硅基MOSFET高的开关速度与截止频率。MESFET结构的基础在于金半接触，在电特性上它相当于单边突变的p-n结，然而在工作时，它具有多数载流子器件所享有的快速响应。

公开号为JP10070139的日本专利公开了一种以绝缘体上硅(Silicon-On-Insulator，SOI)为衬底的MESFET结构。该MESFET的简化结构如图1所示，包括绝缘体101，在绝缘体101上的轻掺杂硅沟道102，沟道102两侧的重掺杂硅源区106和漏区104，与源区106连接的金属源极107，与漏区105连接的金属漏极105，以及位于沟道102上方并与之连接的金属栅极103。其中金属源极107与重掺杂硅源区106为欧姆接触，金属漏极105与重掺杂硅漏区105也为欧姆接触，但金属栅极103与轻掺杂硅沟道102为肖特基接触。所谓欧姆接触是指相互接触的金属和半导体之间具有线性并且对称的电流-电压特性曲线。而肖特基接触是指相互接触的金属和半导体之间电流-电压特性曲线为非线性曲线。

采用上述结构的MESFET会产生漏电流，特别是当半导体器件的尺寸越来越小的时候，这种漏电流就变得越来越明显。

发明内容

本发明所要解决的技术问题是，提供一种无漏电流的金属半导体场效应晶体管的制造方法。

为解决上述技术问题，本发明提供一种金属半导体场效应晶体管的制造方法，包括步骤：提供衬底，所述衬底设有埋入电介质层和所述埋入电介质层上的半导体材料层；对所述的半导体材料层进行轻掺杂；刻蚀所述半导体材料层和埋入电介质层，形成半导体材料柱和电介质支撑柱，所述半导体材料柱由所述电介质支撑柱所支撑；去除所述电介质支撑柱的中段，使得电介质支撑柱的中段形成镂空；在所述衬底上沉积金属层至至少掩埋所述半导体材料柱，并填充所述电介质支撑柱的镂空处；刻蚀所述金属层，形成金属栅极，所述金属栅极的长度小于等于所述电介质支撑柱被去除的长度，所述金属栅极在所述电介质支撑柱的镂空处形成对所述半导体材料柱的包裹，且金属栅极与半导体材料柱的接触为肖特基接触，所述半导体材料柱被所述金属栅极包裹的一段形成沟道区；对所述半导体材料柱两端的暴露部分进行重掺杂，形成源区和漏区。

可选地，在对所述半导体材料柱两端的暴露部分进行重掺杂之前还包括步骤：在所述金属栅极的侧壁上形成隔离层。

可选地，所述隔离层为氧化物-氮化物-氧化物隔离层。

可选地，在所述去除所述电介质支撑柱的中段之后还包括步骤：对所述半导体材料柱进行热退火处理，所述热退火的温度为1000至1200℃。

可选地，对所述的半导体材料层进行轻掺杂的杂质与对所述半导体材料柱两端的暴露部分进行重掺杂的杂质的导电类型相同。

可选地，所述电介质支撑柱的中段被去除的长度为5nm至50nm。

可选地，所述半导体材料柱为圆柱形。

可选地，所述半导体材料柱的径向界面的外接圆的直径为2nm至25nm。

可选地，所述金属栅极由W、Al、Ag、Au、Cr、Mo、Ni、Pd、Ti或Pt的金属单质或氮化物，或者任意两种以上所述金属单质和/或氮化物的叠层或合金所形成。

可选地，所述的半导体材料包括Si、Ge、SiGe、GaAs、InP、InAs或InGaAs。

可选地，在所述形成源区和漏区之后还包括步骤：形成分别与源区和漏区接触的金属源极与金属漏极，金属源极与源区的接触以及金属漏极与漏区的接触为欧姆接触。

与现有技术相比，根据本发明所制造的金属半导体场效应晶体管，在金属半导体场效应晶体管中形成一个全包围沟道区的金属栅极，可以全面防止漏电流的产生。

附图说明

图1为现有技术金属半导体场效应晶体管结构示意图；

图2为本发明一个实施例金属半导体场效应晶体管结构示意图；

图3为图2的III-III’剖视图；

图4为本发明一个实施例金属半导体场效应晶体管的转移特性曲线示例图；

图5为本发明一个实施例金属半导体场效应晶体管的输出曲线示例图；

图6为本发明一个实施例金属半导体场效应晶体管制造方法流程图；

图7至图12为根据图6所示流程制造金属半导体场效应晶体管的示意图。

具体实施方式

下面结合附图对本发明的具体内容做详细描述。

如图2和图3所示，本实施例提供一种金属半导体场效应晶体管201，包括由金属形成的金属栅极202和一根圆柱形的半导体材料柱203(参考图8)。半导体材料柱203从一端到另一端依次是该金属半导体场效应晶体管201的源区204、沟道区205和漏区206。金属栅极202内设有通孔207，而沟道区205位于通孔207内，也即金属栅极202形成对沟道区205的包裹而暴露源区204和漏区206。沟道区205的长度为5nm至50nm。相应的，金属栅极202的长度小于等于沟道区205的长度。上述金属栅极202与沟道区203之间的金属-半导体接触为肖特基接触。

在本实施例中，采用圆柱形的半导体材料柱203是一个优选的实施例，本领域技术人员知道，半导体材料柱203的径向横截面是其他形状也可以实现本发明的目的。

另外，该金属半导体场效应晶体管201还包括与源区204接触的金属材质源极208，以及与漏区206接触的金属材质漏极209。这里，源区204与源极208的接触以及漏区206与漏极209的接触为欧姆接触。

为了实现金属栅极202与源极208和漏极209的电隔离，还可以在金属栅极202靠近源极208和漏极209的两端设置栅极隔离层210。栅极隔离层210的形状和材质已为现有技术所公开，在此不再赘述。

制造半导体材料柱203的半导体材料包括Si、Ge、SiGe、GaAs、InP、InAs或InGaAs等。

而金属栅极202由W、Al、Ag、Au、Cr、Mo、Ni、Pd、Ti或Pt的金属单质或TiN、TaN等金属氮化物，或者任意两种以上所述金属单质和/或氮化物的叠层或合金所形成。

选用上述金属和半导体材料的原因在于，上述金属和半导体材料相接触的时候，金属-半导体接触界面处的半导体能带弯曲，形成肖特基势垒，从而体现出I-V曲线的非对称性。这种肖特基势垒的存在导致了大的界面电阻。这样的金属-半导体接触即是本发明所需要的肖特基接触。当然，上述的金属材料和半导体材料仅仅是一个示例，本领域技术人员知道，还有其他的金属材料和半导体材料也可以形成肖特基接触，这样的金属材料和半导体材料也可以应用在本发明中形成金属栅极202和半导体材料柱203。

金属半导体场效应晶体管201可以形成于绝缘体上硅(SOI)衬底。这样的衬底通过在两层硅基板之间封入一个绝缘的埋入电介质层，从而将活跃的晶体管元件相互隔离。上述埋入电介质层的材料通常是氧化物，因此又将埋入电介质层称为埋入氧化物层(Buried Oxide，BOX)。埋入电介质层能有效地使电子从一个晶体管门电路流到另一个晶体管门电路，不让多余的电子渗漏到下层硅基板上。用SOI衬底形成的半导体器件具有寄生电容小、短沟道效应小、速度快、集成度高、功耗低、耐高温以及抗辐射等优点。

上述源区204、沟道区205和漏区206虽然形成在同一根半导体材料柱203中，也用同样的杂质进行掺杂，但掺杂的浓度是不同的。源区204和漏区206的掺杂浓度高于沟道区205的掺杂浓度。这是因为，沟道区205需要与金属栅极202形成肖特基接触，不能有太高的杂质浓度，而源区204和漏区206需要与源极208和漏极209形成欧姆接触，需要有较高的杂质浓度。沟道区205内掺杂的离子浓度可以为1×10¹⁸cm^-3至5×10¹⁸cm^-3。而源区204和漏区206的掺杂浓度可以参考本领域技术人员所熟知的掺杂浓度进行掺杂。当金属半导体场效应晶体管1需要被制造成P型晶体管时，掺杂用的杂质可以为B+等，而当金属半导体场效应晶体管1需要被制造成N型晶体管时，掺杂用的杂质可以为As+等。

本实施例提供的上述金属半导体场效应晶体管201，具有如下的I-V特性：

$I_D=\frac{\mathrm{\π}{\mathrm{\μ}}_n{\left(e{N}_d\right)}^2}{L{\mathrm{\ϵ}}_s}[(\frac{1}{4}{w}_2^4-\frac{2}{3}a{w}_2^3+\frac{1}{2}{a}^2{w}_2^2)-(\frac{1}{4}{w}_1^4-\frac{2}{3}a{w}_1^3+\frac{1}{2}{a}^2{w}_1^2)]$

其中 $w_1=\sqrt{\frac{2{\mathrm{\ϵ}}_s(V_{\mathrm{bi}}+V_G)}{e{N}_d}},$ $w_2=\sqrt{\frac{2{\mathrm{\ϵ}}_s(V_{\mathrm{bi}}+V_G+V_D)}{e{N}_d}}$

在上式中，I_D为漏极209的电流强度，w₁为沟道区205靠近源区204一端的耗尽层宽度，w₂为沟道区205靠近漏区206一端的耗尽层宽度，a为圆柱形的半导体材料柱203的半径，μ_n为电子迁移率，e为电子电量，N_d为沟道区205掺杂浓度，L为栅极长度，ε_s为半导体介电常数，V_D为施加在漏极209上的电压，和V_G为施加在金属栅极202上的电压，V_bi为内建电势。

当V_D＝50mV，且采用以下典型参数及常数时，可以得出金属半导体场效应晶体管201的转移特性曲线，即I_D-V_G曲线如图4所示：a＝10nm，L＝10nm，N_d＝5×10¹⁸cm^-3，μ_n＝1350cm²/(V.s)，e＝1.6×10^-19C，ε_s＝11.7，V_bi＝0.445V。

同样采用上述典型参数及常数，可以得出V_G分别为0.2V、0.3V和0.4V时的输出曲线，即I_D-V_D曲线如图5所示。

另外，本实施例还提供上述金属半导体场效应晶体管的制造方法，如图6所示，包括步骤：

S101，提供衬底，所述衬底设有埋入电介质层和所述埋入电介质层上的第一半导体材料层；

S102，对所述的第一半导体材料层进行轻掺杂；

S103，刻蚀所述第一半导体材料层和埋入电介质层，形成半导体材料柱和电介质支撑柱；

S104，去除所述电介质支撑柱的中段，使得电介质支撑柱的中段形成镂空；

S105，对所述半导体材料柱进行温度为1000至1200℃的热退火处理；

S106，在所述衬底上沉积金属层至至少掩埋所述半导体材料柱，并填充所述电介质支撑柱的镂空处；

S107，刻蚀所述金属层，形成金属栅极；

S108，在所述金属栅极的侧壁上形成隔离层；

S109，对所述半导体材料柱两端的暴露部分进行重掺杂，形成源区和漏区；

S110，形成分别与源区和漏区为欧姆接触的金属源极与金属漏极。

下面将结合附图对上述金属半导体场效应晶体管的制造方法进行详细说明。

首先执行步骤S101，提供如图7所示的衬底220。图7所示的衬底，也即前述的SOI衬底，包括第一半导体材料层223、埋入电介质层222以及第二半导体材料层221。其中，第一半导体材料层223与第二半导体材料层221夹合埋入电介质层222形成三明治叠层结构。其中，第一半导体材料层223的厚度可以为10nm至150nm，而埋入电介质层222的厚度可以为100nm至300nm。埋入电介质层222能有效防止多余的电子从第一半导体材料层223渗漏到第二半导体材料层221中，因而，在其上形成的半导体器件具有寄生电容小、短沟道效应小、速度快、集成度高、功耗低、耐高温以及抗辐射等优点。

上述衬底220中所用到的第一半导体材料层223和第二半导体材料层221所使用的半导体材料包括Si、Ge、SiGe、GaAs、InP、InAs或InGaAs。这样的半导体材料可以与后续工艺形成的金属栅极202形成金属-半导体间的肖特基接触，而这种接触正是本发明所需要的。

然后执行步骤S102，对第一半导体材料层221进行轻掺杂。轻掺杂的离子浓度为1×10¹⁸cm^-3至5×10¹⁸cm^-3。例如，在形成P型金属半导体场效应晶体管时，可以使用B+离子进行掺杂，剂量为1×10¹²cm^-2至5×10¹²cm^-2，离子能量为1KeV至30KeV；而需要形成N型金属半导体场效应晶体管时，可以使用As+离子进行掺杂，剂量为1×10¹²cm^-2至5×10¹²cm^-2，离子能量为1KeV至20KeV。这种掺杂浓度，可以保证后续形成的沟道区205与金属栅极202之间形成肖特基接触。

然后执行步骤S103，刻蚀第一半导体材料层221和埋入电介质层222，形成如图8所示的半导体材料柱203和电介质支撑柱211。半导体材料柱203的直径可以为2nm至25nm，其整体由电介质支撑柱211所支撑。

刻蚀埋入电介质层222形成电介质支撑柱211时，并未完全将埋入电介质层222完全刻蚀，只是使得埋入电介质层222的厚度减小。

上述刻蚀过程可以分多步进行，例如可以经过下述步骤进行：先用等离子干法刻蚀第一半导体材料层221的一部分，由于后续形成的半导体材料柱203的直径较小，因此，在采用等离子干法刻蚀时，仍然可以形成较圆滑的半导体材料柱203的上半部分；然后再采用各向异性湿法刻蚀的方法继续刻蚀第一半导体材料层221和埋入电介质层222，由于各向异性湿法刻蚀会产生底切(undercut)效应，利用这种效应正好可以形成半导体材料柱203的下半部分，相似的，各向异性湿法刻蚀的方法也会在埋入电介质层222上形成规整的电介质支撑柱211。上述等离子干法刻蚀和各向异性湿法刻蚀为现有技术，在此不再赘述。

用上述等离子干法刻蚀和各向异性湿法刻蚀所形成的半导体材料柱203的直径有可能不符合预订要求，也有可能其轮廓不够圆滑。因此可以将该半导体材料柱203进行热氧化处理，然后再放入酸溶液中，例如经去离子水稀释的HF溶液中将半导体材料柱203外层的氧化物去除。通过这样的处理，就能方便地控制半导体材料柱203的尺寸和外轮廓，以符合要求。

然后执行步骤S104，去除电介质支撑柱211的中段，使得电介质支撑柱211的中段形成镂空。具体方法可以是先在埋入电介质层222之上利用旋涂和光刻的方法形成一层暴露电介质支撑柱211中段的光刻胶层230，如图9所示；然后采用缓冲氧化物刻蚀剂(buffer oxide etchant，BOE)刻蚀暴露的电介质支撑柱211中段，使得电介质支撑柱211的中段形成镂空，再取出光刻胶层230，形成如图10所示的结构。电介质支撑柱211的中段被刻蚀形成的镂空长度可以为5nm至50nm。

在去除电介质支撑柱211中段的步骤之后，还可以对半导体材料柱203进行热退火处理，热退火的温度在1000℃至1200℃。热退火所带来的传质作用可以使得半导体材料柱203在电介质支撑柱211中段的镂空处的轮廓更为圆滑，并且可以消除刻蚀半导体材料柱203的过程中所产生的损伤。

然后执行步骤S106，在埋入电介质层222之上沉积金属层231至至少掩埋半导体材料柱203，并填充电介质支撑柱211中段的镂空处，形成如图11所示的结构。金属层231的厚度可以为10nm至500nm。

上述金属层231可以是W、Al、Ag、Au、Cr、Mo、Ni、Pd、Ti或Pt的金属单质或TiN、TaN等金属氮化物，或者任意两种以上所述金属单质和/或氮化物的叠层或合金所形成。选用这些金属材料的原因在于，用这些金属材料形成后续的金属栅极202可以与半导体沟道区205形成所需的肖特基接触。但是，这里指出的金属材料以及前述的半导体材料仅仅是一些示例，本领域技术人员知道，还有其他的金属材料和半导体材料也可以形成肖特基接触，这样的金属材料和半导体材料也可以应用在本发明中形成金属栅极202和半导体材料柱203。

然后执行步骤S107，刻蚀金属层231，形成如图12所示的金属栅极202。金属栅极202的长度小于等于电介质支撑柱211被去除的长度，并使得金属栅极202落入电介质支撑柱211中段的镂空处。因此，金属栅极202在电介质支撑柱211中段的镂空处形成对半导体材料柱203的包裹。在这里，金属栅极202与半导体材料柱203的接触为肖特基接触。而半导体材料柱203被所述金属栅极202包裹的一段即形成金属半导体场效应晶体管的沟道区205(参考图3)。

然后执行步骤S108，在金属栅极202的侧壁上形成隔离层212。隔离层212的作用是防止金属栅极202与其他部件形成短路。隔离层212可以为氧化物-氮化物-氧化物隔离层。制造隔离层212的方法属于现有技术，在此不再赘述。

然后执行步骤S109，对半导体材料柱203两端所暴露的部分进行重掺杂，形成源区204和漏区206。这里形成源区204和漏区206所进行的重掺杂的杂质与步骤S102中对第一半导体材料层223进行轻掺杂的杂质的导电类型相同。采用相同导电类型的杂质掺杂，可以较好地形成金属半导体场效应晶体管的源区-沟道区-漏区结构。

然后可以执行步骤S110，形成分别与源区204和漏区206为欧姆接触的金属源极208与金属漏极209，形成如图2所示的结构。

最后还可以形成金属栅极202的外联金属线(图未示)，以及将整个金属半导体场效应晶体管用电介质材料进行封闭，从而形成完整的金属半导体场效应晶体管。这些步骤属于现有技术，在此不再赘述。

本申请虽然以较佳实施例公开如上，但其并不是用来限定权利要求，任何本领域技术人员在不脱离本发明的精神和范围内，都可以做出可能的变动和修改，因此本申请的保护范围应当以本申请权利要求所界定的范围为准。

Claims (11)

1.一种金属半导体场效应晶体管的制造方法，其特征在于，包括步骤：

提供衬底，所述衬底设有埋入电介质层和所述埋入电介质层上的半导体材料层；

对所述的半导体材料层进行轻掺杂；

刻蚀所述半导体材料层和埋入电介质层，形成半导体材料柱和电介质支撑柱，所述半导体材料柱由所述电介质支撑柱所支撑；

去除所述电介质支撑柱的中段，使得电介质支撑柱的中段形成镂空；

在所述衬底上沉积金属层至至少掩埋所述半导体材料柱，并填充所述电介质支撑柱的镂空处；

刻蚀所述金属层，形成金属栅极，所述金属栅极的长度小于等于所述电介质支撑柱被去除的长度，所述金属栅极在所述电介质支撑柱的镂空处形成对所述半导体材料柱的包裹，且金属栅极与半导体材料柱的接触为肖特基接触，所述半导体材料柱被所述金属栅极包裹的一段形成沟道区；

对所述半导体材料柱两端的暴露部分进行重掺杂，形成源区和漏区。

2.如权利要求1所述的金属半导体场效应晶体管的制造方法，其特征在于，在对所述半导体材料柱两端的暴露部分进行重掺杂之前还包括步骤：在所述金属栅极的侧壁上形成隔离层。

3.如权利要求2所述的金属半导体场效应晶体管的制造方法，其特征在于：所述隔离层为氧化物-氮化物-氧化物隔离层。

4.如权利要求1所述的金属半导体场效应晶体管的制造方法，其特征在于，在所述去除所述电介质支撑柱的中段之后还包括步骤：对所述半导体材料柱进行热退火处理，所述热退火的温度为1000至1200℃。

5.如权利要求1所述的金属半导体场效应晶体管的制造方法，其特征在于：对所述的半导体材料层进行轻掺杂的杂质与对所述半导体材料柱两端的暴露部分进行重掺杂的杂质的导电类型相同。

6.如权利要求1所述的金属半导体场效应晶体管的制造方法，其特征在于：所述电介质支撑柱的中段被去除的长度为5nm至50nm。

7.如权利要求1所述的金属半导体场效应晶体管的制造方法，其特征在于：所述半导体材料柱为圆柱形。

8.如权利要求1所述的金属半导体场效应晶体管的制造方法，其特征在于：所述半导体材料柱的径向界面的外接圆的直径为2nm至25nm。

9.如权利要求1所述的金属半导体场效应晶体管的制造方法，其特征在于：所述金属栅极由W、Al、Ag、Au、Cr、Mo、Ni、Pd、Ti或Pt的金属单质或氮化物，或者任意两种以上所述金属单质和/或氮化物的叠层或合金所形成。

10.如权利要求1所述的金属半导体场效应晶体管的制造方法，其特征在于：所述的半导体材料包括Si、Ge、SiGe、GaAs、InP、InAs或InGaAs。

11.如权利要求1所述的金属半导体场效应晶体管的制造方法，其特征在于，在所述形成源区和漏区之后还包括步骤：形成分别与源区和漏区接触的金属源极与金属漏极，金属源极与源区的接触以及金属漏极与漏区的接触为欧姆接触。

Images