CN101739316B - 高速缓存旁路系统和方法 - Google Patents

高速缓存旁路系统和方法 Download PDF

Info

Publication number
CN101739316B
CN101739316B CN2009102224472A CN200910222447A CN101739316B CN 101739316 B CN101739316 B CN 101739316B CN 2009102224472 A CN2009102224472 A CN 2009102224472A CN 200910222447 A CN200910222447 A CN 200910222447A CN 101739316 B CN101739316 B CN 101739316B
Authority
CN
China
Prior art keywords
memory unit
cache
request
coupled
manger
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN2009102224472A
Other languages
English (en)
Other versions
CN101739316A (zh
Inventor
D·P·杜马洛特
K·J·杜瓦尔森特
D·金
M·J·金
E·B·里斯
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Qindarui company
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of CN101739316A publication Critical patent/CN101739316A/zh
Application granted granted Critical
Publication of CN101739316B publication Critical patent/CN101739316B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
    • G06F12/0802—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches
    • G06F12/0888—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches using selective caching, e.g. bypass
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/16—Error detection or correction of the data by redundancy in hardware
    • G06F11/1666—Error detection or correction of the data by redundancy in hardware where the redundant component is memory or memory area
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
    • G06F12/0802—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches
    • G06F12/0806—Multiuser, multiprocessor or multiprocessing cache systems
    • G06F12/0811—Multiuser, multiprocessor or multiprocessing cache systems with multilevel cache hierarchies
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/16—Error detection or correction of the data by redundancy in hardware
    • G06F11/20—Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements
    • G06F11/202—Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements where processing functionality is redundant
    • G06F11/2035—Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements where processing functionality is redundant without idle spare hardware
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/16—Error detection or correction of the data by redundancy in hardware
    • G06F11/20—Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements
    • G06F11/202—Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements where processing functionality is redundant
    • G06F11/2043—Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements where processing functionality is redundant where the redundant components share a common memory address space
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
    • G06F12/0802—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches
    • G06F12/0806—Multiuser, multiprocessor or multiprocessing cache systems
    • G06F12/0813—Multiuser, multiprocessor or multiprocessing cache systems with a network or matrix configuration
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
    • G06F12/0802—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches
    • G06F12/0806—Multiuser, multiprocessor or multiprocessing cache systems
    • G06F12/084—Multiuser, multiprocessor or multiprocessing cache systems with a shared cache
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/10—Providing a specific technical effect
    • G06F2212/1032—Reliability improvement, data loss prevention, degraded operation etc

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Quality & Reliability (AREA)
  • Memory System Of A Hierarchy Structure (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)

Abstract

本发明描述了一种用于多核处理器的装置、计算机架构、存储器结构、存储器控制和高速缓冲存储器操作方法。逻辑核心绕过低产率或性能障碍的紧邻的高速缓冲存储器单元。该核心装配可能已经由其他逻辑核心使用的(多个)高速缓存单元。所选定的高速缓冲存储器单元服务于具有同样内容的多个逻辑核心。共享的(多个)高速缓冲存储器单元服务于具有高速缓存搜索、命中、不命中和写回功能的所有的装配核心。该方法通过将有可能已经工作于其他逻辑核心的高速缓冲存储器块进行共享，由此恢复其高速缓冲存储器块不能操作的逻辑核心。该方法用于提高剩余系统的可靠性和性能。

Description

高速缓存旁路系统和方法
技术领域
本发明一般地涉及多核处理器(MCP)。具体而言，本发明涉及绕过MCP中的低产率或坏死高速缓冲存储器单元。
背景技术
具有层级架构的多核处理器(MCP)是尖端数字系统的发展趋势。典型地，MCP用极度缩放的纳米CMOS技术来实现，以具有高的器件密度和多核设计。另一方面，产率故障由过程的可变性和纳米CMOS制造中的缺陷所造成。利用层级架构，部分故障对树形层级和架构中的部件造成延伸破坏。因此，用以拯救操作部件块的系统设计和操作方法对于提高产率以及增加可靠性都是至关重要的。
发明内容
本发明描述了一种用于多核处理器的装置、计算机架构、存储器结构、存储器控制和高速缓冲存储器操作方法。逻辑核心绕过具有低产率或性能障碍的紧邻的高速缓冲存储器单元。该核心装配可能已经由其他逻辑核心使用的(多个)高速缓存单元。所选定的高速缓冲存储器单元服务于具有同样内容的多个逻辑核心。共享的(多个)高速缓冲存储器单元服务于具有高速缓存搜索、命中、不命中和写回功能的所有的装配核心。该方法通过将有可能已经工作于其他逻辑核心的高速缓冲存储器块进行共享，由此恢复其高速缓冲存储器块不能操作的逻辑核心。该方法用于提高剩余系统的可靠性和性能。
本发明的第一方面提供一种旁路存储器系统，包括：第一存储器单元，装配于总线上；第一高速缓存管理器，耦合至所述第一存储器单元；以及第二存储器单元，装配于所述总线上，所述第一高速缓存管理器可操作用于：接收请求，通过所述请求绕过所述第一存储器单元，并将所述请求发送给第二存储器单元。
本发明第二方面提供一种高速缓存旁路系统，包括：第一高速缓冲存储器单元，装配在总线上，第一高速缓存管理器，耦合至所述第一高速缓冲存储器单元的输入和输出；第一组子高速缓冲存储器单元，耦合至所述第一高速缓存管理器；第二高速缓冲存储器单元，装配在所述总线上；第二高速缓存管理器，耦合至所述第二高速缓冲存储器单元的输入和输出；以及第二组子高速缓冲存储器单元，耦合至所述第二高速缓存管理器，所述第一高速缓存管理器和所述第二高速缓存管理器的每一个可操作用于：接收请求，绕过与其耦合的高速缓冲存储器单元，并将所述请求发送给不同的高速缓冲存储器单元。
本发明的第三方面提供一种存储器旁路方法，包括：在高速缓存管理器上接收第一请求，第一高速缓存管理器耦合至第一存储器单元，所述第一存储器单元耦合至总线；以及通过从所述第一高速缓存管理器向第二高速缓存管理器发送所述第一请求来绕过所述第一存储器单元，所述第二高速缓存管理器耦合至第二存储器单元，所述第二存储器单元耦合至所述总线。
附图说明
通过以下参照附图对本发明各个方面的详细描述，本发明的上述和其他特征将得到更好的理解：
图1描绘根据本发明的高速缓冲存储器旁路和根据传统方法的对比。
图2描绘根据本发明的高速缓冲存储器旁路系统。
图3描绘根据本发明的一个实例，使用图1的高速缓冲存储器旁路系统处理请求所涉及的事件的进展。
应该理解，附图并不必然按照比例绘制。附图仅仅是示意性表示，并不意图刻画发明的具体参数。附图旨在仅描绘本发明的典型实施例，因此不应考虑作为对本发明范围的限制。在附图中，相同的标号表示相同的元素。
具体实施方式
为了方便起见，具体实施方式包含下面的部分：
I.概述
II.说明性示例
I.概述
如上所述，本公开文本描述了一种用于多核处理器的装置、计算机架构、存储器结构、存储器控制以及高速缓冲存储器操作方法。具体而言，在本发明中，可用的片上存储器利用高速缓存管理器组被耦合至另一逻辑核心或存储器(例如，高速缓存)。具体地，每个高速缓存管理器被连接到高速缓冲存储器单元的输入和输出。这允许分配的存储器成为同一级高速缓存，下一级高速缓冲存储器或存储器缓冲器的扩展。这还允许恢复其逻辑核心不能操作的存储器块，并用于提高系统的高速缓冲存储器性能。应该预先理解，本文的教导典型地适用于多核处理器(MCP)，尽管并不必须如此。此外，应该理解，尽管本公开文本讨论了存储器单元作为(虚拟)高速缓存和子高速缓冲存储器单元，但是这仅仅是本文记载的教导所能实施的方式的示例。因此，应该理解，这些教导可以结合任意类型的现在公知的或以后开发的存储器来实施。
具有层级架构的多核处理器(MCP)是尖端数字系统的发展趋势。它们用极度缩放的纳米CMOS技术来实现，以具有高的器件密度和多核设计。另一方面，产率故障由过程的可变性和纳米CMOS制造中的缺陷所造成。利用层级架构，部分故障对树形层级和架构中的部件造成延伸破坏。本发明要提高MCP的产率和可靠性。这样的设计包括架构、存储器结构、存储器控制和高速缓冲存储器操作方法。
尖端数字系统采用如下所示的多核处理器架构。它们被分层级安排用于进行有效操作、计算管理和设计的可扩展性。由于它们假定层级中所有组件都是健全的，因此一个微小的故障会导致对树形架构中组件的灾难性故障。本发明尤其致力于这样的情况，即，存储器块完好无损，而逻辑组件在制造、老化过程中，或因为其他原因受损。在传统设计中，层级和树形中所有组件被废弃，这导致MCP产品中非常昂贵的损失。本发明主张忽略、分离并绕过属于逻辑核心的紧邻的不可操作存储器块，并将额外的且可用的存储器装配到操作的逻辑核心。高速缓存管理器遮蔽处于同一级的每个高速缓存用于操作-绕过、装配和共享。通过复原逻辑核心，部分地修复MCP计算能力。除其它功能外，该方法提高芯片性能以及对制造缺陷的恢复力。
图1描绘根据本发明的高速缓冲存储器旁路和根据传统方法的对比。在传统方法中，当MA2坏死或产率低下时，所有的子处理元件因为MA2的故障而被废弃。相反地，在本发明中，当MAK坏死或产率低下时，绕过MAK，同时允许其子处理元件保持功能性。在绕过MAK时，将如下所述地通过高速缓存管理器将入站请求重定向到MA2MB2。
现在参照图2，示出根据本发明的旁路高速缓冲存储器系统10。如图描绘，系统10包括主控制器12，总线14，耦合至总线14的(至少一个)高速缓冲存储器单元16A-N的组，耦合至高速缓冲存储器单元16A-N组的(至少一个)子高速缓冲存储器单元20A-N的组，以及耦合至子高速缓冲存储器单元20A-N的(至少一个)子处理元件22A-N的组。图1还示出了高速缓存管理器18A-N的组。如图描绘，每个高速缓存管理器18A-N耦合至高速缓冲存储器单元16A-N的输入24A-N和输出26A-N。
高速缓存管理器18A-N促进图1的组件之间的通信。通过使用高速缓存管理器，两个高速缓冲存储器单元16A-N都可以从逻辑核心隔离。在高速缓冲存储器单元16A中，将故障存储器隔离。在高速缓冲存储器单元16N中，可以利用高速缓存管理器在不同逻辑核心之间共享存储器。这种通信的一种类型是存储器请求。这在下面的情况下尤其有用，即，当一个存储器单元“不命中”或者不能满足请求时，可以这样请求(层级中竖直地或者相邻)另一个存储器单元。通过寻找MCP中坏死的逻辑和活动的存储器，完成高速缓冲存储器装配操作。任何具有坏死逻辑核心的活动存储器块都可以专用于另一存储器或逻辑核心，作为高速缓存或存储器缓冲器。这并不必具有一对一的关系。处于顶部层级的主控制器通过对存储器和核心进行诊断来管理装配过程。高速缓存管理器从主控制器接收(1)正常高速缓存，(2)装配，或(3)被装配指令。主控制器12通过总线14与高速缓存管理器18A-N通信。高速缓存管理器18A-N记住他们的状态，并执行下面的高速缓存操作步骤：遮蔽高速缓冲存储器单元的输入和输出；配置绕过的高速缓冲存储器单元；配置高速缓存装配信息；以及，安排高速缓存的输入和输出用于共享。该方法可以适用于许多不同的情况。
II.说明性示例
图3示出用于这种示例的事件进展。在这个示例中，假定高速缓冲存储器单元16A不可操作。在步骤1，子处理元件22A向子高速缓冲存储器单元发出子高速缓冲存储器单元20A所不具有的(高速缓存不命中)一段存储器内容的请求。子高速缓冲存储器单元20A于是产生用于高速缓冲存储器单元16A的请求。高速缓存管理器18A阻止该请求。在步骤2，高速缓存管理器18A将该搜索请求通过总线14重定向到高速缓冲存储器单元16N。在步骤3，高速缓存管理器16N将流入请求重定向到高速缓冲存储器单元16N的输入。在步骤4，高速缓冲存储器单元16N用高速缓存命中或不命中来响应子高速缓冲存储器单元20A。如果是命中，那么就不需要进一步的操作，可以忽略下面的响应和操作。在步骤5，如果高速缓冲存储器单元16N存储器地址，它将产生L3高速缓冲存储器请求(通常是机载外部存储器)，该请求利用总线14被发送到第三高速缓冲存储器单元(未示出)。L3和远程高速缓存搜索结果基于返回次序和优先级被写回到高速缓冲存储器单元16A。
出于说明和描述的目的，给出了对本发明各个方面的前述描述。这些描述并不意图枚举，或者将本发明限制为公开的具体形式，明显地，可能会有许多改进和变体。旨在将那些本领域技术人员显而易见的改进和变体包括在如权利要求所限定的本发明的范围之内。

Claims (19)

1.一种旁路存储器系统，包括：
第一存储器单元，装配于总线上；
第一高速缓存管理器，耦合至所述第一存储器单元；以及
第二存储器单元，装配于所述总线上，
所述第一高速缓存管理器可操作用于：接收请求，响应于所述第一存储器单元呈现出低于预定阈值的产率，通过所述请求绕过所述第一存储器单元，并向第二存储器单元发送请求；
第二高速缓存管理器，耦合至所述第二存储器单元，所述第二高速缓存管理器可操作用于从所述第一高速缓存管理器接收请求，并将该请求发送给所述第二存储器单元。
2.根据权利要求1的旁路存储器系统，所述第一存储器单元和所述第二存储器单元包括虚拟化的高速缓冲存储器单元。
3.根据权利要求1的旁路存储器系统，所述第二高速缓存管理器还可操作用于接收额外请求，通过所述额外请求绕过所述第二存储器单元，并将所述额外请求发送给以下中的至少一个：第一存储器单元；或第三存储器单元。
4.根据权利要求1的旁路存储器系统，还包括：
第一组子存储器单元，耦合至所述第一高速缓存管理器；以及
第一组子处理元件，耦合至所述第一组子存储器单元。
5.根据权利要求4的旁路存储器系统，还包括：
第二组子存储器单元，耦合至所述第二高速缓存管理器；以及
第二组子处理元件，耦合至所述第二组子存储器单元。
6.根据权利要求1的旁路存储器系统，所述总线耦合至主控制器。
7.根据权利要求1的旁路存储器系统，当所述第一存储器单元处于不可操作的状态时，所述第一高速缓存管理器绕过所述第一存储器单元。
8.根据权利要求1的旁路存储器系统，所述第一高速缓存管理器耦合至所述第一存储器单元的输入和输出。
9.一种高速缓存旁路系统，包括：
第一高速缓冲存储器单元，装配在总线上；
第一高速缓存管理器，耦合至所述第一高速缓冲存储器单元的输入和输出；
第一组子高速缓冲存储器单元，耦合至所述第一高速缓存管理器；
第二高速缓冲存储器单元，装配在所述总线上；
第二高速缓存管理器，耦合至所述第二高速缓冲存储器单元的输入和输出；以及
第二组子高速缓冲存储器单元，耦合至所述第二高速缓存管理器，所述第一高速缓存管理器和所述第二高速缓存管理器的每一个可操作用于：接收请求，响应于与其耦合的高速缓冲存储器单元呈现出低于预定阈值的产率，绕过与其耦合的高速缓冲存储器单元，并将所述请求发送给不同的高速缓冲存储器单元。
10.根据权利要求9的高速缓存旁路系统，还包括第一组子处理元件，耦合至所述第一组子高速缓冲存储器单元。
11.根据权利要求9的高速缓存旁路系统，还包括第二组子处理元件，耦合至所述第二组子高速缓冲存储器单元。
12.根据权利要求9的高速缓存旁路系统，所述总线耦合至主控制器。
13.一种存储器旁路方法，包括：
在第一高速缓存管理器上接收第一请求，所述第一高速缓存管理器耦合至第一存储器单元，所述第一存储器单元耦合至总线；以及
响应于所述第一存储器单元呈现出低于预定阈值的产率，通过从所述第一高速缓存管理器绕过所述第一存储器单元，向第二高速缓存管理器发送所述第一请求，所述第二高速缓存管理器从所述第一高速缓存管理器接收该第一请求并将该第一请求发送给第二存储器单元，所述第二高速缓存管理器耦合至所述第二存储器单元，所述第二存储器单元耦合至所述总线。
14.根据权利要求13的存储器旁路方法，从耦合至所述第一存储器单元的第一组子存储器单元接收所述第一请求。
15.根据权利要求13的存储器旁路方法，还包括：
在所述第二高速缓存管理器上接收第二请求，以及
通过从所述第二高速缓存管理器向以下中的至少一个发送所述第二请求来绕过所述第二存储器单元：第一高速缓存管理器，或第三高速缓存管理器。
16.根据权利要求14的存储器旁路方法，从耦合至所述第二存储器单元的第二组子存储器单元接收所述第二请求。
17.根据权利要求16的存储器旁路方法，所述第一存储器单元、所述第一组子存储器单元、所述第二存储器单元以及所述第二组子存储器单元是高速缓冲存储器单元。
18.根据权利要求13的存储器旁路方法，还包括：从所述第二存储器单元向请求的发起者发送对所述第一请求的响应。
19.根据权利要求18的存储器旁路方法，所述响应通过所述第二高速缓存管理器进行发送。
CN2009102224472A 2008-11-21 2009-11-13 高速缓存旁路系统和方法 Active CN101739316B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US12/276,072 US9886389B2 (en) 2008-11-21 2008-11-21 Cache memory bypass in a multi-core processor (MCP)
US12/276,072 2008-11-21

Publications (2)

Publication Number Publication Date
CN101739316A CN101739316A (zh) 2010-06-16
CN101739316B true CN101739316B (zh) 2013-04-03

Family

ID=42197431

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2009102224472A Active CN101739316B (zh) 2008-11-21 2009-11-13 高速缓存旁路系统和方法

Country Status (2)

Country Link
US (1) US9886389B2 (zh)
CN (1) CN101739316B (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9824008B2 (en) 2008-11-21 2017-11-21 International Business Machines Corporation Cache memory sharing in a multi-core processor (MCP)
US9886389B2 (en) 2008-11-21 2018-02-06 International Business Machines Corporation Cache memory bypass in a multi-core processor (MCP)
US8706966B1 (en) 2009-12-16 2014-04-22 Applied Micro Circuits Corporation System and method for adaptively configuring an L2 cache memory mesh
CN101937370B (zh) * 2010-08-16 2013-02-13 中国科学技术大学 一种在fcmp上支持系统级资源分配和任务调度的方法及装置
US9298654B2 (en) * 2013-03-15 2016-03-29 International Business Machines Corporation Local bypass in memory computing
US10599578B2 (en) * 2016-12-13 2020-03-24 Advanced Micro Devices, Inc. Dynamic cache bypassing

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1474969A (zh) * 2000-09-29 2004-02-11 英特尔公司 用于在共享存储器体系中可扩展的歧义消除的相干性的方法和设备
CN1871587A (zh) * 2003-10-20 2006-11-29 罗得岛及普罗维登斯属地高等教育管理委员会 存储服务器的自底向上高速缓存结构
CN101739356A (zh) * 2008-11-21 2010-06-16 国际商业机器公司 多内核处理器中共享的高速缓存存储器及方法
CN101739355A (zh) * 2008-11-21 2010-06-16 国际商业机器公司 伪高速缓冲存储器系统和方法

Family Cites Families (55)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4357656A (en) * 1977-12-09 1982-11-02 Digital Equipment Corporation Method and apparatus for disabling and diagnosing cache memory storage locations
US6205259B1 (en) 1992-04-09 2001-03-20 Olympus Optical Co., Ltd. Image processing apparatus
US5614847A (en) 1992-04-14 1997-03-25 Hitachi, Ltd. Semiconductor integrated circuit device having power reduction mechanism
WO1995025306A2 (en) 1994-03-14 1995-09-21 Stanford University Distributed shared-cache for multi-processors
WO1995026530A1 (fr) 1994-03-28 1995-10-05 Sony Corporation Procede de compilation de programmes a execution parallele, imageur et procede de traitement d'image
DE69632098T2 (de) 1995-04-21 2005-03-24 Nippon Telegraph And Telephone Corp. MOSFET Schaltung und ihre Anwendung in einer CMOS Logikschaltung
US5787267A (en) 1995-06-07 1998-07-28 Monolithic System Technology, Inc. Caching method and circuit for a memory system with circuit module architecture
JP3641511B2 (ja) 1995-06-16 2005-04-20 株式会社ルネサステクノロジ 半導体装置
US6038644A (en) 1996-03-19 2000-03-14 Hitachi, Ltd. Multiprocessor system with partial broadcast capability of a cache coherent processing request
US6215898B1 (en) 1997-04-15 2001-04-10 Interval Research Corporation Data processing system and method
JP3560447B2 (ja) 1997-07-28 2004-09-02 シャープ株式会社 画像処理装置
US6138208A (en) 1998-04-13 2000-10-24 International Business Machines Corporation Multiple level cache memory with overlapped L1 and L2 memory access
US6289438B1 (en) * 1998-07-29 2001-09-11 Kabushiki Kaisha Toshiba Microprocessor cache redundancy scheme using store buffer
JP4030213B2 (ja) 1999-02-22 2008-01-09 株式会社ルネサステクノロジ 半導体回路装置
JP4484288B2 (ja) 1999-12-03 2010-06-16 富士機械製造株式会社 画像処理方法および画像処理システム
JP2002064150A (ja) 2000-06-05 2002-02-28 Mitsubishi Electric Corp 半導体装置
US6636949B2 (en) 2000-06-10 2003-10-21 Hewlett-Packard Development Company, L.P. System for handling coherence protocol races in a scalable shared memory system based on chip multiprocessing
JP2002158862A (ja) 2000-11-22 2002-05-31 Fuji Photo Film Co Ltd 医用画像処理方法及び医用画像処理装置
US20060250514A1 (en) 2001-01-09 2006-11-09 Mitsubishi Denki Kabushiki Kaisha Imaging apparatus
US6829378B2 (en) 2001-05-04 2004-12-07 Biomec, Inc. Remote medical image analysis
US6567622B2 (en) 2001-10-22 2003-05-20 Hewlett-Packard Development Company, L.P. Image forming devices and image forming methods
US6624663B2 (en) 2001-10-31 2003-09-23 Hewlett-Packard Development Company, L.P. Low threshold voltage silicon-on-insulator clock gates
JP2003186579A (ja) 2001-12-19 2003-07-04 Toshiba Corp 電子機器および電子機器の動作制御方法
US7102777B2 (en) 2001-12-20 2006-09-05 Kabushiki Kaisha Toshiba Image processing service system
US6922783B2 (en) 2002-01-16 2005-07-26 Hewlett-Packard Development Company, L.P. Method and apparatus for conserving power on a multiprocessor integrated circuit
US7080267B2 (en) 2002-08-01 2006-07-18 Texas Instruments Incorporated Methodology for managing power consumption in an application
US7076609B2 (en) * 2002-09-20 2006-07-11 Intel Corporation Cache sharing for a chip multiprocessor or multiprocessing system
JP4052923B2 (ja) 2002-10-25 2008-02-27 株式会社ルネサステクノロジ 半導体装置
US7028196B2 (en) 2002-12-13 2006-04-11 Hewlett-Packard Development Company, L.P. System, method and apparatus for conserving power consumed by a system having a processor integrated circuit
US7039818B2 (en) 2003-01-22 2006-05-02 Texas Instruments Incorporated Low leakage SRAM scheme
US7210061B2 (en) 2003-04-17 2007-04-24 Hewlett-Packard Development, L.P. Data redundancy for writes using remote storage system cache memory
US7260677B1 (en) * 2003-07-16 2007-08-21 Unisys Corporation Programmable system and method for accessing a shared memory
US7134031B2 (en) 2003-08-04 2006-11-07 Arm Limited Performance control within a multi-processor system
KR100503094B1 (ko) 2003-08-25 2005-07-21 삼성전자주식회사 넓은 메모리 밴드위스를 갖는 디지털 신호 처리 장치 및그 메모리 맵핑 방법
US7227383B2 (en) 2004-02-19 2007-06-05 Mosaid Delaware, Inc. Low leakage and data retention circuitry
US7168070B2 (en) 2004-05-25 2007-01-23 International Business Machines Corporation Aggregate bandwidth through management using insertion of reset instructions for cache-to-cache data transfer
JP2005341136A (ja) 2004-05-26 2005-12-08 Matsushita Electric Ind Co Ltd 画像処理装置
US7249268B2 (en) 2004-06-29 2007-07-24 Intel Corporation Method for performing performance optimization operations for a processor having a plurality of processor cores in response to a stall condition
US7685354B1 (en) 2004-06-30 2010-03-23 Sun Microsystems, Inc. Multiple-core processor with flexible mapping of processor cores to cache banks
US7240160B1 (en) 2004-06-30 2007-07-03 Sun Microsystems, Inc. Multiple-core processor with flexible cache directory scheme
US20060015772A1 (en) * 2004-07-16 2006-01-19 Ang Boon S Reconfigurable memory system
US7180363B2 (en) 2004-07-28 2007-02-20 United Memories, Inc. Powergating method and apparatus
US8082397B1 (en) * 2004-08-13 2011-12-20 Emc Corporation Private slot
JP4487744B2 (ja) 2004-11-29 2010-06-23 富士通株式会社 マルチスレッド制御装置及び制御方法
US20060268357A1 (en) 2005-05-25 2006-11-30 Vook Dietrich W System and method for processing images using centralized image correction data
KR100817052B1 (ko) 2006-01-10 2008-03-26 삼성전자주식회사 높은 메모리 대역폭을 요구하지 않는 영상 신호 처리 장치및 영상 신호 처리 방법
US20070159842A1 (en) 2006-01-11 2007-07-12 Fiber Glow Llc Fiber optic LED decoration lights
JP4911988B2 (ja) 2006-02-24 2012-04-04 ルネサスエレクトロニクス株式会社 半導体装置
US7400175B2 (en) 2006-05-31 2008-07-15 Fujitsu Limited Recycling charge to reduce energy consumption during mode transition in multithreshold complementary metal-oxide-semiconductor (MTCMOS) circuits
JP4763537B2 (ja) * 2006-07-13 2011-08-31 株式会社デンソー 運転支援情報報知装置
US7418368B2 (en) 2007-01-18 2008-08-26 International Business Machines Corporation Method and system for testing processor cores
US7531944B2 (en) 2007-02-09 2009-05-12 Delphi Technologies, Inc. Piezoelectric actuator and enclosure therefor
US9886389B2 (en) 2008-11-21 2018-02-06 International Business Machines Corporation Cache memory bypass in a multi-core processor (MCP)
US7804329B2 (en) 2008-11-21 2010-09-28 International Business Machines Corporation Internal charge transfer for circuits
US8806129B2 (en) 2008-11-21 2014-08-12 International Business Machines Corporation Mounted cache memory in a multi-core processor (MCP)

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1474969A (zh) * 2000-09-29 2004-02-11 英特尔公司 用于在共享存储器体系中可扩展的歧义消除的相干性的方法和设备
CN1871587A (zh) * 2003-10-20 2006-11-29 罗得岛及普罗维登斯属地高等教育管理委员会 存储服务器的自底向上高速缓存结构
CN101739356A (zh) * 2008-11-21 2010-06-16 国际商业机器公司 多内核处理器中共享的高速缓存存储器及方法
CN101739355A (zh) * 2008-11-21 2010-06-16 国际商业机器公司 伪高速缓冲存储器系统和方法

Also Published As

Publication number Publication date
US20100131717A1 (en) 2010-05-27
CN101739316A (zh) 2010-06-16
US9886389B2 (en) 2018-02-06

Similar Documents

Publication Publication Date Title
CN101739316B (zh) 高速缓存旁路系统和方法
CN102405498B (zh) 可配置带宽存储器装置及方法
CN104426814B (zh) Numa节点外围交换机
CN100524252C (zh) 一种嵌入式系统芯片及数据读写处理方法
CN108139978B (zh) 具有高速缓存的存储器模块操作的存储器系统
CN105335327A (zh) 基于Soc的可重构/双冗余VPX3U信号处理载板
CN101727128B (zh) 服务器
CN106066890B (zh) 一种分布式高性能数据库一体机系统
KR100618817B1 (ko) 소비 전력을 절감시키는 ａｍｂａ 버스 구조 시스템 및 그방법
CN202870800U (zh) 一种嵌入式大容量网络存储控制模块
CN104541256A (zh) 智能远存储器带宽缩放
JP2003280824A5 (zh)
JP7407134B2 (ja) 記憶システムをメインメモリとして使用するための方法および装置
JP2019518286A (ja) メモリバス上のマルチレベルデータキャッシュ及びストレージ
CN103154846A (zh) 基于指令的类型和内容的处理器功率管理
US8402195B2 (en) Storage system mounted with plurality of processors
US6845429B2 (en) Multi-port cache memory
CN104360982A (zh) 一种基于可重构芯片技术的主机系统目录结构实现方法和系统
CN101739355B (zh) 伪高速缓冲存储器系统和方法
CN106844052A (zh) 一种基于Windows Server构建融合集群的方法及装置
CN110781130A (zh) 一种片上系统
US20110154165A1 (en) Storage apparatus and data transfer method
CN104409099A (zh) 基于FPGA的高速eMMC阵列控制器
CN101539785B (zh) 集成闪存存储单元的主板
US20110231674A1 (en) Independent drive power control

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
TR01 Transfer of patent right
TR01 Transfer of patent right

Effective date of registration: 20211112

Address after: USA New York

Patentee after: Qindarui company

Address before: USA New York

Patentee before: International Business Machines