CN101728280B - 发光二极管封装结构及其制作方法 - Google Patents

发光二极管封装结构及其制作方法 Download PDF

Info

Publication number
CN101728280B
CN101728280B CN2008101499308A CN200810149930A CN101728280B CN 101728280 B CN101728280 B CN 101728280B CN 2008101499308 A CN2008101499308 A CN 2008101499308A CN 200810149930 A CN200810149930 A CN 200810149930A CN 101728280 B CN101728280 B CN 101728280B
Authority
CN
China
Prior art keywords
light
emitting diode
backlight unit
diode chip
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN2008101499308A
Other languages
English (en)
Other versions
CN101728280A (zh
Inventor
林弘毅
黄冠瑞
孔妍庭
田淑芬
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
HUAXINLIHUA CO Ltd
Original Assignee
Touch Micro System Technology Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Touch Micro System Technology Inc filed Critical Touch Micro System Technology Inc
Priority to CN2008101499308A priority Critical patent/CN101728280B/zh
Publication of CN101728280A publication Critical patent/CN101728280A/zh
Application granted granted Critical
Publication of CN101728280B publication Critical patent/CN101728280B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/12105—Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/24221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/24225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/24227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the HDI interconnect not connecting to the same level of the item at which the semiconductor or solid-state body is mounted, e.g. the semiconductor or solid-state body being mounted in a cavity or on a protrusion of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73267—Layer and HDI connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92244—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a build-up interconnect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Led Device Packages (AREA)

Abstract

本发明公开了一种发光二极管封装结构及其制作方法。本发明的发光二极管封装结构可使用感光材料形成荧光胶体或荧光层，因此可利用半导体工艺进行荧光胶体或荧光层的批次制造。另外，由于本发明可利用曝光暨显影工艺形成的光线穿孔或激光列印工艺，精确且简便地调整荧光粉的分布密度，因此可以准确地调整发光二极管封装结构的光学效果。

Description

发光二极管封装结构及其制作方法
技术领域
本发明涉及一种发光二极管封装结构及其制作方法，尤其涉及一种利用半导体基板作为封装基板(package substrate)，且可调整荧光胶体或荧光层的荧光粉分布密度的发光二极管封装结构，以及其制作方法。
背景技术
请参考图1，其绘示的是已知形成发光二极管芯片封装结构的点胶(gluedispensing)工艺示意图。如图1所示，已知发光二极管芯片封装结构1包括利用射出成型制作出的基座(base)2，并将导线架3固定于基座2上而形成封装基板4，发光二极管芯片5则固晶于导线架3上。其中，发光二极管芯片5的电极直接与位于封装基板4一侧的导线架3电性连接，而另一电极则以引线方式(wire bonding)通过焊线7电性连接至封装基板4另一侧的导线架3。接着进行一道点胶工艺，利用点胶设备8把封装胶材6封合于封装基板4上。
然而已知形成发光二极管芯片封装结构的方法可能会具有胶量不均匀、出胶不稳定、封胶表面平坦度控制不易、工艺效率低等缺点。尤其是效率方面，由于已知点胶工艺通常一次仅能处理一个发光二极管芯片封装结构，因此已知方法必须耗费大量的时间方能完成为数众多的发光二极管芯片封装结构。
发明内容
本发明的目的之一在于提供一种发光二极管封装结构及其制作方法，以克服上述已知方法所引起的问题。
为达上述目的，本发明提供一种制作发光二极管封装结构的方法，其包含有：
提供基板与多个发光二极管芯片，并使这些发光二极管芯片分别固晶于该基板上；
于该基板与这些发光二极管芯片上形成荧光层；以及
图案化该荧光层，使该荧光层成为多个荧光胶体，这些荧光胶体设置于这些发光二极管芯片上方，使各该荧光胶体具有多个光线穿孔，且各该光线穿孔垂直贯穿各该荧光胶体。
为达上述目的，本发明另提供一种发光二极管封装结构，其包含有：
基板；
至少一发光二极管芯片，固定于该基板上；以及
至少一荧光胶体，设置于该基板与这些发光二极管芯片上，该荧光胶体具有多个光线穿孔，且各该光线穿孔垂直贯穿各该荧光胶体。
于本发明的发光二极管封装结构可使用感光材料形成荧光胶体，因此可利用半导体工艺进行荧光胶体的批次制造与图案化步骤。又由于本发明的荧光胶体具有多个光线穿孔，因此可有效地调整荧光胶体或荧光层的荧光粉分布密度，以提升发光二极管封装结构的光学效果。
附图说明
图1绘示的是已知形成发光二极管芯片封装结构的点胶工艺示意图。
图2a-2b、3a-3b、4a-4b、5a-5c、6a-6b为本发明制作发光二极管封装结构的方法优选实施例的示意图。
图7与图8为本发明另一优选实施例制作发光二极管封装结构的方法示意图。
图9a-9b、10a-10b、11a-11b为本发明又一优选实施例制作发光二极管封装结构的方法的示意图。
附图标记说明
1：发光二极管芯片封装结构              2：基座
3：导线架                              4：封装基板
5：发光二极管芯片                      6：封装胶材
7：焊线                                8：点胶设备
30：基板                               32：固晶区
36：贯穿孔                             38：导线
40：发光二极管芯片                     46：感光胶材
48：荧光粉                             50：平坦结构
52：接触洞                             54：导线
56：荧光胶体                   57：光线穿孔
58：封闭环型图案               62：胶体
64：荧光层                     66：发光二极管芯片
70：荧光薄膜                   72：荧光粉
74：感光干膜                   76：荧光层
U：单元
具体实施方式
为使本发明所属技术领域的普通技术人员能更进一步了解本发明，下文特列举本发明的多个优选实施例，并配合所附图，详细说明本发明的构成内容及所欲达成的功效。
请参考图2a-2b、3a-3b、4a-4b、5a-5c、6a-6b。图2a至图6b为本发明制作发光二极管封装结构的方法优选实施例的示意图，其中图2a至图6a为俯视示意图，图2b至图6b为剖面示意图，而图5c为整个基板30的俯视示意图。如图2a与图2b所示，首先提供基板30与多个发光二极管芯片40。其中，基板30定义有多个单元(unit)U，分别用以设置各发光二极管芯片40。基板30可为半导体基板，例如优选为硅基板、砷化镓基板或其它具有优良导热性、适合批次生产并相容于半导体工艺的基板。于基板30的上表面可具有多个凹陷的固晶区32。固晶区32的深度优选可与后续固定于其内的发光二极管芯片的高度接近，且其深度为介于数微米至数十微米之间，例如优选为介于10至50微米之间，但不以此为限。由于固晶区32的深度与发光二极管芯片40的高度接近，因此于固晶后基板30与发光二极管芯片40的上表面可约略位于同一平面。
本发明可采取任何适当的电性连接方式以利于发光二极管芯片对外进行电性连接，然而由于可采用的电连接方式众多，因此其详细连接方式并未明确绘示于图中。例如可利用引线方式通过焊线连接至基板30上的导线(图未示)、利用覆晶方式通过焊接凸块连接至基板30上的导线(图未示)、使用导电胶材、共晶接合(eutectic bonding)或其它方式达成，而基板30的导线38可经由基板30的贯穿孔36连接至基板30的下表面，但不限于此。此外，本发明的发光二极管芯片40可以采用各种类型的发光二极管芯片，例如选用垂直型芯片或是水平型芯片。
如图3a与图3b所示，接着可选择性地于基板30与发光二极管芯片40上形成透光的平坦结构50。平坦结构50具有介电特性并填入发光二极管芯片40的外侧与固晶区32之间的空隙，使得基板30与发光二极管芯片40的上表面形成完整的平坦面，如此一来有助于后续膜层的制作。平坦结构50中可另包含多个接触洞52，以供各发光二极管芯片40的可经由接触洞52向外电连接，但不限于此。
如图4a与图4b所示，其后，另可选择性地于平坦结构50上形成导线54，并将导线54填入接触洞52，由此进行电性连接。接着可利用旋转涂布工艺于基板30、发光二极管芯片40与平坦结构50上形成荧光层64，荧光层50包含有感光胶材46与荧光粉48混合于感光胶材46中，例如包含有掺入荧光粉48的感光材料。需注意的是，荧光粉48实际上是相当微小的微粒，为了清楚显现出荧光层50的分布位置，因此荧光粉48并未显示于俯视图中。其中，感光胶材46可以包含感光树脂(photosensitive resin)等照光后会形成链结或照光后会裂解的材料，且优选是具有良好透光性，而荧光粉可以包含钇铝石榴石荧光粉(yttrium aluminum garnet，简称YAG)等可转换光线波长的材料。
如图5a与图5b所示，之后利用曝光暨显影工艺图案化前述荧光层64，使荧光层64成为多个荧光胶体56，并且可同时使各荧光胶体56具有多个光线穿孔57。各荧光胶体56分别对应设置于各发光二极管芯片40上方。各光线穿孔57可均匀分布于各荧光胶体56中，且可垂直贯穿各荧光胶体56，以暴露荧光胶体56下方的平坦结构50或发光二极管芯片40的部分表面。由于光线穿孔57的部分不具荧光粉48，因此光线穿孔57的存在可以降低该区域的荧光粉48数量，藉以改变发光二极管封装结构所呈现的色温。其中各荧光胶体56的光线穿孔57所占的面积可根据各发光二极管芯片40的亮度与产品需求等设计而调整，优选为占各荧光胶体56的面积的5％至30％。
荧光胶体56的作用在于使发光二极管芯片40产生的部分光线转换成另一颜色的光线，例如本实施例的发光二极管芯片40可为蓝光发光二极管芯片，因此荧光胶体56可使用能产生黄光的荧光材料(yellow phosphor)，进而通过蓝光与黄光混光而产生白光。或者，利用紫外光发光二极管芯片来激发蓝光、绿光及红光荧光粉。需注意的是，荧光胶体56的材料与形成方式并不以本实施例为限。
需注意的是，各荧光胶体56的光线穿孔57的形状、尺寸、所占的总面积、分布的密度与位置，皆可根据荧光粉48的分布密度与产品需求而调整。以蓝光发光二极管的封装结构为例，对于利用旋转涂布工艺所形成的荧光层64而言，当荧光胶体56不具光线穿孔57时，位于基板30的中央区域的黄光荧光粉48密度通常会比位于基板30的边缘区域的黄光荧光粉48密度来得高，因此位于基板30的中央区域的发光二极管封装结构所呈现的黄光色调可能会比位于基板30的边缘区域的发光二极管封装结构所呈现的黄光色调更强，导致同一批生产的发光二极管封装结构却发出不同程度的色温。因此，本发明可以于形成荧光层64之后，量测任一基板30上所呈现出的色温或亮度，接着比对量测结果与所需呈现的产品规格之间的异同，再利用比对的结果来设计光线穿孔57的布局，利用光线穿孔57的设置来进行调节。如图5c所示，例如使得基板30的中央区域的光线穿孔57开口比例可以较基板30的边缘区域的光线穿孔57开口比例来得高。或者，当基板30、发光二极管芯片40与/或平坦结构50所构成的表面具有凹陷处时，凹陷处的荧光粉48密度通常会比平坦处或是突起处更高，因此本发明可于凹陷处设置较高开口比例的光线穿孔57，以做为平衡。
另外，本发明可于平坦结构50上形成多个封闭环型图案58，分别环绕各固晶区32。封闭环型图案58具有一定的高度，例如数微米，其作用在于维持后续形成的胶体的表面张力，使其保持半球体状进而发挥光学透镜的作用。在本实施例中，封闭环型图案58与荧光胶体56可使用相同的感光性材料，并通过同一道曝光暨显影工艺加以形成藉以简化工艺，但本发明的方法并不以此为限。
如图6a与图6b所示，接着进行点胶工艺，在各单元U的荧光胶体56上分别形成胶体62，且胶体62通过封闭环型图案58的存在而可维持其表面张力，形成半球体形状。胶体62在固化后会形成光学透镜(lens)，最后再利用切割工艺即可制作出多个发光二极管封装结构。
于前述实施例中，荧光层64旋转涂布于平坦结构50的表面上，由于平坦结构50的平坦特性使得感光胶材46与荧光粉48可以顺利地利用旋转涂布工艺形成均匀的荧光层64。于其他实施例中，本发明亦可不包含平坦结构50，而由其它方式使感光胶材46与荧光粉48可以旋涂于平坦的表面。请参考图7与图8。图7与图8为本发明另一优选实施例制作发光二极管封装结构的方法示意图，其中图7为俯视示意图，图8为剖面示意图。如图7与图8所示，使发光二极管芯片66安置于固晶区32后，发光二极管芯片66顶面与基板30顶面高度约略相同，再利用旋转涂布工艺与图案化工艺而形成具有光线穿孔57的荧光胶体56。其中，发光二极管芯片66可采用各种方式形成对外电连接的途径，且发光二极管封装结构可另包含其他可增进产品可靠度或光学效益的元件或膜层，然而其详细电连接状况、其他元件或膜层在此省略而未绘示于图中。
由于本发明的发光二极管封装结构可使用感光材料形成荧光胶体，因此可利用半导体工艺进行荧光胶体的批次制造与图案化步骤，大幅缩短发光二极管封装结构的工艺时间，使得工艺效率大增。又由于本发明可利用荧光胶体的图案化步骤一并形成光线穿孔，因此可精确且简便地调整荧光胶体的荧光粉分布密度，以提升发光二极管封装结构的光学效果，得以控制所生产的发光二极管封装结构可以发出相同或相近色温，或者也可特别针对同一批次生产的发光二极管封装结构而调整出不同程度的色温。
除了可利用旋转涂布工艺与图案化工艺来批次制造均匀的荧光层之外，本发明亦可利用激光列印的方式而批次制造出均匀的荧光层。请参考图9a-9b、10a-10b、11a-11b。图9a至图11b为本发明又一优选实施例制作发光二极管封装结构的方法的示意图，其中图9a至图11a为荧光薄膜的俯视示意图，而图9b至图11b图为荧光薄膜的剖面示意图。如图9a与图9b所示，首先提供基板30与多个发光二极管芯片40。其中，基板30定义有多个单元U，分别用以设置各发光二极管芯片40。于基板30的上表面可具有多个凹陷的固晶区32。固晶区32的深度优选可与后续固定于其内的发光二极管芯片的高度接近，但不限于此。于基板30与发光二极管芯片40上可选择性地包含透光的平坦结构50。平坦结构50具有介电特性并填入发光二极管芯片40的外侧与固晶区32之间的空隙，使得基板30与发光二极管芯片40的上表面形成完整的平坦面。其后，另可选择性地于平坦结构50上形成导线54，并将导线54填入接触洞52，由此进行电性连接。
如图10a与图10b所示，接着利用至少一激光列印工艺形成荧光薄膜70，其中荧光薄膜70包含有荧光粉72。举例来说，荧光薄膜70的形成方式可先利用主充电转轴把静电投射至感光鼓或感光带上，再根据所需形成的预定图案而以静电吸附荧光粉72，接着把呈现出预定图案的荧光粉72转印至感光干膜74上，以形成所需的荧光薄膜70。
由于激光列印的特性，以剖视观之，单一荧光薄膜70的荧光粉72为单层排列而并未垂直堆叠；以俯视观之，激光列印工艺的解析度可以达到50微米左右，甚至更小，因此可以控制荧光粉72的分布排列而形成任何预定的图案，而不受图10b所局限，进而也可以控制任意区域的荧光粉72密度。举例来说，荧光粉72可以平均分布整个荧光薄膜70上，或是仅对应于基板30的固晶区32上。而于其它实施例中，就单一发光二极管封装结构而言，发光二极管芯片40正上方的发光强度通常会较发光二极管芯片40周围的发光强度更大，因此荧光薄膜70对应于发光二极管芯片40正上方的荧光粉72密度可以较大，而对应于发光二极管芯片40周围的荧光粉72密度可以略小。
如图11a与图11b所示，其后利用热压工艺把荧光薄膜70的荧光粉72转印至发光二极管芯片40上而形成荧光层76。据此，单一荧光层76的荧光粉72也会呈单层排列而并未垂直堆叠，而发光二极管芯片40上任意区域的荧光粉72密度也可获得精确的控制。
于本发明的其他实施例中，前述激光列印工艺与前述转印步骤可反复进行，以于发光二极管芯片40上形成多层荧光层76。激光列印工艺有助于精确配置相邻或重叠位置上的微小荧光粉72配置，通过极微细的图样和密度排列来组合运用，即可创造出肉眼看起来相当均一的色温。
综上所述，由于本发明的发光二极管封装结构可使用感光材料形成荧光胶体或荧光层，因此可利用半导体工艺进行荧光胶体或荧光层的批次制造，有效提升发光二极管封装结构的工艺效率。另外，由于本发明可利用曝光暨显影工艺或激光列印工艺精确且简便地调整荧光胶体或荧光层的荧光粉分布密度，因此可以准确地调整发光二极管封装结构的光学效果。
以上所述仅为本发明的优选实施例，凡依本发明权利要求所做的等同变化与修饰，皆应属本发明的涵盖范围。

Claims (20)

1.一种制作发光二极管封装结构的方法，其包含有：
提供基板与多个发光二极管芯片，并将所述发光二极管芯片分别固晶于该基板上；
于该基板与所述发光二极管芯片上形成荧光层；以及
图案化该荧光层，使该荧光层成为多个荧光胶体分别位于所述发光二极管芯片上方，并使各该荧光胶体具有多个光线穿孔，且各该光线穿孔垂直贯穿各该荧光胶体。
2.如权利要求1所述的方法，其中该荧光层包含有感光胶材，与荧光粉混合于该感光胶材中。
3.如权利要求1所述的方法，其中该荧光层是利用旋转涂布工艺所形成。
4.如权利要求1所述的方法，其中图案化该荧光层的步骤为利用曝光暨显影工艺进行。
5.如权利要求1所述的方法，其中各该荧光胶体的所述光线穿孔所占的面积为各该荧光胶体的面积的5％至30％。
6.如权利要求1所述的方法，其中该基板包含半导体基板。
7.如权利要求1所述的方法，其中该基板的上表面包含多个凹陷的固晶区，且所述发光二极管芯片设置于所述固晶区内。
8.如权利要求1所述的方法，其中于形成该荧光层之前，另包含提供平坦结构的步骤，该平坦结构覆盖于该基板与所述发光二极管芯片表面。
9.如权利要求8所述的方法，其中该荧光层形成于该平坦结构的表面上。
10.如权利要求1所述的方法，其中所述光线穿孔均匀分布于各该荧光胶体中，且部分的所述光线穿孔暴露出所述发光二极管芯片。
11.一种发光二极管封装结构，其包含有：
基板；
至少一发光二极管芯片，固定于该基板上；以及
至少一荧光胶体，设置于该基板与该发光二极管芯片上，该荧光胶体具有多个光线穿孔，且各该光线穿孔垂直贯穿各该荧光胶体。
12.如权利要求11所述的发光二极管封装结构，其中该荧光胶体包含有感光胶材，与荧光粉混合于该感光胶材中。
13.如权利要求11所述的发光二极管封装结构，其中各该荧光胶体的所述光线穿孔所占的面积为各该荧光胶体的面积的5％至30％。
14.如权利要求11所述的发光二极管封装结构，其中该基板包含半导体基板。
15.如权利要求11所述的发光二极管封装结构，其中该基板的上表面包含至少一凹陷的固晶区，且该发光二极管芯片设置于该固晶区内。
16.如权利要求11所述的发光二极管封装结构，另包含平坦结构，该平坦结构覆盖于该基板与所述发光二极管芯片表面，且该荧光胶体形成于该平坦结构的表面上。
17.如权利要求11所述的发光二极管封装结构，其中所述光线穿孔均匀分布于各该荧光胶体中，且部分的所述光线穿孔暴露出所述发光二极管芯片。
18.一种制作发光二极管封装结构的方法，其包含有：
提供基板与多个发光二极管芯片，并将所述发光二极管芯片分别固晶于该基板上；
进行至少一激光列印工艺，以形成至少一荧光薄膜，该荧光薄膜包含有荧光粉；以及
把该荧光薄膜的荧光粉转印至所述发光二极管芯片上而形成至少一荧光层。
19.如权利要求18所述的方法，其中该转印步骤利用热压工艺把所述荧光粉转印至所述发光二极管芯片上。
20.如权利要求18所述的方法，其中该激光列印工艺与该转印步骤可反复进行，以于所述发光二极管芯片上形成多层荧光层。
CN2008101499308A 2008-10-17 2008-10-17 发光二极管封装结构及其制作方法 Expired - Fee Related CN101728280B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN2008101499308A CN101728280B (zh) 2008-10-17 2008-10-17 发光二极管封装结构及其制作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN2008101499308A CN101728280B (zh) 2008-10-17 2008-10-17 发光二极管封装结构及其制作方法

Publications (2)

Publication Number Publication Date
CN101728280A CN101728280A (zh) 2010-06-09
CN101728280B true CN101728280B (zh) 2011-10-12

Family

ID=42448934

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2008101499308A Expired - Fee Related CN101728280B (zh) 2008-10-17 2008-10-17 发光二极管封装结构及其制作方法

Country Status (1)

Country Link
CN (1) CN101728280B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103972368A (zh) * 2014-05-23 2014-08-06 重庆大学 一种基于光刻技术的led荧光粉的图形化方法

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102374496B (zh) * 2010-08-18 2015-03-25 晶元光电股份有限公司 多维度发光装置
CN102157668A (zh) * 2011-04-01 2011-08-17 饶曼夫 发光二极管的荧光粉封装结构及其封装方法
CN102368520A (zh) * 2011-10-27 2012-03-07 华灿光电股份有限公司 一种倒金字塔形结构led芯片的制备方法
CN107403791B (zh) * 2016-05-18 2020-04-10 光宝光电(常州)有限公司 发光显示器以及形成发光显示器的方法
CN106784175B (zh) * 2016-11-30 2018-12-21 环视先进数字显示无锡有限公司 Led显示模组的磊晶复合蓝宝石基板的制造方法及基板
CN106601725B (zh) * 2016-11-30 2019-04-05 环视先进数字显示无锡有限公司 复合蓝宝石基板磊晶led显示模组的制造方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2008044759A1 (en) * 2006-10-12 2008-04-17 Panasonic Corporation Light-emitting device and method for manufacturing the same

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2008044759A1 (en) * 2006-10-12 2008-04-17 Panasonic Corporation Light-emitting device and method for manufacturing the same

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103972368A (zh) * 2014-05-23 2014-08-06 重庆大学 一种基于光刻技术的led荧光粉的图形化方法
CN103972368B (zh) * 2014-05-23 2016-09-14 重庆大学 一种基于光刻技术的led荧光粉的图形化方法

Also Published As

Publication number Publication date
CN101728280A (zh) 2010-06-09

Similar Documents

Publication Publication Date Title
TWI411091B (zh) 發光二極體封裝結構
CN101728280B (zh) 发光二极管封装结构及其制作方法
US8921877B2 (en) Semiconductor light-emitting device for producing wavelength-converted light and method for manufacturing the same
TWI441350B (zh) 樹脂填封發光體及其製造方法
JP4122739B2 (ja) 発光素子及びその製造方法
KR100665121B1 (ko) 파장변환형 발광 다이오드 패키지 제조방법
US8508118B2 (en) Light emitting device that suppresses color unevenness
EP2620989B1 (en) Semiconductor light-emitting device
US20080164482A1 (en) Light-Emitting Device and Method for Manufacturing Same
US9147814B2 (en) Semiconductor light-emitting device and manufacturing method
KR20070053782A (ko) 투명성 실리콘 및 형광체를 포함하는 패터닝이 가능한필름을 포함하는 반도체 발광 소자 및 그 제조 방법
JP2007066969A (ja) 白色発光ダイオード装置とその製造方法
US20130285087A1 (en) Light emitting device and manufacturing method thereof
JP2012079776A (ja) 半導体発光装置及びその製造方法
JP2005311395A (ja) 半導体発光装置の製造方法
JP5330855B2 (ja) 半導体発光装置
US20070018189A1 (en) Light emitting diode
CN103378274A (zh) 发光装置及其制造方法
JP5345414B2 (ja) 半導体発光装置
CN102714263A (zh) 发光二极管及其制造方法
CN102640313A (zh) 发光二极管及其制造方法
CN100359705C (zh) 白光二极管制造方法
JP2007324630A (ja) 半導体発光装置
JP2006059851A (ja) 半導体発光装置、それを用いた照明装置およびその製造方法
GB2428879A (en) Light emitting diode with uniform colour mixing

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
ASS Succession or assignment of patent right

Owner name: HUAXINLIHUA CO. LTD.

Free format text: FORMER OWNER: TOUCH MICRO-SYSTEM TECHNOLOGY CORP.

Effective date: 20130208

C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20130208

Address after: Taoyuan County, Taiwan, China Yangmei mountain high 566 lions Road

Patentee after: Huaxinlihua Co., Ltd.

Address before: China Taiwan Taoyuan County

Patentee before: Touch Micro-System Technology Corp.

CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20111012

Termination date: 20151017

EXPY Termination of patent right or utility model