CN101719114A

CN101719114A - 用于执行双向通信的方法

Info

Publication number: CN101719114A
Application number: CN200910177697A
Authority: CN
Inventors: G·迈尔; C·默斯纳
Original assignee: Robert Bosch GmbH
Current assignee: Robert Bosch GmbH
Priority date: 2008-10-08
Filing date: 2009-09-30
Publication date: 2010-06-02
Anticipated expiration: 2029-09-30
Also published as: CN101719114B; US8724682B2; DE102008042680A1; US20100296614A1

Abstract

提出了用于执行双向通信的方法以及用于实施该方法的电子单元、计算机程序和计算机程序产品。该方法实现了第一电子单元与至少一个第二电子单元之间的双向通信，其中，由第一电子单元向至少一个第二电子单元传输时钟节拍信号和与该时钟节拍信号同步的输入信号，并且第二电子单元向第一电子单元发送输出信号中的、响应输入信号而产生的应答序列，其中，在第二电子单元中产生明确的测试序列，该测试序列在输出信号中的应答序列之前被发送到第一电子单元，其中输出信号中的测试序列与应答序列之间的时间顺序使得第一电子单元与至少一个第二电子单元之间的时间延迟的考虑成为可能。

Description

用于执行双向通信的方法

技术领域

本发明涉及一种用于执行第一电子单元和至少一个第二电子单元之间的双向通信的方法、一种用于实施该方法的电子单元以及一种用于实施该方法的计算机程序和计算机程序产品。

背景技术

通常，在电子单元之间进行双向通信时，由作为所谓的工具(tool)的第一电子单元向可被称为目标(target)的至少一个第二电子单元发送输入信号或者命令信号。所述输入信号与第一电子单元的内部时钟节拍同步，其中，为了识别信号电平，应当确保时钟节拍信号的边沿位于信号的中间，从而能够可靠地识别和读取这个信号。

进行接收的第二电子单元响应接收到的输入信号而产生再次被发送到第一电子单元的输出信号。在此情况下，在第二电子单元中使用同样接收到的、第一电子单元的时钟节拍信号。但是现在，仅仅所产生的输出信号被发送回第一电子单元。在第一电子单元中利用内部的时钟节拍分析处理接收到的输出信号。

在此情况下的问题在于，由于设置在单元之间的电路装置而可能出现显著的延迟，这些延迟的程度经常是未知的。这些对于不同的信号可能也不尽相同的延迟还可能取决于外部条件——例如温度，并且可能导致：内部时钟节拍相对于接收到的输出信号的时间延迟使得不再能够可靠地检测和分析处理输出信号。

发明内容

所述的方法用于执行第一电子单元和至少一个第二电子单元之间的双向通信，其中，由第一电子单元向至少一个第二电子单元传输时钟节拍信号以及与该时钟节拍信号同步的输入信号，并且第二电子单元向第一电子单元发送输出信号中的、响应所述输入信号而产生的应答序列，其中，在第二电子单元中产生明确的测试序列，在输出信号中的应答序列之前将该测试序列发送到第一电子单元，其中，输出信号中测试序列与应答序列之间的时间顺序使得第一电子单元与至少一个第二电子单元之间的时间延迟的考虑成为可能。

在构型中，第一电子单元检测输出信号中的测试序列并且以这种方式识别输出信号中的应答序列。这是可行的，因为测试序列和应答序列之间的时间顺序是已知的。于是知道，在输出信号中以怎样的与测试序列的时间间隔进行应答序列的传输。

可以进行如下设置，即采用数倍于与时钟节拍信号一起传输的时钟节拍的时钟节拍对输出信号进行采样。这实现了测试序列的快速识别。在考虑测试序列的情况下选择随后用于分析处理输出信号中的应答序列的时钟节拍或者使随后用于分析处理输出信号中的应答序列的时钟节拍匹配于应答序列。

在构型中，在所述方法中测量第一电子单元和至少一个第二电子单元之间的时间延迟。

通信可以通过JTAG接口(JTAG：联合测试行动组)进行。

测试序列包括例如至少一个状态转换。这意味着测试序列例如通过电平值序列01或者10给出。

电子单元尤其用于实施根据权利要求1至7中任一项所述的方法，并且具有用于响应输入信号而产生应答序列和产生测试序列以及将测试序列与应答序列进行组合的装置。

本发明还涉及具有程序代码单元的计算机程序，用于当在计算机上或者相应的计算单元上、尤其是在所述电子单元中执行所述计算机程序时执行所述方法的所有步骤。

当在计算机上或者相应的计算单元上、尤其是在所述电子单元中执行所述计算机程序时，根据本发明的、具有存储在计算机可读数据载体上的程序代码单元的计算机程序产品被构造用于执行所述方法的所有步骤。

因此，在所提出的方法中，可以在工具端将输出信号或者TDO信号与时钟节拍信号或者TCK信号分离。替代现有技术中设置的、TDO信号和TCK信号之间的同步，附加地出现施加在TDO信号上的测试序列位或者同步位。由此得到两个好处，即可以显著地提高所有信号的时钟节拍频率，以及在相同的时钟节拍频率下也可以面对由信号传输中的缓冲器或者驱动器元件引起的偶尔延迟进行更鲁棒的通信。

特别要考虑的是，给出了与现有技术的兼容性。由于迄今未在TDO信号上传输信息，因而现有的工具会忽略TDO信号上的附加的同步并且因此能够以之前的时钟节拍频率继续运行。

从说明书和附图中得到本发明的其他优点和构型。

应当理解，以上所述的特征和以下仍要说明的特征不仅可以用在各个已说明的组合中，而且也可以用在其他组合中或者单独地使用，而不超出本发明的范围。

附图说明

根据附图中的实施方式示意性地示出了本发明，并且以下参照附图对本发明进行详细说明。

图1示出用于实施根据本发明的方法的装置，其具有第一电子单元和第二电子单元；

图2示出根据现有技术的、在双向通信中被发送的信号的波形；

图3示出根据现有技术的、在双向通信中被发送的信号的其他波形；

图4示出JTAG标准的可能的结构；

图5在状态图中示出JTAG-TAP状态机；

图6示出在根据现有技术的顺序中具有对应状态的JTAG-TAP状态机的时序图；

图7示出在根据本发明的方法的顺序中具有对应状态的JTAG-TAP状态机的一个另外的时序图；

图8示出补充了对TDO信号的特性的说明的、图7中的时序图；

图9示出传输网络的两个例子；

图10示出一个另外的时序图。

具体实施方式

图1中示出了设置用于双向通信并为此通过JTAG接口14彼此连接的第一电子单元10和第二电子单元12。第一电子单元10也被称为工具，而第二电子单元12也被称为目标。所述第二电子单元12可以例如是控制装置中的微控制器。

作为所谓的主机的第一电子单元10控制通过JTAG接口14的通信，产生时钟节拍信号16(TCK信号)、复位信号18(TRST信号)、测试模式选择信号20(TMS信号或test modus select signal)和输入信号22(TDI信号)并且将这些信号发送到第二电子单元12。在此必须注意的是，上述信号在时间上被延迟，在示图中用延迟框24(delay)示出了该时间延迟。

第二电子单元12是所谓的从机并且实施所要求的行动，例如读过程和写过程。在此情况下，第二电子单元12将输出信号26(TDO信号)发送到第一电子单元10。此外，第二电子单元12可以使用用于指示或者信令化(signalisieren)的附加信号。必须注意的是，第二电子单元12使用第一电子单元10的时钟节拍。

第一电子单元10和第二电子单元12之间的延迟受单元10和12之间的线路长度影响并且可能受设置在单元10和12之间的其他电子装置影响。这导致信号传输中的延迟，这些延迟的程度通常是未知的。因为在第一电子单元10中利用内部的时钟节拍检测和分析处理接收到的第二电子单元12的输出信号26，所以这可能导致输出信号26不被识别或者被错误地解释。

图2中示出了双向通信中的信号波形。在示图上方示出了工具端的波形，即时钟节拍信号40、输入信号42和接收到的输出信号44。在示图下方示出了目标端的时钟节拍信号40、输入信号42和输出信号44。双箭头48表明时钟节拍的周期。

时钟节拍信号的上升沿50在延迟了时间间隔t_{CO_A} 52后实现输入信号42中的信号值54的触发，该输入信号42被发送到目标并且在那里在延迟了时间间隔56后被接收。在时间间隔t_{SU_B} 57后在目标中以上升沿58识别所述输入信号42，其中，与工具端相比，所述上升沿的出现同样推迟了时间延迟60。以下降沿62在时间间隔64t_{CO_B}之后产生应答信号或输出序列66并将其发送到工具端。在工具端，输出信号44中的所述输出序列66在工具端在延迟68之后被接收。在工具端，以时钟节拍信号40的下降沿70在时间间隔72t_{SU_A}之后检测所述输出序列66。

示图示出，在工具端仍可以正确地检测和识别输出序列66。这是可能的，因为与存在的延迟56、60和68相比时钟节拍信号40的周期48被选择地更长。示图还表明，延迟56、60和68限定了最大时钟节拍频率，在该最大时钟节拍频率情况下仍可以实现工具和目标之间的正确的通信。

图3中再次示出双向通信中的信号波形，其中，在上方示出了工具端的波形，即时钟节拍信号100、输入信号102和接收到的输出信号104。在下方示出了目标端的时钟节拍信号100、输入信号102和输出信号104。双箭头108示出时钟节拍的周期。

时钟节拍信号100的上升沿110在延迟了时间间隔t_{CO_A} 112后实现输入信号102中的信号值114的触发，该输入信号102被发送到目标并且在那里在延迟了时间间隔116后被接收。在时间间隔t_{SU_B} 117之后在目标中以上升沿118识别所述信号值114，其中，与工具端相比，所述上升沿118的出现同样推迟了时间延迟120。以下降沿122在时间间隔124t_{CO_B}之后产生输出序列126并将其发送到工具端。在工具端，输出信号104中的所述输出序列126在延迟128之后被接收。在工具端，以时钟节拍信号100的下降沿130不再能够检测到所述输出序列126。

因此，工具基于时钟节拍信号100以延迟t_{CO_A}产生TMS信号和TDI信号，并且将这些信号提供给目标。通常，在此在TCK信号的上升沿时产生TMS信号和TDI信号。所有信号通过传输路径传输并且以一定的延迟到达目标。各个信号的延迟的差异通常是可以忽略的。

目标利用接收到的时钟节拍检测信号或者利用所述时钟节拍对信号进行采样。为了进行正确的采样，已定义的建立时间(Setup-zeit)t_{SU_B}是必需的。

目标基于TCK信号以延迟t_{CO_B}产生TDO信号并且将这个信号提供给工具。通常，在TCK信号的下降沿时产生TDO信号。TDO信号通过传输路径被发送到工具并且在那里以一定的延迟被接收。工具利用所述时钟节拍对TDO信号进行采样，其中，为了进行正确的采样，已定义的建立时间t_{SU_A}是必需的。

如果不同信号的时间延迟之间的差异，即各个信号的传输时间差异是可以忽略的，那么工具与目标之间的时间延迟通常是不关键的(unkritisch)。TCK、TMS和TDI之间的时间关系不受延迟影响。这意味着，如果必需的建立时间t_{SU_B}在工具端被满足，那么在目标中情况也是相同的。

目标和工具之间的传输路径是关键路径。假定时间延迟在两个传输路径中是相同的，则得到下式：

t_{CO_B}+t_{SU_A}+2*延迟＜TCK

时钟节拍的周期因此必须大于全部时间延迟，以便确保正确的顺序。因此，限定了时钟节拍的频率并且由此限定了全部接口的频率。如果时间延迟是固定的和已知的，那么工具可以利用经延迟的时钟节拍对TDO信号进行采样。但是，如果延迟是变化的或者未知的，那么这是一个很大的问题。

在此使用所提出的方法。所述方法使数据传输时、尤其是通过JTAG接口的数据传输时的更高的频率成为可能。此外，鲁棒性本身在显著延迟的情况下也得到了改善。这些时间延迟例如通过长的传输路径和在中间连接的缓冲器形成。温度影响还可以引起时间延迟的偏移。利用所述方法可以实现对不同的传输路径和变化的温度的动态匹配。

图4中示出了JTAG标准的可能的实施形式。在此，在第一实施形式150中示出了一个串行结构，而在第二实施形式152中示出了一个混合的串行-并行结构。

在串行结构150中，四个电子单元154、156、158和160被设置为串行连接。输入信号162TDI与时钟节拍信号164TCK和测试模式选择信号166一起被输入到第一电子单元154中。第一电子单元154的输出信号168TDO是第二电子单元156的输入信号170TDI。第二电子单元156的输出信号172TDO是第三电子单元158的输入信号174。第三电子单元158的输出信号176TDO是第四电子单元160的输入信号178。第四电子单元160的输出信号180TDO是整个结构150的输出信号180TDO。时钟节拍信号164和测试模式选择信号166分别单独地提供给电子单元154至160。

在第二实施形式152中，再次设置了四个电子单元182、184、186和188，它们被划分成两个支路或者两个组，即具有单元182和184的第一组以及具有单元186和188的第二组。在这些组中，单元182至188彼此串联。这两个组彼此并行地设置并且相应地彼此连接。

TDI 190和TCK 192充当输入量。然而，为这两个组设置了分离的测试模式选择信号，即以附图标记194标示的TMS 1和以附图标记196标示的TMS 2。输出量是TDO 198。

JTAG标准定义，TDO信号仅在TAP控制器的移位指令寄存器状态和移位数据寄存器状态中是有效的，而在所有其他的状态中是无效(高阻)的。所示方法修改了在一些TAP状态中的TDO特性，而不影响JTAG接口的功能。在串行结构中，每个链的所有TAP控制器处于自己的状态中，并且TDO与相邻单元的TDI连接。TAP转换到作为移位状态的另一状态不会产生影响。

在并行结构中，所有TDO和TDI彼此相连，但具有分离的TMS信号。因此仅一个控制器可处于移位状态中，而所有其他的单元可被保持在TAP控制器的复位状态或者空闲状态中。在这两个状态中，即复位状态和空闲状态中，所提出的方法建议不改变的特性(高阻)，从而使得仅一个有效的单元输出TDO。

这也可以应用到混合的串行-并行设置上，如同其在图4中以附图标记152标示的那样。

图5在状态图中示出了总体上以附图标记210标示的JTAG-TAP状态机(TAP：测试访问端口)。这是一个状态机，它的转换由TMS信号控制或者引起，并且该状态机控制JTAG系统的特性。

状态机的状态是：测试逻辑复位212、运行测试/空闲214、选择数据寄存器扫描216、捕获数据寄存器218、移位数据寄存器220、退出数据寄存器222、暂停数据寄存器223、退出数据寄存器2224、更新数据寄存器226、选择指令寄存器扫描228、捕获指令寄存器230、移位指令寄存器232、退出指令寄存器234、暂停指令寄存器236、退出指令寄存器2238和更新指令寄存器240。

图6在时序图中描述了JTAG-TAP状态机210的信号波形和对应状态。示图示出时钟节拍信号TCK 250的波形、测试选择模式信号TMS 252的波形、输入信号TDI 254的波形以及输出信号TDO 256的波形。示图示出根据现有技术的顺序中的状态机的特性。

对应的状态是：空闲260、选择数据寄存器262、选择指令寄存器264、捕获指令寄存器266、移位指令寄存器268、退出指令寄存器1270、更新指令寄存器272、选择数据寄存器274、捕获数据寄存器276、移位数据寄存器278、退出数据寄存器1280、更新数据寄存器282和空闲284。

TDI信号254的以虚线示出的信号值286不起作用。TDO信号256的信号值288表示高阻状态。

TMS信号252确定JTAG-TAP状态机210的状态顺序。在此情况下，在特定的或者对应的状态中实施不同的行动。在移位指令寄存器状态和移位数据寄存器状态中进行数据交换。因此，仅在这些状态中使TDO有效。

图6的时序图示出通过指令寄存器路径和数据寄存器路径的循环，该循环始于空闲状态并且返回到此状态。在此情况下，指令寄存器数据包括两个比特，而数据寄存器数据包括四个比特。TDI必须在TCK的上升沿时是有效的。TDO在TCK的下降沿时被改变。

图7中示出图5中的JTAG-TAP状态机的一个另外的时序图。

该时序图示出时钟节拍信号TCK 350的波形、测试选择模式信号TMD352的波形、输入信号TDI 354的波形和输出信号TDO 356的波形。示图示出在根据本发明的顺序中的状态机的特性。

对应的状态是：空闲360、选择数据寄存器362、选择指令寄存器364、捕获指令寄存器366、移位指令寄存器368、退出指令寄存器1370，更新指令寄存器372、选择数据寄存器374、捕获数据寄存器376、移位数据寄存器378、退出数据寄存器1380、更新数据寄存器382和空闲384。

TDI信号254的以虚线示出的信号值386不起作用。TDO信号256的信号值388表示具有上拉特性(Hochzieh-Verhalten)的高阻状态。

在根据本发明的方法中，与根据现有技术的处理方式相比，JTAG-TAP状态机保持不变。在选择数据寄存器状态期间，TDO为低电平有效(aktivtief)。在选择指令寄存器状态364、捕获数据寄存器状态376、捕获指令寄存器状态366、退出指令寄存器状态1370、暂停数据寄存器状态、暂停指令寄存器状态、退出数据寄存器状态2、退出指令寄存器状态2期间，使TDO高电平有效(aktiv hoch)。

在复位状态、空闲状态、更新数据寄存器状态、更新指令寄存器状态期间，TDO保持为高阻。此外，或者通过内部的上拉电阻或者通过外部的上拉电阻，TDO在高阻状态期间显示出上拉特性。于是，图6中所示的序列变化成图7中所示的序列。

在图7中可以看出，在TDO信号中，在应答序列390和392之前分别包括具有位模式01的测试序列396和398。这个明确的位模式被工具识别。因为应答序列390和392与测试序列396和398之间的时间顺序是已知的，所以工具识别出应答序列390和392何时施加在输出信号TDO 356中。

图8中描述了图7中的时序图，其中，附加地说明了TDO的不同特性的时间区域。

在第一区域450中，TDO为具有上拉的高阻。在第二区域452中，TDO被下拉为测试序列396的第一位值0。在第三区域454中，TDO被上拉为测试序列396的第二位值1。在第四区域456中，TDO在应答序列390的范围内输出数据。在第五区域458中，TDO被上拉。在第六区域460中，TDO为具有上拉的高阻。在第七区域462中，TDO在测试序列398的范围内被下拉。在第八区域464中，TDO被上拉。在第九区域466中，TDO输出数据。在第十区域468中，TDO被上拉。在第十一区域470中，TDO为具有上拉的高阻。

因此，根据本发明的方法仅以TDO特性中的细微改变工作。例如在更新状态期间的TDO特性可以保持不变。此外，以时钟节拍下降沿改变TDO。所描述的处理方法设置为，TDO以确定的电平输出确定长度的序列或者脉冲，而在此不影响JTAG-TAP状态机。串行结构或者并行结构中的接口特性以及工具保持不变。这使得所示方法在现有系统中的使用变得容易。

特别的优点在于，不必改变TAP状态机。即使所述延迟的程度是未知的，也可以补偿时间延迟。在延迟变化时可以实现动态的补偿。

在图9中示出了传输网络的两个例子，其中，在上方示出了所谓的LVDS传输网络670(LVDS：低电压差分信号)，并且在下方示出了所谓的SerDes传输网络672(SerDes：串行器/解串器)。

LVDS网络670具有第一电子单元674或者工具以及第二电子单元676或者目标。工具674将复位信号或者TRST信号678、时钟节拍信号或者TCK信号680、测试模式选择信号或者TMS信号682以及输入信号或者TDI信号684发送到目标676。

在目标676中处理通过网络接收到的信号并且响应TDI信号684而生成应答序列，在输出信号或者TDO信号686中将所述应答序列发送到工具674。

所提出的方法至少在所述实施形式的一些实施形式中提供了一系列优点。因此不必改变TAP状态机。所述设置可以始终运行在JTAG结构中，而不取决于JTAG结构是串行的或者是并行的结构。JTAG接口的特性和工作能力不会受到损害。因此，不需要附加的状态和附加的时钟节拍发生器。该序列与图6中所示的序列是类似的。

不需要针对已修改的工件进行调整。至今所使用的工具不会受到新特性的影响，这些工具忽略新的TDO特性，并且像往常一样工作，直至所限定的频率和所限定的传输延迟。

新的处理方式可以补偿所述的延迟，这尤其在未知的或者变化的延迟情况下是有利的。整个系统由此变得更加鲁棒。

在图9的下方示出的SerDes传输网络672同样包括第一电子单元或者工具688和第二电子单元或者目标690。在这个实施形式中，TRST信号692、TCK信号694、TMS信号696和TDI信号698由工具688输出并且在多路复用器或者串行器700中被组合或者聚集成组合信号702。该组合信号702在解复用器或者解串器704中被重新分成四个输出信号。作为对TDI信号698的响应，由目标690输出TDO信号706，其经过串行器708和解串器710传输到工具688。

在图10中示出了动态匹配于工具端上未知的或者变化的延迟的例子。

示图示出具有TCK信号800、TMS信号802、TDI信号804和TDO信号806的时序图。TDO信号806携带具有对应的应答序列810的第一测试序列808和具有对应的应答序列814的第二测试序列812。

由TCK信号800确定的时钟节拍是工具的原始时钟节拍。以数倍于时钟节拍信号800的时钟节拍的时钟节拍对TDO信号806进行采样，如同用箭头816表明的那样，从而快速地识别出测试序列808和812。在识别出测试序列808或者812之后，相应地匹配TCK信号800，从而能够确保对应答序列810和814的可靠识别。

因此在TDO端进行多倍的过采样(oversampling)，TCK的频率是已知的，因此使用相移的采样时钟节拍。

通过已知的测试模式808或者812，现在可以从采样时钟节拍816的可能的采样时刻1、2、3、4中选择正确的采样时刻。在所示的图中，例如得到采样时钟节拍816的、以虚线示出的、用于对应答序列810和814继续进行采样的时刻3。这就是说，在接下去的过程中，分别在采样时钟节拍816的时刻3对应答序列810和814进行分析处理。在对新的输入序列802和804做出下一个应答时，借助测试模式重新确定正确的采样时刻1、2、3、4。因此，进行采样时刻的动态匹配。

Claims

1.用于执行一第一电子单元(10，154，674，688)和至少一个第二电子单元(12，156，676，690)之间的双向通信的方法，在该方法中，由所述第一电子单元(10，154，674，688)向所述至少一个第二电子单元(12，156，676，690)传输一时钟节拍信号(16，40，100，164，250，350，680)和一与所述时钟节拍信号同步的输入信号(22，42，102，162，170，174，178，254，354，684)，并且所述第二电子单元(12，156，676，690)向所述第一电子单元发送在一输出信号(26，44，104，168，172，176，180，256，356，686)中的、响应所述输入信号(22，42，102，162，170，174，178，254，354，684)而产生的应答序列(390，392，810，814)，其中，在所述第二电子单元(12，156，676，690)中产生一明确的测试序列(396，398，808，812)，将所述测试序列(396，398，808，812)在所述输出信号(26，44，104，168，172，176，180，256，356，686)中的所述应答序列(390，392，810，814)之前发送到所述第一电子单元(10，154，674，688)，这样所述输出信号(26，44，104，168，172，176，180，256，356，686)中的测试序列(396，398，808，812)与应答序列(390，392，810，814)之间的时间顺序使得所述第一电子单元(10，154，674，688)与所述至少一个第二电子单元(12，156，676，690)之间的时间延迟的考虑成为可能。

2.根据权利要求1所述的方法，其中，所述输出信号(26，44，104，168，172，176，180，256，356，686)中的所述测试序列(396，398，808，812)被所述第一电子单元(10，154，674，688)检测，并且所述输出信号(26，44，104，168，172，176，180，256，356，686)中的所述应答序列(390，392，810，814)被识别。

3.根据权利要求1或2所述的方法，其中，在所述第一电子单元(10，154，674，688)中以数倍于所述时钟节拍的时钟节拍对所述输出信号(26，44，104，168，172，176，180，256，356，686)进行采样。

4.根据权利要求3所述的方法，其中，进行所述内部时钟节拍与所述经采样的输出信号(26，44，104，168，172，176，180，256，356，686)中的检测到的应答序列(390，392，810，814)的匹配。

5.根据权利要求1至4中任一项所述的方法，其中，测量所述第一电子单元(10，154，674，688)和所述第二电子单元(12，156，676，690)之间的时间延迟。

6.根据权利要求1至5中任一项所述的方法，其中，所述通信通过一JTAG接口(14)进行。

7.根据权利要求1至6中任一项所述的方法，其中，所述测试序列(396，398，808，812)包括至少一个状态转换。

8.电子单元，尤其用于实施根据权利要求1至7中任一项所述的方法，所述电子单元具有一装置，该装置用于响应一输入信号(22，42，102，162，170，174，178，254，354，684)而产生一应答序列、产生一测试序列(396，398，808，812)以及用于将所述测试序列(396，398，808，812)与一输出信号(26，44，104，168，172，176，180，256，356，686)中的应答序列(390，392，810，814)进行组合。

9.具有程序代码单元的计算机程序，以便当在一计算机上或者一相应的计算单元上执行所述计算机程序时，实施根据权利要求1至7中任一项所述的方法的所有步骤。

10.具有存储在一计算机可读数据载体上的程序代码单元的计算机程序产品，以便当在一计算机上或者一相应的计算单元上执行所述计算机程序时，实施根据权利要求1至7中任一项范围中的方法的所有步骤。