CN101702642A - Sdh帧头的检测方法 - Google Patents
Sdh帧头的检测方法 Download PDFInfo
- Publication number
- CN101702642A CN101702642A CN200910238006A CN200910238006A CN101702642A CN 101702642 A CN101702642 A CN 101702642A CN 200910238006 A CN200910238006 A CN 200910238006A CN 200910238006 A CN200910238006 A CN 200910238006A CN 101702642 A CN101702642 A CN 101702642A
- Authority
- CN
- China
- Prior art keywords
- code stream
- data
- frame head
- multiple combination
- parallel data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Synchronisation In Digital Transmission Systems (AREA)
Abstract
本发明公开了一种SDH帧头的检测方法，该方法包括以下步骤：S102，接收并行数据码流；S104，以最小检测单元将并行数据码流分别与帧头的多种组合分别进行比较，以确定并行数据码流是否与多种组合中的一种相同；以及S106，如果并行数据码流与多种组合中的一种相同，则确定检测到帧头。通过本发明，能够利用少量的硬件逻辑资源实现对SDH帧头的快速有效检测及数据重排，灵活性高。
Description
技术领域
本发明涉及宽带通信技术领域，具体地，涉及一种SDH帧头的检测方法。
背景技术
帧定位就是不断检测帧信号是否与帧头位置相吻合。若连续5帧以上无法正确定位帧头，设备进入帧失步状态。
目前，帧头检测的实现是通过对8位的帧头标志1(16进制“F6”)和帧头标志2(16进制“28”)分别进行检测，帧头标志1检测的结果作为帧头标志2检测电路的输入，若两次比较检测的结果都符合帧头判断的标准，则表示找到了正确的帧头位置，之后再根据两次比较的结果对输入的并行数据流进行重排后输出，并给出相应的帧头标志位。但这种方案比较次数多而且准确率不高，可能会引起误判(参见西安邮电学院于2005年2月25日提交的专利申请“SDH帧头检测及数据重排电路”)。
因此，需要一种能够以较快速度和较高精度检测SDH帧头的解决方案，能够解决上述相关技术中的问题。
发明内容
针对现有技术存在的问题而做出本发明。
根据本发明的实施例，提供了一种SDH帧头的检测方法，该方法包括以下步骤：S102，接收并行数据码流；S104，以最小检测单元将并行数据码流分别与帧头的多种组合分别进行比较，以确定并行数据码流是否与多种组合中的一种相同；以及S106，如果并行数据码流与多种组合中的一种相同，则确定检测到帧头。
此外，在接收并行数据码流之前，首先对串行输入码流进行串并转换处理。
其中，该串并转换处理将串行输入码流转换为8进制或16进制的并行数据码流。
此外，步骤S104包括：S1042，将并行数据码流与多种组合中的每一个中的第一个数据比较第一预定次数；S1044，如果在第一预定次数的多次比较中并行码流与第一个数据都相同，则将并行数据码流与多种组合中的每一个中的第二个数据进行比较；S1046，如果与第二个数据相同，则将并行数据码流与多种组合中的每一个中的第三个数据进行比较第二预定次数；以及S1048，如果在第二预定次数的多次比较中并行码流与第三个数据都相同，则确定并行数据码流与多种组合中的一种相同。
其中，第一预定次数和第二预定次数根据系统性能进行预先设定。
优选地，最小检测单元为16位。
优选地，最小检测单元为32位。
优选地，在并行码流的固定位置提取数据来与帧头的多种组合进行比较。
优选地，随机选取并行码流中的位置提取数据来与帧头的多种组合进行比较。
优选地，根据预定规则选取并行码流中的位置提取数据来与帧头的多种组合进行比较。
如上所述，根据本发明的技术方案，将并行数据码流以16位或32位与帧头标志可能出现的多种组合进行反复比对，从而充分保证了帧头检测的准确性，并且能够利用少量的硬件逻辑资源实现对SDH帧头的快速有效检测及数据重排，灵活性高。
本发明的其它特征和优点将在随后的说明书中阐述，并且，部分地从说明书中变得显而易见，或者通过实施本发明而了解。本发明的目的和其他优点可通过在所写的说明书、权利要求书、以及附图中所特别指出的结构来实现和获得。
附图说明
此处所说明的附图用来提供对本发明的进一步理解，构成本申请的一部分，本发明的示意性实施例及其说明用于解释本发明，并不构成对本发明的不当限定。在附图中：
图1是示出根据本发明的SDH帧头的检测方法的流程图；
图2是详细示出比较处理的流程图；以及
图3是以一种组合为例说明本发明检测方法的具体比较过程的流程图。
具体实施方式
下面将结合附图来详细说明本发明的实施例。
图1是示出根据本发明的SDH帧头的检测方法的流程图。
参照图1，根据本发明的SDH帧头的检测方法包括以下步骤：S102，接收并行数据码流；S104，以最小检测单元将并行数据码流分别与帧头的多种组合分别进行比较，以确定并行数据码流是否与多种组合中的一种相同；以及S106，如果并行数据码流与多种组合中的一种相同，则确定检测到帧头。
此外，在接收并行数据码流之前，首先对串行输入码流进行串并转换处理，其中，该串并转换处理将串行输入码流转换为8进制或16进制的并行数据码流。
参照图2，详细示出了比较处理的流程图。
步骤S104包括：S1042，将并行数据码流与多种组合中的每一个中的第一个数据比较第一预定次数；S1044，如果在第一预定次数的多次比较中并行码流与第一个数据都相同，则将并行数据码流与多种组合中的每一个中的第二个数据进行比较；S1046，如果与第二个数据相同，则将并行数据码流与多种组合中的每一个中的第三个数据进行比较第二预定次数；以及S1048，如果在第二预定次数的多次比较中并行码流与第三个数据都相同，则确定并行数据码流与多种组合中的一种相同。
其中，第一预定次数和第二预定次数根据系统性能进行预先设定。
优选地，最小检测单元为16位或32位。但是，将32位的最小检测单元与16位的最小检测单元相比，每次比较判断的工作量相对要增加一倍，因此需要消耗更多的逻辑资源来实现，并且位数的增大也不利于时钟频率的提高，影响系统整体性能。因此，最优选选择16位的最小检测单元。
此外，可以在并行码流的固定位置提取数据来与帧头的多种组合进行比较，也可以随机选取并行码流中的位置提取数据来与帧头的多种组合进行比较，或者根据预定规则选取并行码流中的位置提取数据来与帧头的多种组合进行比较。只要能够保证检测的正确性，可以根据设计自行决定任意一种方式。
众所周知，SDH16码流的帧头是由连续的48个“F6”及48个“28”组成，要判断帧头就必须能正确检测出这些标志位。
由于SDH码流是串行输入信号，所以首先要对串行输入码流进行串并转换，将其转换为8进制或16进制的并行数据。
以16进制为例，在进行检测时，一般以标志位分界处“F628”作为切入点，由于检测点不确定，导致接收到的并行码流可能出现以下16种组合：
| (1) | F6F6 | F628 | 2828 |
| (2) | EDED | EDEC | 5050 |
| (3) | DBDB | DBD8 | A0A0 |
| (4) | B7B7 | B7B1 | 4141 |
| (5) | 6F6F | 6F62 | 8282 |
| (6) | DEDE | DEC5 | 0505 |
| (7) | BDBD | BD8A | 0A0A |
| (8) | 7B7B | 7B14 | 1414 |
| (9) | F6F6 | 2828 | 2828 |
| (10) | EDED | EC50 | 5050 |
| (11) | DBDB | D8A0 | A0A0 |
| (12) | B7B7 | B141 | 4141 |
| (13) | 6F6F | 6282 | 8282 |
| (14) | DEDE | C505 | 0505 |
| (15) | BDBD | 8A0A | 0A0A |
| (16) | 7B7B | 1414 | 1414 |
下面，参照图3具体描述本发明的实施例。
图3是以一种组合为例说明本发明检测方法的具体比较过程的流程图。
从图3可以看出，在接收到并行输入码流之后，首先比较其是否与“EDED”相同，如果相同则继续进行比较处理。
在该图中，前四次比较都是将输入码流与“EDED”进行比较。然后，在第五次比较中，将将输入码流与“EDEC”进行比较，因为在帧头的分界处只会出现一次“EDEC”，因此，与“EDEC”的比较也只会进行一次。
接下来，如果出现了一次“EDEC”则在第六次比较中，将输入码流与“5050”进行比较，如果相同则继续进行比较处理。
在该图中，第六次和第七次都是输入码流与“5050”的比较处理。然后，如果两次比较都与“5050”相同，则确定检测到帧头，将并行数据重排后输出。
注意，在该图中，与“EDED”的比较进行了四次，与“5050”的比较进行了两次，但应该明白，比较次数并不限于四次和两次，比较次数应该根据所期望实现的精度和系统性能等因素进行设置。
此外，该应该注意，如果将串行输入信号转换为8进制，帧头可能出现的组合就不是16种，但具体的比较过程与16进制是相同的，也是将并行数据码流与多种组合的每一种分别进行比较，从而确定是否检测到帧头。
如上所述，在本发明的技术方案中，对并行输入的数据码流以16位或32位为最小的检测单元，与帧头标志可能出现的多种组合进行反复比对，充分保证了帧头检测的准确性，当反复比对成功次数累计到一定数目时，就确定检测到相应的帧头标志位，然后将并行数据重排后输出。通过该方案，实现了对SDH帧头快速有效的检测，可以获得节省硬件逻辑资源、提高判断的准确性、提升系统性能、灵活性高等的优点。
这里所说的硬件逻辑资源是指FPGA中的寄存器、Slice和LUT(look-up table，查找表)等这些基本的逻辑资源，FPGA工具会将代码功能用这些基本的逻辑资源来实现。在帧头检测和数据重排代码中都会消耗逻辑资源，各种功能有不同的实现方法，但消耗的资源会有区别。
以上所述仅为本发明的优选实施例而已，并不用于限制本发明，对于本领域的技术人员来说，本发明可以有各种更改和变化。凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。
Claims (10)
1.一种SDH帧头的检测方法，其特征在于，所述方法包括以下步骤：
S102，接收并行数据码流；
S104，以最小检测单元将所述并行数据码流分别与所述帧头的多
种组合分别进行比较，以确定所述并行数据码流是否与所述多种组合中的一种相同；以及
S106，如果所述并行数据码流与所述多种组合中的一种相同，则确定检测到所述帧头。
2.根据权利要求1所述的方法，其特征在于，还包括：在接收所述并行数据码流之前，首先对串行输入码流进行串并转换处理。
3.根据权利要求2所述的方法，其特征在于，所述串并转换处理将所述串行输入码流转换为8进制或16进制的并行数据码流。
4.根据权利要求1所述的方法，其特征在于，所述步骤S104包括：
S1042，将所述并行数据码流与所述多种组合中的每一个中的第一个数据比较第一预定次数；
S1044，如果在第一预定次数的多次比较中所述并行码流与所述第一个数据都相同，则将所述并行数据码流与所述多种组合中的每一个中的第二个数据进行比较；
S1046，如果与所述第二个数据相同，则将所述并行数据码流与所述多种组合中的每一个中的第三个数据进行比较第二预定次数；以及
S1048，如果在第二预定次数的多次比较中所述并行码流与所述第三个数据都相同，则确定所述并行数据码流与所述多种组合中的一种相同。
5.根据权利要求5所述的方法，其特征在于，所述第一预定次数和所述第二预定次数根据系统性能进行预先设定。
6.根据权利要求1所述的方法，其特征在于，所述最小检测单元为16位。
7.根据权利要求1所述的方法，其特征在于，所述最小检测单元为32位。
8.根据权利要求1所述的方法，其特征在于，在所述并行码流的固定位置提取数据来与所述帧头的多种组合进行比较。
9.根据权利要求1所述的方法，其特征在于，随机选取所述并行码流中的位置提取数据来与所述帧头的多种组合进行比较。
10.根据权利要求1所述的方法，其特征在于，根据预定规则选取所述并行码流中的位置提取数据来与所述帧头的多种组合进行比较。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN200910238006.1A CN101702642B (zh) | 2009-11-13 | 2009-11-13 | Sdh帧头的检测方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN200910238006.1A CN101702642B (zh) | 2009-11-13 | 2009-11-13 | Sdh帧头的检测方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN101702642A true CN101702642A (zh) | 2010-05-05 |
| CN101702642B CN101702642B (zh) | 2015-08-12 |
Family
ID=42157537
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN200910238006.1A Active CN101702642B (zh) | 2009-11-13 | 2009-11-13 | Sdh帧头的检测方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN101702642B (zh) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104935393A (zh) * | 2015-06-02 | 2015-09-23 | 瑞斯康达科技发展股份有限公司 | 一种帧同步方法及装置 |
| CN106712893A (zh) * | 2015-07-23 | 2017-05-24 | 华为技术有限公司 | 用于数据传输的方法和设备 |
| CN114337915A (zh) * | 2021-12-02 | 2022-04-12 | 华人运通(江苏)技术有限公司 | 基于串行通讯的私有协议容错处理方法、装置及存储介质 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1290289C (zh) * | 2003-12-30 | 2006-12-13 | 中兴通讯股份有限公司 | Sdh系统中stm－1结构的帧头检测装置及方法 |
| CN101232344B (zh) * | 2007-01-23 | 2012-01-04 | 华为技术有限公司 | 帧定位方法及装置 |
-
2009
- 2009-11-13 CN CN200910238006.1A patent/CN101702642B/zh active Active
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104935393A (zh) * | 2015-06-02 | 2015-09-23 | 瑞斯康达科技发展股份有限公司 | 一种帧同步方法及装置 |
| CN106712893A (zh) * | 2015-07-23 | 2017-05-24 | 华为技术有限公司 | 用于数据传输的方法和设备 |
| US10567103B2 (en) | 2015-07-23 | 2020-02-18 | Huawei Technologies Co., Ltd. | Data transmission method and device |
| CN106712893B (zh) * | 2015-07-23 | 2020-10-09 | 华为技术有限公司 | 用于数据传输的方法和设备 |
| CN114337915A (zh) * | 2021-12-02 | 2022-04-12 | 华人运通(江苏)技术有限公司 | 基于串行通讯的私有协议容错处理方法、装置及存储介质 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN101702642B (zh) | 2015-08-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN106294357A (zh) | 数据处理方法和流计算系统 | |
| US9418037B2 (en) | SPI interface and method for serial communication via an SPI interface having an SPI protocol handler for evaluating signal transitions of SPI signals | |
| CN104536867A (zh) | 实现多片现场可编程门阵列调试的系统及方法 | |
| CN101702642A (zh) | Sdh帧头的检测方法 | |
| CN101458301B (zh) | 自动测试设备实现匹配测试的方法 | |
| KR101749210B1 (ko) | 다중 서열 정렬 기법을 이용한 악성코드 패밀리 시그니쳐 생성 장치 및 방법 | |
| CN102480455B (zh) | 长期演进系统中主同步信号的检测方法和检测装置 | |
| US9479148B2 (en) | Serial data signal edge detection | |
| JPH0832564A (ja) | 同期検出回路 | |
| CN110417621B (zh) | 一种轻量级嵌入式系统异常运行状态检测方法 | |
| US20130322577A1 (en) | Detecting circuit and related detecting method | |
| CN101227205B (zh) | 用于无线通信系统的时钟检测方法 | |
| US20220209759A1 (en) | Clock sweeping system | |
| US8704190B2 (en) | Radiation detection signal processing method and system | |
| US9274170B2 (en) | Semiconductor device | |
| CN111030695B (zh) | 基于模数转换的延时时间配置方法及系统 | |
| KR20110077541A (ko) | 인터페이스 장치 및 방법 | |
| JP2011199743A (ja) | クロック異常検出回路 | |
| CN114531380A (zh) | 一种镜像质量核查方法、装置及电子设备 | |
| US8717067B2 (en) | Method and apparatus for continuous-averaging counter-based digital frequency lock detector | |
| US7818655B1 (en) | Method for quantitative detection of multiple electromigration failure modes | |
| CN110763974B (zh) | 突波量测装置与突波量测方法 | |
| US20210012050A1 (en) | Method of detecting relations between pins of circuit and computer program product thereof | |
| US10746791B2 (en) | Glitch measurement device and glitch measurement method | |
| CN116381471B (zh) | 一种扫描测试电路、方法及芯片 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C53 | Correction of patent of invention or patent application | ||
| CB02 | Change of applicant information |
Address after: 100193 Beijing, Haidian District, northeast Wang West Road, building 8, No. 36 Applicant after: Dawning Information Industry (Beijing) Co.,Ltd. Address before: 100084 No. 6 South Road, Zhongguancun Academy of Sciences, Beijing, Haidian District Applicant before: Dawning Information Industry (Beijing) Co.,Ltd. |
|
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20220727 Address after: 100089 building 36, courtyard 8, Dongbeiwang West Road, Haidian District, Beijing Patentee after: Dawning Information Industry (Beijing) Co.,Ltd. Patentee after: DAWNING INFORMATION INDUSTRY Co.,Ltd. Address before: 100193 No. 36 Building, No. 8 Hospital, Wangxi Road, Haidian District, Beijing Patentee before: Dawning Information Industry (Beijing) Co.,Ltd. |
|
| TR01 | Transfer of patent right |