CN101692440B - 混合晶向应变硅衬底及其制备方法 - Google Patents

Abstract

一种混合晶向应变硅衬底，包括：支撑衬底；直接设置于支撑衬底表面的锗硅层；以及直接设置于锗硅层表面的应变硅层。本发明进一步提供了所述混合晶向应变硅衬底的制备方法。本发明的优点在于，所提供的混合晶向应变硅衬底中，能够降低第一锗硅层的位错密度，并且保证第一应变硅区域的应变状态。并且由于具有锗硅层作为支撑衬底和应变硅层之间的缓冲层，能够提高应变硅层的晶格质量和应变程度。进一步提供的混合晶向应变硅衬底制备方法中，应变硅层生长完毕后无需再进行抛光、外延以及键合等工艺，能够保持应变硅的应变程度。

Description

混合晶向应变硅衬底及其制备方法

【技术领域】

本发明涉及半导体制造领域，尤其涉及一种混合晶向应变硅衬底及其制备方法。

【背景技术】

在目前的半导体技术中，CMOS电路主要是制作在具有(100)晶面的硅衬底上，这是因为在(100)晶面上具有小的氧化物-界面电荷密度以及最高的电子迁移率。但是，空穴的迁移率在(100)晶片上仅仅约为相应电子迁移率的1/4-1/2，这就使得在(100)晶片上制备的pMOSFETs的驱动电流约为nMOSFETs的一半，虽然传统上使用更大的pMOSFETs可以来平衡nMOSFETs，实际上这增大了栅和寄生电容。有报道称在(100)衬底通过将沟道方向从<110>转移至<100>晶向可以改善pFET的性能，但是更多的工作主要是集中在改变表面晶向的努力上，比如采用(110)或者(111)衬底可以带来更多的空穴迁移率的提升。人们发现空穴迁移率在(110)晶片的<110>晶向上具有最大值，该值是空穴在(100)晶片上的迁移率的两倍以上。也就是说，相同尺寸的制备在(110)晶片上的pFET将比制备在(100)晶片上的pFET获得更大的驱动电流。但是，即使在不考虑沟道方向的情况下，该晶面方向完全不适用于制造nFET。

综上，(110)晶面是最适合用于制备pFET，因其具有最大的空穴迁移率，但是该晶向完全不适合于制备nFET。相反地，(100)晶向因其具有最大的电子迁移率而特别适合于制备nFET。从以上观点来看，有必要在具有不同晶向的衬底之上制备一种集成器件，以针对特定的器件提供最优的性能，此即为混合晶向技术。该技术基于衬底和沟道晶向的优化来提升载流子的迁移率从而达到提升器件性能的目的，即通过在(110)区域制备pFET在(100)区域制备nFET以实现器件性能的提升。

现有技术的问题在于，混合晶向的衬底由于在同一衬底上具有两种或者两种以上的不同晶向，由于晶格的应力失配而产生的位错密度较高，不能够满足器件的应用。

【发明内容】

本发明所要解决的技术问题是，提供一种混合晶向应变硅衬底，能够降低应变硅层的位错密度，更好地满足器件对衬底位错密度的要求。并进一步提供一种混合晶向应变硅衬底的制作方法，能够降低应变硅层的位错密度。

为了解决上述问题，本发明提供了一种混合晶向应变硅衬底，包括：支撑衬底，所述支撑衬底具有第一晶向；直接设置于支撑衬底表面的锗硅层，所述锗硅层包括第一锗硅区域和第二锗硅区域，所述第一锗硅区域具有第一晶向，第二锗硅区域具有第二晶向；以及直接设置于锗硅层表面的应变硅层，所述应变硅层包括第一应变硅区域和第二应变硅区域；所述第一应变硅区域设置于第一锗硅区域表面，亦具有第一晶向；所述第二应变硅区域设置于第二锗硅区域表面，亦具有第二晶向。

上述技术方案的优点在于，支撑衬底与第一锗硅区域以及第一应变硅区域具有相同的晶向，能够保证第一应变硅区域以及第一锗硅层的晶格直接受到支撑衬底的束缚，因此能够降低第一锗硅层的位错密度，并且保证第一应变硅区域的应变状态。并且由于具有锗硅层作为支撑衬底和应变硅层之间的缓冲层，能够将两种不同晶向之间的晶格失配应力在锗硅层中释放，降低对应变硅层的影响，提高应变硅层的晶格质量和应变程度。并且应变硅层与锗硅层、锗硅层与支撑衬底之间都是直接接触的，因此利于后续制备在应变硅层中的器件通过支撑衬底散热。

作为可选的技术方案，所述锗硅层的厚度不小于100nm。

作为可选的技术方案，所述衬底进一步包括隔离槽，所述隔离槽设置于第一应变硅区域和第二应变硅区域的界面处，所述隔离槽中具有填充物。所述隔离槽的宽度不小于20nm。所述隔离槽中的填充物是非晶材料。所述隔离槽中的填充物是绝缘材料。

置隔离槽的目的在于降低两者晶格之间的相互作用力，避免由于晶格之间的失配应力作用而产生位错。所述隔离槽中的填充材料采用非晶体，可以避免隔离槽进一步与其两侧之间的晶体产生晶格失配应力，因此是一种优选方案。所述隔离层槽的填充材料优选为绝缘材料，原因在于绝缘材料还能够提高表面用于生长器件的各层相互之间的电学隔离效果。

作为可选的技术方案，所述第一晶向为(100)晶向，第二晶向为(110)晶向，或者第一晶向为(110)晶向而第二晶向为(100)晶向。

本发明进一步提供了一种制备上述衬底的方法，包括如下步骤：提供一半导体衬底，所述半导体衬底包括锗硅层与支撑衬底，所述锗硅层具有第一晶向，支撑衬底具有第二晶向；在锗硅层中形成生长窗口，所述生长窗口贯穿至下方的支撑衬底，保留的锗硅层构成第一锗硅区域；在生长窗口侧壁的表面形成侧墙；在生长窗口中外延生长第二锗硅区域，所述第二锗硅区域与支撑衬底具有相同的第二晶向；抛光第一与第二锗区域，使第一锗硅区域与第二锗硅区域的表面处于同一平面；在第一与第二锗硅区域表面生长应变硅层，所述应变硅层包括具有第一晶向的第一应变硅区域与具有第二晶向的第二应变硅区域。

上述技术方案中，已经预先制备了具有两种不同晶向的材料作为应变硅生长的“籽晶层”，即采用上述已经生长了第一锗硅区域与第二锗硅区域的衬底进行混合晶向应变硅的生长，其优点在于应变硅层生长完毕后无需再进行抛光、外延以及键合等工艺，能够保持应变硅的应变程度，避免其在后续工艺中由于环境的变化而发生晶格的弛豫，导致应变特性丧失。并且在生长第二锗硅层时，第一锗硅层的侧壁已经被侧墙包裹，因此能够避免第一锗硅层与第二锗硅层之间的晶格相互作用而产生晶格失配应力。

作为可选的技术方案，进一步包括如下步骤：在第一应变硅层与第二应变硅层的界面处形成沟槽；在沟槽中形成填充物，以形成浅沟槽隔离结构。

作为可选的技术方案，所述第一锗硅层的厚度大于100nm。

本发明的优点在于，所提供的混合晶向应变硅衬底中，支撑衬底与第一锗硅区域以及第一应变硅区域具有相同的晶向，能够保证第一应变硅区域以及第一锗硅层的晶格直接受到支撑衬底的束缚，因此能够降低第一锗硅层的位错密度，并且保证第一应变硅区域的应变状态。并且由于具有锗硅层作为支撑衬底和应变硅层之间的缓冲层，能够将两种不同晶向之间的晶格失配应力在锗硅层中释放，降低对应变硅层的影响，提高应变硅层的晶格质量和应变程度。并且应变硅层与锗硅层、锗硅层与支撑衬底之间都是直接接触的，因此利于后续制备在应变硅层中的器件通过支撑衬底散热。进一步提供的混合晶向应变硅衬底制备方法中，预先制备了具有两种不同晶向的材料作为应变硅生长的“籽晶层”，即采用上述已经生长了第一锗硅区域与第二锗硅区域的衬底进行混合晶向应变硅的生长，其优点在于应变硅层生长完毕后无需再进行抛光、外延以及键合等工艺，能够保持应变硅的应变程度，避免其在后续工艺中由于环境的变化而发生晶格的弛豫，导致应变特性丧失。并且在生长第二锗硅层时，第一锗硅层的侧壁已经被侧墙包裹，因此能够避免第一锗硅层与第二锗硅层之间的晶格相互作用而产生晶格失配应力。

【附图说明】

附图1所示为本发明所述混合晶向应变硅衬底具体实施方式的衬底结构示意图；

附图2所示为本发明所述混合晶向应变硅衬底制备方法具体实施方式的实施步骤示意图；

附图3至附图11所示为本发明所述混合晶向应变硅衬底制备方法具体实施方式的工艺示意图。

【具体实施方式】

下面结合附图对本发明提供的混合晶向应变硅衬底及其制备方法的具体实施方式做详细说明。

首先结合附图给出分发明所述混合晶向应变硅衬底的具体实施方式。

附图1所示为本具体实施方式所述混合晶向应变硅衬底的结构示意图，包括：支撑衬底110、锗硅层120、应变硅层130以及隔离槽141～144。

所述支撑衬底具有第一晶向。

所述锗硅层120直接设置于支撑衬底表面，包括第一锗硅区域121与第二锗硅区域122。所述第一锗硅区域121具有第一晶向，第二锗硅区域具有第二晶向122。

所述应变硅层130直接设置于锗硅层120的表面，包括第一应变硅区域和第二应变硅区域132。所述第一应变硅区域131设置于第一锗硅区域121表面，亦具有第一晶向；所述第二应变硅区域132设置于第二锗硅区122域表面，亦具有第二晶向。

所述支撑衬底110、锗硅层120以及应变硅层130相互之间并无其他的结构，均是直接设置于临近层的表面上。并且支撑衬底110具有第一晶向，即支撑衬底与第一锗硅区域121以及第一应变硅区域131具有相同的晶向，其优点在于能够保证第一应变硅区域131以及第一锗硅层121的晶格直接受到支撑衬底110的束缚，因此能够降低第一锗硅层121的位错密度，并且保证第一应变硅区域131的应变状态。并且由于具有锗硅层120作为支撑衬底110和应变硅层130之间的缓冲层，能够将两种不同晶向之间的晶格失配应力在锗硅层120中释放，降低对应变硅层130的影响，提高应变硅层130的晶格质量和应变程度。并且应变硅层130与锗硅层120、锗硅层120与支撑衬底110之间都是直接接触的，因此利于后续制备在应变硅层130中的器件通过支撑衬底110散热。

以上所述的混合晶向应变硅衬底包括两种晶向的区域，即分别具有第一与第二晶向的第一与第二应变硅区域以及锗硅区域，在其他的具体实施方式中，还可以进一步扩展到并列设置的具有两种以上不同晶向的多个区域。

所述衬底还进一步包括多个隔离槽，此处以隔离槽141～144表示，所述隔离槽141～144设置于第一应变硅区域和第二应变硅区域的界面处，所述隔离槽141～144中具有填充物。在其他的实施方式中可以根据所具有的不同晶向区域的数量，在相邻的两个应变硅区域之间都设置隔离槽。

由于隔离槽141～144两侧的晶体具有不同的晶向，因此置隔离槽141～144的目的在于降低两者晶格之间的相互作用力，避免由于晶格之间的失配应力作用而产生位错。所述隔离槽141～144中的填充材料采用非晶体，可以避免隔离槽141～144进一步与其两侧之间的晶体产生晶格失配应力，因此是一种优选方案。

所述隔离层槽141～143的填充材料优选为绝缘材料，原因在于绝缘材料还能够提高表面用于生长器件的各层相互之间的电学隔离效果。

基于上述原因，所述隔离槽141～143的宽度优选大于20nm，以确保其实现降低晶格失配应力和实现电学隔离的技术效果。

所述第一晶向为(100)晶向，第二晶向为(110)晶向，或者第一晶向为(110)晶向而第二晶向为(100)晶向。上述两种晶向分别用于制备N型和P型MOSFET，可以获得最大的载流子迁移率。在其他的具体实施方式中，为了满足器件对晶向的特殊需求，也可以选用其他的晶向，例如(111)等。

接下来结合附图给出本发明所述混合晶向应变硅衬底制备方法的具体实施方式。

附图2所示是本具体实施方式的实施步骤示意图，包括：步骤S20，提供一半导体衬底，所述半导体衬底包括锗硅层与支撑衬底，所述锗硅层具有第一晶向，支撑衬底具有第二晶向；步骤S21，在锗硅层中形成生长窗口，所述生长窗口贯穿至下方的支撑衬底，保留的锗硅层构成第一锗硅区域；步骤S22，在生长窗口侧壁的表面形成侧墙；步骤S23，在生长窗口中外延生长第二锗硅区域，所述第二锗硅区域与支撑衬底具有相同的第二晶向；步骤S24，抛光第一与第二锗区域，使第一锗硅区域与第二锗硅区域的表面处于同一平面；步骤S25，在第一与第二锗硅区域表面生长应变硅层，所述应变硅层包括具有第一晶向的第一应变硅区域与具有第二晶向的第二应变硅区域；步骤S26，在第一应变硅区域与第二应变硅区域的界面处形成沟槽；步骤S27，在沟槽中形成填充物，以形成浅沟槽隔离结构。

附图3至附图11所示为本具体实施方式的工艺示意图。

附图3所示，参考步骤S20，提供一半导体衬底20，所述半导体衬底20包括锗硅层220与支撑衬底210，所述锗硅层220具有第一晶向，支撑衬底210具有第二晶向。

所述锗硅层220的厚度大于100nm，以保证后续步骤中能够满足抛光以及生长应变硅等工艺步骤中对锗硅层厚度的要求。

所述半导体衬底20可以通过将另一个表面一具有第一晶向锗硅层的衬底同支撑衬底210键合，并将多余部分腐蚀或者研磨除去的工艺获得。

所述第一晶向为(100)晶向，第二晶向为(110)晶向，或者第一晶向为(110)晶向而第二晶向为(100)晶向。上述两种晶向分别用于制备N型和P型MOSFET，可以获得最大的载流子迁移率。在其他的具体实施方式中，为了满足器件对晶向的特殊需求，也可以选用其他的晶向，例如(111)等。

附图4所示，参考步骤S21，在锗硅层220中形成生长窗口，此处以生长窗口231与232表示，所述生长窗口231与232贯穿至下方的支撑衬底210，保留的锗硅层构成第一锗硅区域221。

可以采用光刻和选择性刻蚀工艺等半导体领域的常见工艺形成生长窗口231与232。

附图5与附图6所示，参考步骤S22，在生长窗口231与232的侧壁的表面形成侧墙，此处以侧墙241～244表示。

本具体实施方式采用优选的技术方案，进一步在第一锗硅区域221的表面形成介质层240。

此步骤可以采用本领域内常见的形成侧墙的步骤。首先参考附图5，在生长窗口231与232以及第一锗硅区域221的表面覆盖一层介质层240，再参考附图6，采用干法刻蚀的方法由上至下刻蚀介质层240，露出支撑衬底210。该步骤中，优选的方案是只将覆盖支撑衬底210的介质层240除去，而保留覆盖第一锗硅区域221的介质层，以保证在后续生长第二锗硅区域的步骤中，避免在第一锗硅区域221的表面也发生继续生长的现象，尽量避免第一锗硅区域221与第二锗硅区域之间的相互影响。

由于侧壁位置的介质层240是从侧壁横向生长出来的，因此在由上至下的刻蚀步骤中能够得以保留。以上工艺是一种常见的侧墙工艺，在其他的具体实施方式中，也可以选择其他的本领域内常见工艺，都应视为不超出本发明的保护范围。

所述侧墙的材料优选为非晶体，并优选为氧化硅或者氮化硅。非晶体在生长中不会受到衬底晶向的影响，可以认为其向各个方向的生长是均匀的，以此才能够才侧壁处不仅有从衬底向上的纵向生长，也有从侧壁位置的横向生长，从而通过刻蚀获得侧墙241～244。并且，在后续步骤中，所述窗口231和232之中会进一步生长具有第二晶向的第二锗硅区域，因此侧墙241～244能够降低第二锗硅区域与第一锗硅层区域221之间的晶格失配应力。非晶材料可以进一步避免侧墙241～244与锗硅层之间产生额外的晶格失配应力，因此是优选的技术方案。

附图7所示，参考步骤S23，在生长窗口241～244中外延生长第二锗硅区域222，所述第二锗硅区域222与支撑衬底210具有相同的第二晶向。

此步骤中可以采用任何常见的外延工艺生长第二锗硅区域222，由于支撑衬底210是暴露出来的，因此所述第二锗硅区域222的晶向必然与支撑衬底210的晶向相同。

由于本具体实施方式中第一锗硅区域221的表面形成了介质层240，因此本步骤中只会在支撑衬底210的表面生长第二锗硅区域222，而不会影响到第一锗硅区域221的状态。在生长时间足够长的情况下，在窗口中的第二锗硅区域222能够在介质层240的上方相互连成一体，如附图7所示。

附图8所示，参考步骤S24，抛光第一锗硅区域221与第二锗区域222，使第一锗硅区域221与第二锗硅区域222的表面处于同一平面。

本步骤中抛光的结果是使第一锗硅区域221与第二锗硅区域222的表面暴露出来并且处于同一平面上。

附图9所示，参考步骤S25，在第一锗硅区域221与第二锗硅区域222表面生长应变硅层250，所述应变硅层250包括具有第一晶向的第一应变硅区域251与具有第二晶向的第二应变硅区域252。

本具体实施方式已经预先制备了具有两种不同晶向的材料作为应变硅生长的“籽晶层”，即采用上述已经生长了第一锗硅区域221与第二锗硅区域222的衬底进行混合晶向应变硅的生长，其优点在于应变硅层250生长完毕后无需再进行抛光、外延以及键合等工艺，能够保持应变硅的应变程度，避免其在后续工艺中由于环境的变化而发生晶格的弛豫，导致应变特性丧失。

附图10与11所示，参考步骤S26与步骤S27，在第一应变硅区域251与第二应变硅区域252的界面处形成沟槽，并在沟槽中形成填充物，以形成浅沟槽隔离结构

以上步骤为形成浅沟槽隔离的典型工艺，此处不再赘述。

以上步骤S26与步骤S27为可选步骤，由于第一应变硅区域251与第二应变硅区域252之间并无介质隔离，因此上述步骤形成浅沟槽隔离，能够进一步确保具有不同晶向的第一应变硅区域251与第二应变硅区域252之间充分绝缘。

以上所述仅是本发明的优选实施方式，应当指出，对于本技术领域的普通技术人员，在不脱离本发明原理的前提下，还可以做出若干改进和润饰，这些改进和润饰也应视为本发明的保护范围。

Claims (8)

1.一种混合晶向应变硅衬底，其特征在于，包括：

支撑衬底，所述支撑衬底具有第一晶向；

直接设置于支撑衬底表面的锗硅层，所述锗硅层包括第一锗硅区域和第二锗硅区域，所述第一锗硅区域具有第一晶向，第二锗硅区域具有第二晶向；

以及

直接设置于锗硅层表面的应变硅层，所述应变硅层包括第一应变硅区域和第二应变硅区域；

所述第一应变硅区域设置于第一锗硅区域表面，亦具有第一晶向；

所述第二应变硅区域设置于第二锗硅区域表面，亦具有第二晶向；

所述衬底进一步包括侧墙和沟槽，所述侧墙设置在第一锗硅区域和第二锗硅区域之间；所述沟槽设置于第一应变硅区域和第二应变硅区域的界面处，所述沟槽中具有填充物。

2.根据权利要求1所述的混合晶向应变硅衬底，其特征在于，所述锗硅层的厚度不小于100nm。

3.根据权利要求1所述的混合晶向应变硅衬底，其特征在于，所述隔离槽的宽度不小于20nm。

4.根据权利要求1所述的混合晶向应变硅衬底，其特征在于，所述隔离槽中的填充物是非晶材料。

5.根据权利要求1所述的混合晶向应变硅衬底，其特征在于，所述隔离槽中的填充物是绝缘材料。

6.根据权利要求1所述的混合晶向应变硅衬底，其特征在于，所述第一晶向为(100)晶向，第二晶向为(110)晶向，或者第一晶向为(110)晶向而第二晶向为(100)晶向。

7.一种制备权利要求1中所述衬底的方法，其特征在于，包括如下步骤：

提供一半导体衬底，所述半导体衬底包括锗硅层与支撑衬底，所述锗硅层具有第一晶向，支撑衬底具有第二晶向；

在锗硅层中形成生长窗口，所述生长窗口贯穿至下方的支撑衬底，保留的锗硅层构成第一锗硅区域；

在生长窗口侧壁的表面形成侧墙；

在生长窗口中外延生长第二锗硅区域，所述第二锗硅区域与支撑衬底具有相同的第二晶向；

抛光第一与第二锗硅区域，使第一锗硅区域与第二锗硅区域的表面处于同一平面；

在第一与第二锗硅区域表面生长应变硅层，所述应变硅层包括具有第一晶向的第一应变硅区域与具有第二晶向的第二应变硅区域；

在第一应变硅层与第二应变硅层的界面处形成沟槽；

在沟槽中形成填充物，以形成浅沟槽隔离结构。

8.根据权利要求7所述的方法，其特征在于，所述第一锗硅层的厚度大于100nm。

Images