CN101686011A

CN101686011A - 适当地倾斜均流的方法

Info

Publication number: CN101686011A
Application number: CN200910173351A
Authority: CN
Inventors: D·E·海涅曼
Original assignee: Intersil Inc
Current assignee: Intersil Corp
Priority date: 2008-07-18
Filing date: 2009-07-20
Publication date: 2010-03-31
Anticipated expiration: 2029-07-20
Also published as: CN101662212B; CN101662212A; US8239597B2; TWI483506B; CN101686011B; TW201010233A; US20100017654A1; DE202009009853U1; US20100013305A1; US8487477B2; CN103227465B; CN103227465A

Abstract

分布式电源管理系统可包括通信总线和多个耦合至该通信总线的POL(负载点)调节器，多个POL调节器被构造成均流配置，其中多个POL调节器中的每个POL调节器都具有各自的输出级，这些输出级耦合至公共负载并被配置用来产生各自的输出电流。每个POL调节器在均流配置中具有各自的相，并可根据与总线相对应的总线通信协议通过总线发送和接收信息。多个POL调节器可通过在总线上彼此发送监视信息来自动地使它们各自的输出电压信号斜线的起始时间彼此同步，而每个POL调节器根据控制该POL调节器的输出级的高侧场效应晶体管FET的栅极信号的占空比来倾斜该POL调节器的输出级的低侧场效应晶体管FET的栅极信号的占空比。

Description

适当地倾斜均流的方法

附图说明

在结合附图阅读时通过参考下面的详细描述可以更加充分地理解本发明的上述以及其它目的、特征和优点，附图中：

图1示出了分布式电源架构(DPA)系统的一个实施例；

图2示出了其中微控制器通过I²C总线与POL转换器装置进行通信的系统的一个实施例；

图3示出了其中DC-DC电压转换器以点对点配置互联，并由中央供电控制器控制以执行特定功能的系统的一个实施例；

图4示出了复杂的DC电源系统中需要的通用功能被组合到单个控制器中的系统的一个实施例；

图5示出了POL调节器系统的一个实施例，POL调节器被配置为通过通信总线彼此通信；

图6示出了通常被称作“降压调节器”的电源调节器的一个实施例；

图7示出了根据图5的DPA系统的一个实施例的均流配置的一个实施例；

图8示出了图解其中两个POL装置各自的负载线具有相同斜率的理想情况的电压-电流示图；

图9示出了图解其中从装置的下降(droop)电阻高于主装置的下降电阻的情况的电压-电流示图；

图10示出了图解其中从装置的下降电阻低于主装置的下降电阻的情况的电压-电流示图；

图11示出了图解用于二阶均流的负载线的电压-电流示图；

图12示出了图解负载变化的情况下用于二阶均流的负载线的电压-电流示图；

图13示出了控制图表，该图表包括根据一个实施例的用于电流平衡从装置的一阶控制反馈路径；

图14示出了信号图表，该图表示出了均流配置中的两个调节器在正常调节期间的栅极信号和输出电流；

图15示出了信号图表，该图表示出了均流配置中的两个调节器的栅极信号和输出电流，其中第二调节器在所编程数目的开关周期内缓慢减小其GL脉冲(GL2)的宽度直到其被消除，且该调节器异步地切换；

图16示出了信号图表，该图表示出了图15中的栅极信号和输出电流，其中第二调节器通过在所编程数目的开关周期内减小GH脉冲的宽度来削减其GH信号(GH2)直到其被消除；

图17示出了用于减小或释放同步FET栅极脉冲的宽度的调制电路的一个实施例的控制图表；

图18示出了信号图表，该图表示出了单个调节器的栅极信号和输出电流以说明调制电路可如何操作以削弱栅极低脉冲，其中最小脉冲宽度编程为零或非零；

图19示出了用于执行栅极驱动信号路径间的均衡控制的电路的一个实施例；

图20示出了信号图表，该图表示出了在可编程数目的开关周期上将同步栅极驱动调制成零宽度占空比的过程中，均流配置中的两个调节器的栅极信号和输出电流；

图21示出了信号图表，该图表示出了在可编程数目的开关周期上将同步栅极驱动调制成全(D)宽度占空比的过程中，均流配置中的两个调节器的栅极信号和输出电流；

图22示出了表格，该表格强调了一种可被定义用于均流编程的一种可能样本数据结构；

图23示出了在通信总线上调节器之间的通信的示例，其中通信总线上的命令可定义事件动作；

图24示出了流程图，该流程图示出了当增加相时，用于POL装置在均流组中配置自身的方法的一个实施例；

图25示出了流程图，该流程图示出了当移除相时，用于POL装置在均流组中配置自身的方法的一个实施例；

图26示出了用于均流组中四个POL装置的栅极信号，其中每一相与一组栅极信号相关联，第三和第四相被移除，并且第二相将其自身重新分配至与第一POL装置不同的偏移量；

图27示出了用于均流组中的四个POL装置的栅极信号，其中每一相与一组栅极信号相关联，增加了第二和第三相，并且第四相将其自身重新分配至与第一POL装置不同的偏移量；

图28示出了主装置的输出电压斜坡和成员/从装置的输出电压斜坡，其中成员装置的斜坡明显比主装置的斜坡更早开始；

图29是图28中的主装置的负载线与从装置的负载线之间的更加理想的负载线关系，其中电流比图28所示的实施例更加平衡；

图30示出了信号图表，该图表示出了用于主装置和从装置的栅极信号，其中硬件触发机制使得这些装置开始使输出电压倾斜；

图31示出了信号图表，该图表示出了用于主装置和从装置的栅极信号，其中GH占空比延时，并且延迟的GH信号在输出级中被复制为GL信号；以及

图32示出了信号图表，该图表示出了用于均流配置中的两个调节器的栅极信号和输出电流，其中从装置释放GL占空比以获得为GH信号的逆的GL信号；

虽然本发明可以有各种改变和替代形式，但其特定实施例在附图中借助于示例示出，并将在本文中进行详细描述。然而，应当理解，附图以及对其进行的详细描述并非旨在将本发明限定于所披露的特定形式，相反本发明将覆盖落入权利要求书限定的本发明的精神和范围内的所有改变、等效方案和替代方式。注意，标题仅仅是为了便于行文结构的目的，而并非意味着用于限制或理解说明书或权利要求。此外，还注意本申请全文中使用的措辞“可以”表示的是许可的意思(亦即具有可能，能够)，而非强制意义(亦即必须)。

具体实施方式

电源设计已经成为一项严峻而困难的任务。高电流/低电压集成电路需要一种纯净而稳定的DC电源。这种电源必须能够递送非常快速的瞬态电流。到达这些负载的电子路径还必须具有低电阻和低电感(1.5V的电源将以60安培在25mΩ的电阻上完全下降)。传统地，DC电源被设计成将AC线电压转换成一个或多个DC输出，这些DC输出将通过系统被路由至负载点。为了降低在系统周围分布高电流信号的有害效应，已经采取了一种以适度的电压和电流电平来分配功率的可选方法。不是在中心位置将AC电源电压电平转换为各种负载所需要的DC电压电平，而是通常将AC电源电压转换为一种“合理的”DC电压，并将其路由至“负载点”(POL)，在那里“合理的”DC电压被就地转换为所需要的低电压。这种技术被称作“分布式电源架构”或DPA，并在图1中示出。如图1的PDA系统200中所示，交流-直流电压转换器202可产生中间直流电压Vx，该中间直流电压Vx可被路由至单个的本地直流-直流转换器204、206、208和210，它们依次可分别向其对应的POL提供所需的DC电压V1、V2、V3和V4。使用DPA可以减小误差，因为高电流信号的行进距离被最小化，从而降低了I×R(电阻性)以及L di/dt(电感性)误差。应当注意的是这里使用的术语“POL转换器”和“DC-DC转换器”是可以互换的，并且应当理解通常在DPA系统中，电源是通过DC-DC转换器供应给各POL的。

在许多功率分配系统中，只在系统周围将功率分配给多个POL通常是不够的。复杂的电子系统通常还要被监视和控制以确保最大程度的可靠性和性能。以下列举了DPA系统中通常实现的更重要功能(电源特征)中的一些。

供电排序

现代电子系统可包含许多IC，并且每个IC可具有多种电源电压需求。例如，核心逻辑可能需要一种电压而I/O可能需要一种不同电压。这通常导致需要设定单个芯片上各电压被施加的顺序以及向系统中的多个芯片加电的顺序。

斜坡控制

有时，有必要控制转换器的DC输出电压从其初始值倾斜到额定值的速率。这样做可有助于管理热交换(hot-swap)事件、排序需求或者满足负载的需求。

跟踪

很多时候希望使一个或多个转换器的输出跟随或反映系统中一个或多个其它转换器的输出。例如，跟踪一种特定的电压水平可包括将跟踪转换器或装置的电压水平设定成被跟踪转换器或装置的电压水平，并且当任何时候被跟踪装置的电压水平发生变化时，改变跟踪装置的电压水平以与被跟踪装置的电压水平相匹配。有些情况下，跟踪装置和被跟踪装置的电压水平可能并不相同；被跟踪电压水平的变化将简单地被反映到跟踪装置的电压输出上。例如，如果被跟踪电压增加了0.2V，那么跟踪电压也将增加0.2V。

相控制

DC电压通常以线性调节和DC-DC转换这两种方式中的一种方式逐步降低。DC-DC转换器可通过对输入电压进行脉宽调制(PWM)以及对输出进行无源滤波来逐步降低DC电压。PWM信号的占空比大致约等于输出电压与输入电压的比率除以转换器的效率。例如，对于合需输出为1.2V、输入为12V的理想DC-DC转换器，其占空比将为10％。在大电流应用中，通常希望迫使各个DC-DC转换器对其时钟周期的不同“相”进行采样。也就是说，为了防止系统中的DC-DC转换器都对时钟周期的第一个10％进行采样，一个转换器可对时钟周期的第一个10％采样，而下一个转换器可对时钟周期的不同10％采样，依此类推。这样通常降低了噪声和改善了瞬态响应。这种技术还被应用于电机控制，并且常被实现来控制系统中的多个风机。具有交错相的PWM控制的风机通常提供降低的声学噪声。

均流

除了迫使DC-DC转换器对开关时钟的交错相采样外，有时还希望迫使两个或多个独立转换器每个都能递送均等份额的负载电流。这种方法改善了大电流应用中的噪声和瞬态响应。

开关时钟的同步

通常希望使系统中的多个DC-DC转换器的开关频率彼此同步或与其它系统时钟同步。通常这样做来降低将时钟或其谐波与重要的系统时钟混频的可能性。这在通信应用中有着特别的意义。

还有一些功率系统可能需要的其它功能。例如，温度测量的单个点，栅极的开/关状态以及振荡或许也是感兴趣的。

为了满足对更多功率和更密集系统的需要以及由此带来的重新分配问题，许多现在的功率分配方案开始在单个封装内提供多种解决方案或功能。通常这些功能中的每一种功能都需要系统中的单独配置。也就是说，每种功能需要其自己的互连网络将POL转换器连接在一起。该互连网络可实现胶合逻辑，这对于控制POL转换器以便在系统运行期间能够成功执行该特定功能的所需要的。这些功能中的许多功能包括模拟信号控制，其需要对应的模拟信号线，其中POL转换器以点对点配置互联。这些信号的路由通常很困难，同时各种POL转换器之间和/或POL转换器与系统的任何其它元件之间没有建立起真正的通信。

为了在系统级将这些功能中的全部或大多数连接在一起，一种方法已在负责控制各个POL变换器的控制IC中实现这些功能。一些功能还可被编程到微控制器中，该微控制器可通过I²C(IC间通信)总线与相连的POL转换器通信从而协调对系统中所有POL转换器的控制。图2示出了基于I2C的系统的示例。如图2所示，微控制器302可耦合至POL转换器(也被称作POL调节器)320、322、324和326，其中各装置之间的连接表示I²C总线。图2所示配置通常不适于主动控制，并且主要可用于状态监视，其中POL转换器320、322、324和326可向微控制器302发送回状态信号，微控制器302进而可基于从各个POL转换器接收的状态信息向各POL转换器发送简单的控制信号。一般而言，微控制器302一次检查一个POL转换器的状态，当系统中需要更多交互式实时通信时，这可被视为是一个缺点。

图3示出了在DPA系统中实现的单个功能的一个示例。通常，电源控制器350(提供对执行该功能的控制)与DC-DC电压转换器352、354、356和358以如图所示的点对点配置连接。电源控制器350通过专线耦合到每个DC-DC转换器，(通常使用模拟线路来实现大多数功能)，更具体地是通过线路372和362耦合到转换器352，通过线路374和364耦合到转换器354，通过线路376和366耦合到转换器356，以及通过线路378和368耦合到转换器358。输入电源电压V_输入360耦合到每个DC-DC转换器，且进而对于一个或多个相应的POL，DC-DC转换器352可以产生DC输出电压370，DC-DC转换器354可以产生DC输出电压372，DC-DC转换器356可以产生DC输出电压374，以及DC-DC转换器358可以产生DC输出电压376。

在各种实施例中，复杂的DC功率系统中所需要的公共功能可以组合到单个控制器中而不是被当作分开的IC功能。如图4所示，管理功能1到N的控制器502可通过数字总线504被耦合到POL调节器1到M(作为示例被示为POL调节器510、512和514)。数字总线504可以是使通信所需线路减少的串行总线。在图4所示配置中，通过将转换器510、512和514与控制器502都耦合到串行数字总线504，使得转换器510、512和514与控制器502之间的实时通信成为可能。然而，当执行共享的功率功能时，该系统可能仍然要依靠对所耦合的POL调节器执行中心控制，从而限制了每个POL调节器的响应时间。

在一组实施例中，使用混合信号IC技术的面向系统的解决方案可将每个功能的一个单元分配给单个负载点(POL)IC或POL调节器。在这些实施例中，一个DC-DC电压转换器、一个电源排序单元、一个负载监视单元以及多种其它功率管理功能(例如以上讨论的功能)的一个对应单元可合并到单个POL调节器中，如图5所示。一种真正面向系统的解决方案可通过能够与其它POL调节器、和/或与可选主控制IC通信的POL调节器来实现。如图5示出的实施例所示，POL调节器602、604和606各自被分配功能1-N，并经由串行数字总线610耦合在一起。总线610可比I²C总线更简单并且可提供更多控制和信令，包括实时数据反馈能力。总线610还可允许每个POL调节器耦合到主控制IC(MCIC)800，或直接彼此耦合，使得所有系统级功能得以配置、控制和监视从而提供简单灵活的结果。虽然图5示出MCIC 800耦合到总线610，然而MCIC 800是可选的，且替代实施例可省略MCIC 800，而只包括耦合到总线610的POL调节器，且所有需要的功能可由单个POL调节器来控制，或者各种功率管理功能可由一起运行的一组POL调节器集中进行控制。

如图5所示，本发明的实施例提供了一种用于设计DPA系统的模块化方法，其提供系统级功能而不需要系统为了可能需要的每个期望功能而进行单独和分开地配置。每个POL调节器在被放入系统之前可以被单独配置，并且可操作以通过访问总线610上的实时反馈信息以及通过与其它POL调节器进行通信来实现所有必需的功能。这代表了主动控制，而不是简单的状态监视。

开关功率调节器通常使用两个或多个功率晶体管将能量从一个电压转换为另一个电压。通常被称作“降压调节器”的这种功率调节器150调节器的一个常见的例子在图6中示出。降压调节器150通常切换一对功率晶体管、高侧(HS)FET 138和低侧(LS)FET 140以在其公共节点SW处产生方波。所产生的方波可以通过使用由电感器142和电容器144构成的LC电路进行平整以产生合需的电压V_输出。由误差放大器146、比例积分微分(PID)滤波器132、脉宽调制器(PWM)134以及输出控制电路136构成的控制环路可被配置用于控制输出方波的占空比，以及由此控制所产生的V_输出值。这里使用的HS FET 138被称作控制FET，LS FET 140被称作同步FET，而从输出控制电路136到HS FET 138的信号被称作POL调节器的(输出)控制信号。在典型的POL转换器中，控制信号的占空比(D)可被定义为合需的输出电压(V_输出)除以输入电压(V_输入)。因此，控制FET可在占空比所定义的持续期间开通，相反同步FET在被定义为1-D的开关周期持续期间开通，这里D为控制FET的占空比(如前所述)。

在一组实施例中，POL调节器可被配置为负载或POL、DC/DC转换器的多相点，在多相配置中运行以升高系统可用的总电流。这种配置中可能产生的一个问题是电流平衡，当提供大电流时可能需要执行电流平衡以保持稳定性。大多数当今的解决方案没有提供通过使用低宽带算法来平衡电流的手段，并且通常也不提供通过调节数控反馈环路中的目标电压来平衡负载线电流的方法。在一组实施例中，可通过使用匹配的人工线电阻(下降电阻)的主动低带宽均流算法来执行电流平衡，与此同时在稳态和动态瞬态期间保持多个环路的稳定性下降。各装置间的数字通信可促进均流算法，其中数字总线可以是单线路总线、并行总线或时钟和数据总线。

主动的下降均流

通过均衡负载点供电的分布式功率与单负载点供电或POL调节器相比有很多引人注目的优势。分布式或均流通过在大范围输出电流上具有更好的效率、冗余的可靠性以及分布式散热而可被用于满足与低电压应用相关联的日益增长的电流需求。图7示出了根据图5中DPA系统的一个实施例的均流配置的一个示例。POL转换器102、104和106(代表第一、第二和第NPOL调节器转换器)可耦合到数字通信总线120，它们各自的经调节电压输出通过各自的电感器103、105和107以及电容器110被均衡以在电阻112表示的负载处提供单个电压。应当注意的是虽然图7中输出级(HS FET和LS FET晶体管对)被示为位于各自POL转换器的外部，但是在图6中，输出级却被指示为POL调节器的一部分，从而最好地突出了不同实施例的某些特定特征。还应当注意的是虽然输出级是POL转换器的一个功能部分，但是当POL转换器例如被配置在集成电路(IC)上时，控制电路和输出级可以被配置在同一IC上，也可不配置在同一IC上。本领域技术人员将会理解本文披露的POL转换器的各种例示说明旨在将与本文阐述的均流原理一致的所有可能的实现具体化。

在一组实施例中，一种低带宽、多阶数控环路可被配置用于通过将从装置(POL调节器作为数字通信总线上的从装置运行)的负载线与主装置(POL调节器作为数字通信总线上的主装置运行)对准来平衡各装置输出间的不均衡。然而，一阶数控环路可能就足够了。自确定或专门的主POL调节器(例如POL调节器104)可将其感测到的输出电流数字化，并将指示该电流值的信息通过数字通信总线120传送给传统主-从配置中该组的所有从POL调节器(例如POL调节器102和106)。所有的从装置可以根据主装置的输出电流值与相应从装置输出电流值之间的差值来调整它们各自的控制FET的占空比，从而有效地增大或减小它们的输出电压。用于微调输出电压的实施例可以通过调整前端误差放大器(调节器150中的放大器146)中的目标电压(调节器150中的Vref)来实现。用于微调输出电压的其他实施例可以通过缩放占空比来实现，而缩放占空比通常通过校正控制滤波器(132，位于调节器150中)的抽头或者通过调整对占空比控制模块(134，位于调节器150中)的控制数量来实现。主装置可以主动地通过例如12C、SM总线或其它一些通信总线(图7配置中的120)的通信总线发送指示其电流值的信息，而从装置可使用该信息来微调它们的被编程的参考电压，从而平衡系统中每个装置的电流负载。主装置可继续发送该信息直到故障发生，它的相下跌或其通信接口失败，在该点处，组内的其他从装置可裁定新的主装置。成员电流(亦即均流组中POL调节器的单个电流)可由此得以平衡，例如为平均成员负载电流的5％，并具有16Hz的更新带宽。

如图6所示例的，POL调节器可以使用反馈控制方法来基于输入电压的分数或占空比算法产生经调节输出电压。为了满足系统对大负载电流的需要，可以实施一种新的均流方法。POL调节器间的均流可以通过相对于专用的主装置电流调整从装置的负载线来实现。负载线算法可以实现在POL调节器的输出电压路径中增加在本文中被称作“下降电阻”的人工线路电阻，以控制负载线曲线(亦即输出电压-负载电流)的斜率，校准各装置与其功率链之间的物理寄生不匹配，这可能是由于过程和温度变化以及印刷电路板(PCB)的布局差异而引起的。

图8示出了一种理想情况，其中两个POL装置各自的负载线(222和224)具有相同的斜率。在一组实施例中，均流操作可以被配置成通过相对于主装置的电流微调从装置的输出电压以使从参考电压(例如POL装置102的参考电压，POL装置102可作为从POL转换器运行)朝着主参考电压(例如POL装置104的参考电压，POL装置104作为主POL转换器运行)增大。这可以有效减小/消除相关POL装置各自电感器电流之间的间隙。如果主装置的电流高于所检测到的从装置的电流负载，那么从装置可以增加(向上微调)它的输出电压，其可以导致主装置的电感器电流下降而从装置的电感器电流增加。相反的操作也是成立的。也就是说，如果从装置的参考电压的截点高于主装置的参考电压的截点，那么可以减小从装置的参考电压的截点以消除电感器电流之间的间隙，并使输出电压下降。

在一组实施例中，一种算法可操作以使用积分器，通过主动校准各装置之间的不匹配来使从装置相对于主装置的输出电压主动地平衡它们各自的输出电压。该算法可不限于通过设备具有相同下降电阻进行的均流，并且可被配置为根据装置的下降电阻、装置的负载电流以及被传输的主装置的负载电流值将每个装置的输出电压适配到最为合适的工作点上。例如，从装置的下降电阻可以高于主装置的下降电阻值，如图9所示(负载线382、384和386)，或者它也可以低于主装置的下降电阻值，如图10所示(负载线442、444和446)。如上面提到的，可以通过缩放至输出滤波器的控制FET的栅极信号的周期占空比来实现对输出电压的调节。对占空比的缩放可以采用多种方式来实现(这在上面也提到了)，以全面减小或增加控制环路中的误差信号(例如误差放大器146的输出，如图6所示)或者控制环路的结果(例如输出控制136提供的控制信号，如图6所示)。该算法可以适于控制在物理上可包括在均流配置中的任意数量的装置间的均流。均流还可被应用于二阶校正，其中从装置下降电阻适于寻找最佳负载线斜率以与主装置的曲线相匹配。二阶均流的示例的负载线在附图11和12中示出。图11示出了二阶均流的负载线462、464和466，图12示出了负载不同的二阶均流的负载线472、474和476。

在一个实施例中，平衡算法可以通过信号处理来实现，以允许主装置在低得多的带宽时传输它的电流值。附图13示出了根据一个实施例的用于电流平衡从装置的一阶控制反馈路径。虽然附图13仅示出了一阶控制机制，但是取决于该系统和所需要的收敛时间也可以实现二阶、三阶和更高阶的控制环路。图13的控制反馈路径可以用以下等式表示：

V_输出＝V_ref+V_微调(n)＝V_ref+R_下降*(I_主装置-I_成员)*K_s+V_微调(n-1)

在一个封闭的数字系统中，如果被采样的数据信号的最高频率不小于奈奎斯特速率，则可能发生混淆。然而，采样速率可能是不确定的，因为每个电流采样可能不会被立即传送或接收。采样速率的不确定性可能降低采样过程中拍频的确定性，并可表现为输出电压的随机不稳定性。在一个实施例中，该算法还可被配置成用来控制振荡器的频率，由此在装置处理器之间传播处理速率的不确定性，造成非关联。此外，由于装置可以具有内部装置振荡器，所以可能因装置处理和温度差异以及制造而进一步降低关联性。此外，通信总线上的通信还可使均流采样速率抖动。

该算法可操作以将误差信号(例如图16中的误差放大器146的输出)衰减指定的增益因子K_稳定(图13中的454)乘以下降电阻(附图13中的452)，例如：

其通常为1.25mV/A，当然它也可以取其它值。下降电阻可操作以校准主从能量级与反馈感测路径之间的任何物理板布线不匹配。为了保持稳定性以及降低积分器(图13中的458)过冲，可以指定或编程最大校正值——从装置可以借助于该最大校正值来限制每个均流周期内它们各自的输出电压调节量。

各实施例可以在假定有理想负载线斜率的情况下进行配置。然而，如上所述(例如参见附图9和10)，从装置的负载线电阻可能与主装置的电阻不相等。该均流算法的各种实施例仍可以根据所确定的方程来恰当地平衡电流。当输出电流变化时，该算法可能随着时间更加活跃，这是因为两条负载线在电感器电流相等的点处交叉。这还可以在装置对过程、电压和温度进行平衡时实现。

可以验证特定电流平衡带宽(例如16Hz)足以保持稳定性，并且可以指定所述通信速率以确保均流成员装置的负载之间的差异小于总负载的指定的、可接受的比例(例如5％)。

均流配置和编程可以通过串行通信或通过引脚带设置和电阻器来实现(在引脚带设置中，可将引脚耦合到对应于在逻辑“1”的电压水平或对应于逻辑“0”的电压水平，以有效地对装置进行编程)。均衡组可以支持无限数量的装置成员，但是组内成员装置(成员POL调节器)的实际数量调节器可以被指定为设定值，例如16，这样可以在整个单位周期上进行相扩展或在同组成员的切换之间有360°/16＝22.5°的度数间隔。在某些实施例中，均流组的各成员可以用人工交错分布或者绕着单位相圆自发分布，以分散开关效应对输入电压的影响。这在图14中示出，图14示出了正常调节期间的均流，其中GH表示至控制FET的控制信号，而GL表示至同步FET的、该控制信号的补码。方波622和624表示第一POL装置各自的栅极信号，而方波626和628则表示第二POL装置各自的栅极信号。第一POL装置的输出电流630和第二POL装置的输出电流632在均流配置中被组合以获得负载电流634。

此外，当输出电流增加时，下降的量——输出电压偏离预期设定点水平的量——可以是下降电阻乘以输出负载电流的函数。因此，当输出负载电流增加时，被调节的电压可能下降。然而，主装置可命令均流组内的所有从装置根据检测到的输出电流同时微调它们各自的输出电压。由于主装置可以拥有关于均流组中活跃装置的数量、它的输出负载电流以及下降电阻的信息，所以它(主装置)可以在通信总线上使所有从装置同步以界定它们各自的输出电压设定点，从而将负载电流和下降电阻对被调节电压水平的影响降到最小。

此外，控制环路可用在每个成员装置中以作为组同时响应瞬态事件，即使成员的电压控制环路是相交错的亦然，从而允许增强的瞬态响应。虽然前面用于均流的被动下降均衡方法既简单又便宜，但是前述方法通常需要一些形式的手工校正(例如微调装置的输出电压)。与之相反，本发明提出的主动下降均流的各种实施例可以通过只使用单条总线和单个相应的总线协议的全数字通信技术来实现，由此提高了长期可靠性。

增加和移除均流组中的相

当在多相配置中运行多个POL装置以增加系统可用的总电流时，或许有必要对均流组适当增加或移除一些相。由于某些系统需要而增加相或移除相可能发生也可能不发生，但活跃相(活跃POL调节器)的数量通常取决于均流组在某些输出负载级的效率或故障情况。为了避免牺牲多相电源系统的效率，在不引起输出电压扰动的情况下增加和移除一些相(均流组中增加或移除POL调节器)或许是有益的。在大多数当今的实现中，调整均流组中所有成员各自的控制FET的导通时间来增加或移除相。

在一组实施例中，可以在不与其它装置通信或不了解其它装置的情况下，缩放将对均流组增加或移除的装置的栅极信号。如前面提到的(参照图6)，控制FET可在占空比定义的持续时间内是导通的，相反同步FET可在D’＝1-D定义的开关周期的持续时间内导通，其中D为控制FET的占空比。虽然D’通常仅是栅极-高信号的逆，但是在增加和移除相时，D’可以独立地进行控制。因此，至同步FET的信号在本文中被称作栅极-低信号。在一组实施例中，硬件电路/元件可被配置用于控制该控制FET信号的导通时间和同步FET信号的导通时间。这些硬件电路/元件可被同步以同时地或单独地缩放这两个栅极信号(控制信号和至同步FET的信号)。在一组实施例中，可在不引起输出电压瞬变的情况下增加和移除均流组的一些相。在检测负载状况(例如轻载)的基础上，可以增加或移除相而不扰动输出电压。均流组可以自发地检测负载状况(例如轻载)，或者主处理器可以提供指示负载状况的控制信号或通信。然而，均流组中的装置如何确定为何需要增加或是移除该装置可能是其本身不会影响增加或移除相的方式。

在一组实施例中，电路可被配置用于根据至少两种用于无缝地增加和移除POL调节器的均流组中的一些相的方法运行而不扰动均流组中任何装置(POL调节器)的输出电压。当均流组中的一个成员通过瞬间消除栅极-高信号和栅极-低信号而完全移除它对输出电压的贡献时，通常会引起输出电压的瞬变。瞬间移除成员装置的栅极-高信号因此类似于加载情况(负载增加；亦即输出端负载已增加)可引起输出电压的瞬变，其中输出电压将振荡升高。这种情况可能发生是因为电感器(参照图6和7，例如分别是电感器142和103、105、107)的电荷必须耗尽。相反，如果成员装置瞬间除去它的栅极-低信号，那么其电感器电流将寻找不同的返回路径，且该瞬变可表现为卸载状况(负载减小；亦即输出端负载已降低)。瞬变可以是自感应的，或者系统可以花几个开关周期来恢复。

均流组可以交错分布活跃装置的成相，这可以有效地通过活跃装置的数量来增加开关频率，同时降低输出纹波。如前面所提到的，图14示出了正常调节期间均流的信号示图，其中双相均流组(两个POL调节器一起运行)的电流信号的相相差180度。在一组实施例中，均流组的一个成员装置可以在可编程数目的开关周期上依次移除它的GL(栅极-低)和GH(栅极-高)脉冲。这可使得系统能在平均数量的周期上对瞬变做出有利地回应，而不依靠该装置如何决定是否应当增加或移除它均流组的相贡献。例如，在某些情况下，POL装置可以包括执行编程指令(例如固件)的控制单元(例如微处理器)，且该控制单元可以从外部主机接收通信脉冲或分组，或者该POL装置自身可以确定可增加或者移除相。在其它情况下，POL装置可以不包括这样的控制单元，而是通过其它方式，例如作为一个离散有状态机(FSM)来实现增加或移除相的决定。

在一组实施例中，可以通过连续地操纵栅极信号(亦即GL和GH信号)的脉宽来指示POL装置中执行指令(例如固件)的控制单元(例如微处理器)或者POL装置中的离散FSM增加或移除相。为了增加或移除相，该装置可以故意地和系统地开通或关断它的栅极驱动信号以避免向系统引入瞬变。例如，可以通过将同步栅极驱动在可编程数目的开关周期上调制成0宽度占空比来实现移除相，以及通过将同步栅极驱动在可编程数目的开关周期上调制成具有预定或预期宽度(例如由系统动态决定)的占空比来实现增加相。

当移除相时，POL装置可以调节或不调节误差路径以消除任何干扰占空比扰动。该装置可以削弱馈送到转换器的积分器(例如图6中的PID滤波器132)的误差信号，且它还可以冻结积分器的当前状态。该POL装置可以在可编程数目的开关周期上缓慢地减小它的GL脉冲的宽度直到其被消除，且该装置异步地切换，如图15所示，其中一个POL装置(该情况下为POL装置2)的GL信号被逐步消除。随着GL2被最终消除，第二POL装置的输出电流I_L2不断变化，还影响了总电流I_O。同一POL装置随后可通过在可编程数目的开关周期上减小GH脉冲的宽度来削弱它的GH信号直到其被消除，如图16所示。随着GH2被最终消除，第二POL装置的输出电流I_L2最终也被减小为零，使得总电流I_O跟踪第一POL装置的输出电流I_L1。

当增加相时，该装置可以使用积分器的最后状态作为起始操作占空比。该装置可以对输出电压采样和用当前感测到的输出电压来预偏置设定点电压以实现零误差进入积分器。积分器可以根据该感测到的输出电压进行初始化以获得初始占空比值V_输出/V_输入。该装置然后可以通过例如在可编程数目的开关周期上从零到全比例地稳步爬升到最大允许脉冲来释放GH脉冲。该装置随后可以在GL调制电路中使积分器反向并有效地在可编程数目的开关周期上释放GL脉冲，随后释放积分器以允许该装置调节输出电压。

图17示出了用于降低或释放同步FET栅极脉冲或GL的宽度的可能电路的一个实施例的控制图表。该电路可以基于有界的一阶无限冲激响应(IIR)滤波器696。输入误差源可以编程在故障转换表694中，作为图17所示UCF的欠流故障、图17所示OCF的过流故障、或者图17所示设置-OCF-启用和设置-UCF-启用的来自控制器(例如微处理器)的控制。在一组实施例中，进入IIR滤波器696的误差输入(EIN)可被定义为有符号的两比特值，并且可以通过复用器654根据误差源选择信号进行选择。积分器的回转可由第一增益因子K1 658控制。系统的稳定性可取决于K1的值，其在某些实施例中可定义为8比特整数。增益因子K1可用于确定调制调整的步幅、积分器回转及频率。由于输入的范围可从-1到1(在有符号的两比特值的情况下——当误差值被定义为不同的比特长度时，范围可能相应地不同)，因此可以消除对乘法器的需要，因为滤波积分器可以基于误差输入以K1估值的幅度递增或递减。积分器(664)还可以被配置成无符号和单极的，因为GL可以导通或关断(如通过复用器668选择的)，并且滤波器可能不期望有瞬变。

GL积分器的增益(K_GL)可以通过等式1定义，其中X是积分器的运行总和，N是使积分器饱和或关断GL所需要的开关周期的总数量：

(1), Σ_{i = 0}^{N} K_{GL} * \frac{X_{i}}{2^{10}} = 1 .

为了算出这个总和，可以将等式1转换成积分的形式：

(2), {&Integral;}_{0}^{N} K_{GL} * \frac{X}{2^{10}} * dx = 1 .

在求解该积分时，K_GL可以根据所需时间来表达，以移除GL(移除GL可以作为命令通过通信总线进行通信，例如图7中的总线120)，且该切换率：

(3), \frac{K_{GL}}{2^{10}} * [\frac{X^{2}}{2} |_{0}^{N}] = \frac{K_{GL}}{2^{10}} * \frac{N^{2}}{2} = 1,

从该式中可以得出：

(4), K_{GL} = \frac{2048}{N^{2}} = \frac{2048}{{(\frac{T_{GL}}{T_{SW}})}^{2}} .

如图18所示，GL调制电路可以运行用于削弱栅极-低脉冲(1102)(与对应的GH脉冲/信号1104一起示出)，其中最小脉冲宽度可以编程为0或非0。图18还提供了相计数器信号(1106)的一种可能波形，其可以通过递减电路698(图17)产生。阴影区域示出了可能的调制范围。

在另一组实施例中，可通过同时操作两个栅极信号(GH和GL)的脉冲宽度来指示运行固件或离散状态机的微处理器增加或移除相。为了增加或移除相，该装置可以有效地导通或关断它的栅极驱动信号，同时避免了向系统引入瞬变。该功能可以通过一电路来实现，该电路可选通向上/向下计数器并同时缩放到典型的转换器输出(例如图6和7示出的转换器实施例的输出级)的栅极驱动信号。图19示出了用于在栅极驱动信号路径间执行共同控制的电路的一个实施例。当移除相时，该装置可以将误差信号驱动为零，其可以有效地冻结积分器(DPWM 802)的状态，且该装置可以储存积分器的状态。当增加相时，该装置可以使用积分器的最后状态作为起始运行占空比。可选择地，该装置可以采样输出电压，且它可以用当前感测到的输出电压来预偏置设定点电压，从而实现零误差进入积分器。该积分器可以根据感测到的电压被初始化从而获得初始占空比值V_输出/V_输入。该装置随后可通过允许计数器(808)向上计数来释放GH和GL脉冲。该计数器值可用于在可编程数目的开关周期上从逻辑上释放占空比脉冲。该装置可以随后释放该积分器以使该装置能调节输出电压。

缩放计数器808可以向上/向下计数到N，也可以从N向上/向下计数，且当前计数作为N(806)的分数可以产生缩放因子K_D，其可用于改变GH信号的有效占空比。缩放计数器808和IIR滤波器810都可以接收指示是否增加或移除相的信息的控制信号(增加够除)。IIR滤波器810的输出可以与计数器808的当前计数值比较(使用比较器816)，从而提供缩放因子K_D’，其可以用于在与(AND)门814中与经修改的GH信号组合以产生修改后的GL信号(脉冲)。如所指示的，当IIR滤波器的输出大于或等于计数器值的时候，GL可被保持为零(0x0)，否则在与缩放因子K_D’对应的持续时间上，它将是GH的逆。

图20示出了一个图表，该图表示出了在可编程数目的开关周期上将同步栅极驱动调制为0宽度占空比的过程。如图20所示，GH和GL可以被同时调制以最终达到0值，也就是说，没有脉冲被递送至受影响的POL调节器(该情况下为调节器2)的输出级。阴影区域表示相应信号的经缩放初始宽度。类似地，图21示出了一图表，该图表示出了在可编程数目的开关周期上将同步栅极驱动调制为全(D)宽度占空比的过程。如图21所示，GH和GL可以被同时调制以最终达到零值，也就是说，没有脉冲被递送至受影响的POL调节器(该情况下为调节器2)的输出级。

均流组的智能管理

还可以设计一个或多个其它算法来进一步改善均流组的性能。该(些)算法包括如下这些：

1.伪无主的主-从形式的电流平衡配置，其中倘若当前主装置出于任何原因退出调节，则所有成员装置自发地裁定一个新的主装置指派。

2.基于系统参数级改善效率，例如占空比或输出电流。该改善可以包括自发地增加和移除相的方法以及调节系统开关频率的方法。

3.通过基于活跃成员的数量将绕着单位圆均匀间隔的所有成员相重新分布的方法，将开关损耗和输出纹波最小化。

4.故障情况终止后自发地恢复单个成员。

如前所述，可以实施上述算法以通过数字总线(例如图7中的总线120)执行对均流组的管理。

当今的系统不提供胜于装置-装置通信方法的用于对指定的主装置进行自发重新分布的手段，如果任何装置故障，这种方法允许系统保持稳定和活跃。然而，在对组内成员相排列相对彼此进行重新分布时以及调节均流组的性能时，响应于读取系统参数自发地增加或移除相存在很多益处。

POL装置/调节器的均流组可以通过很多方式来配置。图22示出强调一种可能的样本数据结构的表，该样本数据结构可被定义用于均流编程。通过通信总线对无主算法的配置可取决于编程唯一的装置标识符，比如ID或地址，其可在通信总线协议中使用。在示出的示例中，可以定义5比特均流组ID或地址。当然比特的数目可以取决于组内POL装置的数目，并且可以大于5比特或小于5比特。另外，组内装置的数目、组内的位置或顺序编号都可以被指定。此外，动作还可以通过总线来传达，比如增加/移除相、从故障中自发恢复以及启动均流算法。

图23示出通信1300的一个示例，其中命令1302可以定义事件动作，比如移除/增加相，ID 1304可以表示该均流组的唯一标识符，比如地址或ID，并且装置位置/状态1306可以把该独立装置与其状态相关联，例如装置移除相。在这个实施例中，第一(或初始的)主装置的指定可以由用户决定，例如对具有唯一位置的装置进行编程。比如，如果在均流配置中配置有四个装置，那么位置为0的装置可以被指定为初始的主装置，而编程为1、2、3的装置初始可为从装置。在一组实施例中，POL装置可能是引脚带耦接的，并且在操作期间它们可以从其通信地址推断出他们的位置，例如：具有总线(比如SM总线)地址空间的地址0x20的装置可以如该低位比特定义的译为位置0。一旦已申明了新的主装置，那么该新的主装置可以向所有的活跃成员请求信号，其中该信号可指示由于新配置导致的各成员的相移量。通过发送新相，该主装置可以计算各成员应当为什么相并与接收到的信息进行比较。另外，相的传输也可以表示成员们认识到并认同该组。

在一组实施例中，可以配置无主算法来管理均流组成员之间的均流通信，并且还实现均流组内的故障管理和故障反应。在一组实施例中，均流组可以配置有多个装置，这些装置可被编程以使得一个装置被指定为均流组中的初始主装置，而其他装置被指定为初始从(或成员)装置。在另一组实施例中，这些装置可以被编程以使得该组可以自发指定主装置。该主装置可以通过通信总线(例如I²C、SM总线或者一些其他的通信总线)主动传送指示当前的值/状态的第一信息，其中成员/从装置使用该信息来调整他们的GH控制信号的占空比值以平衡系统中各个装置的电流负载。该主装置可以继续传送第一信息直到发生故障、其相被移除或者其通信接口失败，在这时该组中的从成员可以裁定出新的主装置。

因此伪无主的主-从算法可以被定义为这样的算法，其操作以在包括多个装置的装置-装置系统中指定至少一个装置作为默认的主装置，并且指定其他的装置作为该主装置的默认从装置。该伪无主方面是指系统的这样一种能力，在指定的默认主装置停止起作用的情况下通过裁定(即根据包括优先级信息的某种准则进行指定)新主装置的能力，该系统总是包括至少一个被指定为主装置的装置，而无需任何从装置在总线上明确地要求变成主装置。在一个实施例中，均流组的所有成员装置都用状态向量来跟踪该组其他成员的状态。该向量可以用于例如根据最低的有效位置或其它的编址方案跟踪当前主装置(例如其可为默认的主装置)。此外，系统的默认主装置可以被定义为最低的编程位置(即该装置在均流组的装置中具有最低的装置ID)。

均流组的各个成员可以具有初始配置(即均流组的各个POL装置成员可在运行之前被配置)。各个成员可以配置有均流组ID(再次参看图22和23)，其可以允许多个组使用同一条通信总线。此外，均流组的各成员可以配置有(或可以存储)指示该均流组中配置的装置数目的信息、和指示该装置在该组内拥有的唯一位置的信息。在电压/电流调整期间，各成员可以在该通信总线上保持跟踪有多少成员活跃地均流该输出电压，以及哪个装置是现在指定的主装置。将其自身添加到该组或者退出该组的任何装置都可以通过该数据总线传递它的组ID、它的当前状态(添加或退出)以及它的位置。

图24示出流程图，示出了用于POL装置在增加相时在均流组内配置自己的方法的一个实施例，即当POL调节器被启动/被激活以在均流配置中提供额外的电流时。所有连接到通信总线的装置都可以通过将接收到的组ID与它们已编程的组ID进行比较来确定所传送分组是否与它们相关(2402)。换句话说，各装置可以首先确定它是否为所传送分组的预计到达的均流组的部分。如果ID匹配，那么接收装置可以评估在分组中传送的组成员的状态。如果该装置是将其自身添加到该组，那么可比较位置(2404)。如果接收到的位置低于接收装置的编程位置(即，如果接收到的信息指示的位置低于接收装置的编程位置)，那么接收装置可以(再次)将其自身配置为从装置(2408)。如果接收到的位置高于该编程位置，接收装置就可能不需要重新配置其自身(2406)。接收装置然后可以设置/清除装置向量中相应的位置比特以指示与接收到的位置相对应的装置已经被添加到该均流组(2410)，并且如果该分组是在正常运行期间被接收到的则继续正常运行(2412)，或者如果该均流组刚被加电则开始运行(2412)。如果接收装置的装置位置在所有活跃装置中是最低的，则它可以将其自身配置为主装置而非不重新配置它自身(在2406中)。

图25示出了图解一种方法的一个实施例的流程图，该方法用于POL装置在移除相时在均流组内配置他们自己，即当POL调节器将被禁用/去激活而不在均流配置中提供成员电流时。又一次，连接到通信总线的所有装置都可以通过比较接收到的组ID与它们的编程组ID来确定所传送的分组是否是与它们有关(2502)。如果所传送分组中接收到的(状态)信息指示该发送者正在移除它的相，那么接收装置可以首先设置/清除它的装置向量中与发送装置相对应的比特来指示与接收到的位置相对应的装置已经退出(2504)。接收装置可以随后确定它(该接收装置)当前是否为活跃的并且作为主装置运行(2506)，并且如果是这样，它可以继续正常运行(2518)。如果接收装置确定它当前为活跃的且不是主装置，那么它随后可以比较该接收到的位置是否低于接收装置的编程位置(2508)，并且如果是这样，接收装置可以继续正常运行(2518)。否则，接收装置可以解析装置向量(2510)来确定它自己在全部的活跃装置中的位置(2512)。

如果接收装置确定它的位置在所有活跃装置中不是最低的，它可能将其自身(再次)配置(或如果它已经是，继续保持)为从装置。然而，如果接收装置在该点确定它的位置在所有活跃装置当中是最低的，那么它可以将其自身重新配置为主装置(2514)，然后重新开始正常运行(2518)。总的说来，如果接收到的位置指示当前的主装置已经退出，那么次低位置的成员可以承担主装置职责。还应该注意到，图24和25的流程针对装置之间由均流组内一个装置ID相对于另一个装置ID的相对值来确定的优先级。遵循这里公开的运行原则的同时，在增加/移除相时，可以根据不同于相对位置的任何指定或预定或可编程标准来同样地确定装置应当将其自身(再次)配置为主装置还是从装置。

还可以改善均流配置的效率。例如，该均流组还可以被配置为自发检测轻负载，或者主处理机(中央控制器)可以提供轻负载控制信号或通信。可通过一个或多个下列动作来恢复均流组的效率：在轻输出负载时移除相和/或减小开关频率，移除相至少可以通过两种方式提高效率。首先，移除相可以提高其余的活跃成员提供的电流，这可以将它们的效率曲线调高，从而提高该组的累积效率。其次，移除相可以减少该系统的有效开关率，这可以减少/最小化由于切换FET通断的速率(即由于FET开通和关断的速率)引起的损失。简单地减小该开关频率也可以因此使FET开通和关断速率引起的损失最小化。

通过读取参数信息(即指示某些参数的信息)，比如占空比和/或输出电流，均流组的主装置可以确定是否要尝试通过调整均流组的活跃成员的数目来提高效率，或者上调还是下调开关频率。就像之前指出的那样，理想地，该占空比可以对应于输入电压除以期望的输出电压。具有测量其占空比或以某种方式鉴别其占空比的能力的装置也许能够智能地确定其系统的哪些部分应当最优化。如果测量到的占空比大于理想占空比，那么负载可能高于不连续区域，这里不连续区域指的是输出负载电流纹波可能穿越零边界的区域。因此，如果该测量到的均流组当前主装置的占空比小于指定(期望或理想)的值，那么该主装置可以调整该系统的开关频率或活跃成员的数目以力图提高组效率。开关频率的调整可以根据搜索算法来执行，比如逐次逼近寄存器(SAR)程序。该调整过程可以延续直到该占空比和/或输出电流趋势继续，或者超过占空比和/或输出电流的指定阈值，并且均流组的主POL调节器开始使效率增益调整反向。在一组实施例中，可以通过增加和移除相和/或降低组成员间的共享时钟源的频率来提高效率。时钟源可以是或不是源自成员装置中的一个。然而，时钟源可以通过某种形式的控制来调节，例如通过数据通信总线(例如图7中的总线120)。

均流系统中的性能增益——例如较高的有效开关速率、最小化的输出纹波、以及高效地从总线电源汲取电流——可以通过绕单位圆平均分布各相来实现。例如，具有指定数量装置(例如四个装置)的系统可以将每个装置的成相定位成偏移相同量(例如就四装置来说是90度)。在一组实施例中，各相可以基于任何给定时间活跃成员的数目自发地分布在均流组中。因为成员POL装置可以添加或移除，并且成员装置可能出于各种可能原因而经历故障状况，因此其余活跃装置可被配置成自发地重新分布它们的相分布。

均流组的所有成员都可以经由状态向量来跟踪该组其他成员的状态。该状态向量可被配置为存储信息，该信息根据特定规范指示该成员装置应当遵循什么样的相移。例如，最低编号的装置(即该装置与其他装置相比具有最低的ID编号)可能为0度偏移，而其他装置可基于相对位置(相对于其他装置)、活跃装置的总数目以及基于装置硬件能力的一些量化程度而交错分布。图26示出了均流组中四个装置的栅极信号，其中每一相都与跟随有相编号(1-4)的一组栅极信号GH和GL相关联，分别标引为栅极信号GH1-GH4和GL1-GH4。所有的相最初绕着单位圆偏移90度。相1可以位于0度，相2可以位于90度，相3可以位于180度并且相4可以位于270度。当相3和相4被移除(无论因为什么原因)时，其可能使相2将其成相从与相1偏离90度重新分布到与相1偏离180度，如图26所示。图27也示出了与图26所示类似的用于均流组中四个装置的栅极信号。在这种情况下，相2和相3可以被增加回系统，并且结果使得相4可以将其自身从180度偏移量重新分布到270度偏移量。

该均流组还可以以多种方式被配置用于组内或较大系统内的故障管理。在一个实施例中，该均流组可以配置为“最后幸存者情景”。也就是说，当均流组内单个POL装置经历故障情况时，它可能不会导致整个均流组进入故障状况，而是该单个装置可简单地退出该配置。在另一个实施例中，均流组可被配置为当单个装置经历故障情况时集体进入故障情况。在最后幸存者配置中，一装置可以配置为根据一组指定情况断电，比如温度或其它的系统异常。在那种情况下，该装置可以从该均流组移除它本身就像它是移除的相。这样，该故障装置不会引起输出电压的瞬变。经历故障情况的装置可以将移除相事件传送给该组的其他均流成员，并且所有成员可以相对于该故障装置更新它们的状态向量。然而，一旦该故障已经被清除，该装置可以被添加回该系统。这可以由单个装置自发执行或由主装置请求执行。如果成员添加到或退出该组，该组的其余成员可以根据状态向量重新对准它们的相偏移。

适当倾斜均流轨迹的方法

在一组实施例中，所有成员装置的输出电压的斜坡可以在独立应用中和跟踪应用中被同步，同时减少回流电流。再次，配置在成员POL装置之间的数字通信总线可以用来促进POL装置和均流组的智能管理。在一个实施例中，由如图17和19所示的调制电路所示，在倾斜之前可以通过根据装置-装置通信方法将斜坡的起始同步，同时还根据控制FET信号的占空比倾斜同步FET的占空比，来减小回流电流。这些电路还能够用于同步所有成员装置的斜坡以避免输出电压波动，并且缓解存在于大多数均流系统中的大规模回流电流。

均衡配置中单个相电流可以由该转换器的负载电压和负载线的交叉点确定。在软起动时期，每个转换器的负载线可以低起动并且向最后负载线位置移动。在一些POL装置内，例如基于微处理器的装置，可能有处理延迟，其可以表示为察觉到的每个装置的输出电压斜坡开始之间的时差，其可以表现为多个负载线中的显著差异。因为各装置连接到同一负载(借助于该均流配置，例如参见图7，其中共同的负载例示为电阻器112)，这可能导致主装置和成员/从装置的负载线间的显著差异，直到达到斜坡的末端。

图28示出两个斜坡：主装置的输出电压斜坡和成员/从装置的输出电压斜坡，其中成员装置的斜坡显著地早于主装置的斜坡开始。为了便于理解，在图28中仅示出了一个从装置的斜坡。示图2800图示了相对于时间标绘的输出电压，而示图2802图示了相对于输出电流和总负载电流标绘的输出电压。在时间点“t”，成员负载线比主装置负载线更接近于最后的负载线输出电压值(以水平线表示)。这可能导致在成员/从装置电流和主装置电流之间明显不匹配。事实上，如示图2802所示，当成员/从装置电流为正(降压模式)时，该系统行为可以反映主装置电流为负(升压模式)。示图2802中水平线表示时刻“t”时的负载电压。

因为负载电流是来自两个转换器的电流的总和，所以如果一个转换器吸收电流，那么另一个(多个)转换器可以被要求输出比负载实际上需要的更多的电流。图29图示了主装置负载线和从装置负载线之间更合需的负载线关系，在这里电流更为平衡。示图2900图示了相对于时间标绘的输出电压，而示图2902图示了相对于输出电流和总负载电流标绘的输出电压。多个均流装置的斜坡可以配置有许多额外的设置以缓减回流电流的量。如图29所示，在时间“t”，成员负载线和主装置负载线距离最终负载线输出电压值(以水平线表示)有几乎相同的距离。这可以显著地减少和/或除去在成员/从装置电流和主装置电流之间任何显著的不匹配。如示图2902所示，该系统行为可以反映主装置电流和成员/从装置电流两者都为正(降压模式)。示图2902中的水平线再次表示时间“t”的负载电压。

正如前面提到的那样，为了获得图29中示出的期望的结果，斜坡开始时序可以通过在数字通信总线上通信来同步，而同步FET的控制信号的脉冲宽度可以在倾斜期间调整。当均流组中所有成员的斜坡开始的时序同步时，可以再次使用主从类型配置。一装置可以初始被配置为主装置(例如如上所述)，并且所有其他成员可以被配置为主装置的从装置。一旦均流组的所有成员发出和检测到系统启动，从POL装置可以设置开始倾斜所必需的全部硬件，并且可以在空闲模式下等待直到该主装置传送开始斜坡分组。一旦超出从发出系统启动到斜坡的期望开始所需的特定时段，该主装置可以通过通信总线向均流组的所有成员传送第二分组，使成员开始倾斜它们各自的输出电压。第二分组可以作用于硬件触发机制以允许该装置开始倾斜输出电压，如图30所示。如图30所示，第一组栅极信号GH1和GL1可以对应于主装置，而第二组栅极信号GH2和GL2可以对应于从装置。还应注意到，因为该主装置同时也是均流组的成员，它也同样可响应于第二分组而开始倾斜它自己的输出电压。在图30所示的例子中，主装置和从装置彼此异相180度地运行。

另外，可对均流组内各装置的相应各GL信号使用调制电路(例如图17所示的调制电路)，以通过尽可能多地减少系统中的回流电流来帮助倾斜均流组内各装置的相应输出电压。GL的调制可以减少可能存在于具有配置成均流组的众多控制器的功率级滤波器内的大输出电流，该均流组以轻微失配的控制器FET占空比来驱动许多FET。GL的占空比可以确定可经由同步FET放电到地的电流量。

该调制电路可以用多种方式配置。在一个实施例中，均流组的成员装置可以配置对应于中间水平、过流水平和欠流水平的电流阈值(即用于输出电流的阈值)。如果超过这些阈值中的任何一个，该调制电路可使同步FET的占空比抖动。通过使同步FET的占空比抖动，成员装置可以限制通过电感器放电的电流量。同时，高侧FET的占空比可以延时，并在输出时被复制为同步FET的脉冲宽度，如图31所示。这可以将经过电感器放电的电流量限制为通过均流组中各成员的电感器流至输出端的电流量。此外，最小的低侧占空比可以被编程用于倾斜过程的持续期，如图18先前示出的那样(同时参考上文的附加说明)。最后，配置在POL调节器内的控制器(比如微控制器或微处理器)可以用于基于例如占空比或输出电流等系统参数来确定同步(低侧)FET必需的占空比。

调制电路17可以被编程以将GL脉冲完全调整偏离开，或者可调整最小脉冲宽度，如图18所示。在某些情况下，该功率系统可以不以异步模式运行。用于调制的可能范围可以定义在最小脉冲宽度设置到GH的上升沿之间。然而该有效调制范围可以是该GL脉冲自身的占空比。一旦已经达到期望的输出电压并且传送了信号或分组以指示均流组可以运行，则该装置可以开始释放低侧FET占空比使其为高侧FET占空比的预期逆或D′＝1-D，其中D＝V_输出/V_输入。图32示出栅极信号和输出电流波形，图示了从装置怎样释放低侧FET占空比以获得高侧FET占空比的预期逆。

可使用电路(例如图19所示的一个电路)来同时地操作高侧和低侧FET栅极信号的脉冲宽度。正如前面关于图19的实施例提及的，这可通过选通向上计数器并且同时缩放到典型的升压转换器输出滤波器(例如图6和7所示的输出级)的栅极驱动信号来完成。

虽然在上面已经相当详细地描述了该实施例，但也可能有其他版本。对本领域技术人员来说，只要理解了上述公开内容，许多的变化和修改将变得很明显。所附权利要求旨在被解释为涵盖所有这些变化和修改。注意，这里使用的章节标题仅用于行文结构的目的，并不意味着对这里的说明或所附的权利要求进行限制。

Claims

1.一种系统，包括：

通信总线；以及

多个POL(负载点)调节器，它们耦合到所述通信总线并被配置成均流配置，其中所述多个POL调节器中的每个POL调节器都具有各自的输出级，所述输出级耦合到公共负载并被配置成产生各自的输出电流，其中每个POL调节器在所述均流配置中具有各自的相，每个POL调节器被配置成根据对应于所述总线的总线通信协议通过所述总线发送和接收信息；

其中所述多个POL调节器被配置成通过在所述通信总线上彼此发送监视信息而自动地使他们各自的输出电压信号斜坡的起动时间彼此同步，而每个POL调节器根据控制所述POL调节器的输出级的高侧场效应晶体管FET的栅极信号(GH)的占空比来倾斜用于控制该POL调节器的输出级的低侧场效应晶体管FET的栅极信号(GL)的占空比。

2.如权利要求1所述的系统，其特征在于，每个POL调节器包括调制电路，所述调制电路被配置成调制所述POL调节器的GH信号和GL信号；

其中每个POL调节器被配置成配置与所述POL调节器的输出电流相关联的至少三个电流阈值，其中所述调制电路被配置成当超过所述至少三个电流阈值中的任意一个时，抖动所述GL信号的占空比以限制所述POL调节器的输出电流。

3.如权利要求2所述的系统，其特征在于，所述调制电路被配置成时延所述GH信号的占空比，并在所述POL调节器的输出级复制被时延的GH信号作为所述GL信号。