JP3934050B2 - 高度にフェーズ化されたパワーレギュレーションのためのシステムおよび方法 - Google Patents
高度にフェーズ化されたパワーレギュレーションのためのシステムおよび方法 Download PDFInfo
- Publication number
- JP3934050B2 JP3934050B2 JP2002535229A JP2002535229A JP3934050B2 JP 3934050 B2 JP3934050 B2 JP 3934050B2 JP 2002535229 A JP2002535229 A JP 2002535229A JP 2002535229 A JP2002535229 A JP 2002535229A JP 3934050 B2 JP3934050 B2 JP 3934050B2
- Authority
- JP
- Japan
- Prior art keywords
- power
- controller
- power conversion
- digital
- voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Classifications
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
- H02M7/42—Conversion of dc power input into ac power output without possibility of reversal
- H02M7/44—Conversion of dc power input into ac power output without possibility of reversal by static converters
- H02M7/48—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
- H02M7/493—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode the static converters being arranged for operation in parallel
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02J—CIRCUIT ARRANGEMENTS OR SYSTEMS FOR SUPPLYING OR DISTRIBUTING ELECTRIC POWER; SYSTEMS FOR STORING ELECTRIC ENERGY
- H02J1/00—Circuit arrangements for dc mains or dc distribution networks
- H02J1/10—Parallel operation of dc sources
- H02J1/102—Parallel operation of dc sources being switching converters
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M3/00—Conversion of dc power input into dc power output
- H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
- H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
- H02M3/10—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
- H02M3/145—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
- H02M3/155—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only
- H02M3/156—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators
- H02M3/157—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators with digital control
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M3/00—Conversion of dc power input into dc power output
- H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
- H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
- H02M3/10—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
- H02M3/145—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
- H02M3/155—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only
- H02M3/156—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators
- H02M3/158—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators including plural semiconductor devices as final control devices for a single load
- H02M3/1584—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators including plural semiconductor devices as final control devices for a single load with a plurality of power processing stages connected in parallel
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M1/00—Details of apparatus for conversion
- H02M1/0067—Converter structures employing plural converter units, other than for parallel operation of the units on a single load
- H02M1/008—Plural converter units for generating at two or more independent and non-parallel outputs, e.g. systems with plural point of load switching regulators
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Dc-Dc Converters (AREA)
- Supply And Distribution Of Alternating Current (AREA)
- Control Of Voltage And Current In General (AREA)
- Power Sources (AREA)
Description
【０００１】
（本発明の分野）
本発明は、一般に、パワーレギュレーションシステムに関し、特に、高度にフェーズ化されたパワーレギュレーションシステム（ｈｉｇｈｌｙ ｐｈａｓｅｄ ｒｅｇｕｌａｔｉｏｎ ｓｙｓｔｅｍ）に関し、さらに詳細には、高度にフェーズ化されたパワーレギュレーションシステムのための改良された制御システムに関する。
【０００２】
（本発明の背景）
スイッチングパワーコンバータ（ＳＰＣ）は、負荷に対して入力電圧を調整するように用いられる。しばしば、電圧は、初めは、特定の負荷（例えば、高電圧ＡＣ（ｈｉｇｈ ＡＣ））に適切でなく、負荷に印加する前に、低下させ（すなわち、より低い電圧に）、そして／または変換（すなわち、ＡＣ／ＤＣ整流電圧）されなければならない。一般に、従来のＳＰＣシステムは、負荷への電圧レギュレーションを適切に提供するが、欠点がある。
【０００３】
伝統的なコンバータ制御法は、代表的には、１または２の動作モードに固定されている（例えば、パルス幅変調（ＰＷＭ）、一定ＯＮ時間可変周波数（ｃｏｎｓｔａｎｔ ＯＮ ｔｉｍｅ ｖａｒｉａｂｌｅ ｆｒｅｑｕｅｎｃｙ）、一定ＯＮまたはＯＦＦ時間および可変周波数、同時位相（ｓｉｍｕｌｔａｎｅｏｕｓ ｐｈａｓｅｓ）ＯＮ、および同時位相ＯＦＦ）。特定の負荷要求に依存して、別モードよりもあるモードを使用することは、出力電圧の制御を改善させ得る。従って、単一動作モードコンバータは、代表的には、複雑な負荷要件（ｌｏａｄ ｒｅｑｕｉｒｅｍｅｎｔ）または動的な負荷要件へのパワー伝達を効率的に提供できない。
【０００４】
１より多くの負荷をパワーレギュレーションシステムに結合することは一般的である。これらのマルチ負荷／マルチ出力構成において、ＳＰＣは、伝統的に、出力のそれぞれに別個のコントローラまたは後続にレギュレータを有したトランスを必要とした。それぞれの制御ユニットは、補償素子および支援コンポーネントを必要とするが、このことはコンバータのパーツ数を実質的に増加させる。さらに、マルチ出力システムにおいては、マルチフェーズ化出力（ｍｕｌｔｉ−ｐｈａｓｅｄ ｏｕｔｐｕｔ）を生成するための時間同期化を含むことが望まれることが多い。これらの複雑なシステムは、一般に、伝統的な純粋アナログコンバータシステムが適切に管理できない正確な管理および制御を必要とする。トランスはマルチ出力パワー変換でいくらかの成功を示したが、これらのシステムは、代表的には、なおも複数のコントローラを必要とする。
【０００５】
ますます複雑なパワーレギュレーショントポロジの出現に伴い、スイッチング素子（すなわち、同期整流器）のより正確な制御およびより良好な制御方法が試みられた。パワーコンバータ制御（特にマルチフェーズ設計において）のためのデジタル技術が正確さを向上させ得、システムのパーツ数を減少させ得る。デジタル制御もまた、同じパワーシステムの異なる適用（例えば、プログラム可能なフィードバック制御）において向上され得る。
【０００６】
マイクロプロセッサの負荷は、電流が非常に変動し、一般に、高ｄｉ／ｄｔの負荷過渡電流を必要とする。このような適用のために、パワー変換システムは、負荷要求に対して補正するために、電流または電圧の垂下を感知できなければならない。負荷の電流感知は困難であり、代表的には、嵩張り、損失の多い、不正確な方法を必要とする。電圧感知は、負荷内で電流が遅延するという短所を有する。両方法における遅延は、ＳＰＣの不正確な応答に至り得る。
【０００７】
したがって、改良されたパワーレギュレーションシステムが必要とされる。特に、１以上の負荷にわたるマルチモード能力を有する高度にフェーズ化されたパワーレギュレーションシステムが望まれる。さらに詳細には、改良された制御特性を有する、多目的で融通の利くパワー変換およびレギュレーションシステムが望まれる。
【０００８】
（本発明の要旨）
本発明は、上記の問題を克服し、改良されたパワーレギュレーションシステムを提供する。特に、本発明は、改良された制御特性を有するパワーレギュレーションシステム（パワーコンバータ）を提供する。さらに詳細には、本発明のシステムおよび方法は、単一制御ユニットからの１以上の出力の独立制御を可能にする。
【０００９】
本発明のパワーレギュレーションシステムは、マルチフェーズ構成の複数のパワー変換ブロック、コントローラ、およびそれらの間に連結された通信チャネルを備える。デジタル情報は、コントローラにて、パワーブロックから受信され、そしてそれに応じてコマンドが送信される。このようにして、コントローラは、来るべき条件を予知および予測し得、従って、システムを予測モードに「設定」し得る。
【００１０】
本発明の１つの特定の実施形態において、マイクロプロセッサは、複数のパワーＩＣからデジタル情報を受信し、それらのパワーＩＣのうちの少なくとも１つから変換パワーを受ける。このようにして、マイクロプロセッサは、自体の動作の際にフィードバックを受信することが可能であり、従ってシステムを調整することが可能である。
【００１１】
本発明のこれらおよび他の特徴、局面および利点は、以下の説明、特許請求の範囲および添付図面を参照すると、より理解される。
【００１２】
（詳細な説明）
本発明は、改良されたパワーレギュレーションシステムまたはパワー変換システムに関する。本明細書中に開示されたパワーコンバータは、簡便のため、シングルフェーズまたはマルチフェーズのバックコンバータシステムに間して記載されるが、任意の基本的なスイッチングパワーコンバータ（ＳＰＣ）またはレギュレータトポロジ（例えば、バック、ブースト、バックブーストおよびフライバック）が用いられ得ることは当業者により理解されるはずである。
【００１３】
図１は、本発明の１つの実施形態に従う、パワーレギュレーションシステム１００を、簡素化したブロックフォーマットで示す。システム１００は、デジタル通信バス１０１、コントローラ１０２、および複数のパワーブロック１０４を備える。システム１００は、任意の基本的なＳＰＣトポロジで実現され得る。好適な実施形態において、システム１００は、入力源電圧（Ｖｉｎ）を受け、その所望の電圧を所望の数の出力（各出力は所望の電圧）に、高効率で信頼性の高い様式で変換する。
【００１４】
システム１００は、多くのフェーズ（すなわち、「Ｎ」数のフェーズ）に拡張可能であり、このことは多くの異なる負荷レベルおよび電圧変換比を可能にする。示されるように、システム１００は、「Ｎ」数（コントローラの能力によってのみ限定され得る）のパワーブロック１０４を備える。例えば、ある特定の実施形態において、システム１００は８個のシングルフェーズコンバータ（「ブロック」または「チャネル」）を備えるように構成される。あるいは、別の実施形態において、システム１００は、１つの８フェーズコンバータを備えるように構成される。
【００１５】
コントローラ１０２は、デジタルバス１０１または等価物を介して、情報を受信し、パワーブロック１０４にこの情報を送信する。一般に、コントローラとパワーブロックとの間で通信される情報は、システムがパワーブロックの任意の所定の負荷に対して出力電圧を正確に調整することを可能にする。このようにして、コントローラ１０２は複数の電圧出力を独立して制御する。この機能は、以下の説明および添付された図面にさらに詳細に説明される。
【００１６】
図２は、本発明の１つの実施形態に従うパワーレギュレーションシステム２００をブロックフォーマットで示す。システム２００は、デジタルバス１０１、コントローラ１０２、複数のパワーＩＣ２０６、複数の出力インダクタ２１０、出力フィルタ容量２２５および負荷２２０を備える。システム２００は、マルチフェーズバックコンバータシステムとして構成されるが、上述のように、システム２００は、任意の基本的なスイッチングパワーコンバータ（ＳＰＣ）トポロジとして構成され得る。
【００１７】
システム２００は、単一電圧（Ｖｏｕｔ）を負荷２２０に出力するように適切に構成される。このように、システム２００は単一出力／単一負荷システムと考え得る。従って、本発明の詳細な議論は、非常に一般的なトポロジ（すなわち、単一出力／単一負荷）から始めるが、図２および付随する説明は本発明の１つの実施形態に限定することを意図されておらず、むしろ単なる例示に過ぎないことを認識するべきである。このように、各パワーＩＣ２０６は、所定の電圧に従って負荷２２０に出力を提供するように構成される。
【００１８】
一般に、パワーＩＣ２０６は、コントローラ１０２によって生成される制御信号に基づいて、ソース電圧と接地電位（示さず）との間にインダクタ２１０に交互に結合するように構成される。過渡的な負荷事象の間、任意の数の出力インダクタ２１０は、負荷によって必要とされるのであれば、電圧ソースまたは接地電位のいずれかに同時に結合され得る。さらに、インダクタ２１０のインダクタンスは、入力および出力の要件に依存して変化し得る。容量２２５は、負荷過渡事象の間、インダクタ電流のＤＣフィルタリングを提供し、さらに電荷ウェルとして機能し得る。
【００１９】
通常動作の間、それぞれのパワーＩＣ２０６は、好ましくは、負荷への出力リップル電圧を最小化するように等しくフェーズ化される。パワーＩＣ２０６は、デジタル情報を、パワーＩＣ２０６の間および／またはコントローラとの間で共有し、その結果、それぞれのフェーズが、個々の負荷電流の等分を共有する。それぞれのパワーＩＣ２０６はスタンドアローン型フェーズとして例示されるが、それぞれのパワーＩＣは任意の適切な数の個別のフェーズとして実現され得る。パワーＩＣ２０６の構造上および機能上の局面は、以下に、図４により詳細に説明される。
【００２０】
パワーレギュレーションシステムの入力／出力特性に関する情報は、適切なフィードバックループにおいて、様々なシステム素子からコントローラ１０２に送信され得る。例えば、コントローラ１０２は、好適には、各パワーＩＣ２０６から、動作モード、出力電圧および出力電流に関するデジタル情報を受信する。次に、コントローラ１０２は、各パワーＩＣ２０６へ、スイッチ状態情報（例えば、パルス幅および周波数情報）を送信し、例えば、負荷への定電圧を維持するために負荷の要求、電圧ソースおよび任意の環境変化を補償する。この意味において、コントローラ１０２は、デジタルシグナルプロセッサ（ＤＳＰ）、マイクロプロセッサまたは任意の適切な処理手段を備え得る。
【００２１】
好適には、コントローラ１０２は、システムの制御を容易にするための１以上のアルゴリズムを含む。上述されたように、パワーＩＣ２０６は、入力／出力情報をコントローラ１０２に送信するように適切に構成され、このアルゴリズムは、受信された情報に適切に適応する。すなわち、コントローラ１０２は、受信された情報に応答して制御アルゴリズムを変更し得る。制御機能が、アルゴリズム、ソフトウェアコードまたは類似物に格納され得るので、動作モードが、必要な場合（例えば、より速く過渡応答を得るために）、システムの動作中に連続して変化され得る。この態様において、コントローラ１０２は、調整された出力にて感知された過渡条件に効率良く応答するための回復アルゴリズムによってプログラムされ得る。例えば、ＡＲＴＨ（アクティブ過渡応答ハイ）およびＡＲＴＬ（アクティブ過渡応答ロー）モードにおいて、コントローラは、高位側または低位側のＦＥＴをオンに合わせるための命令を含む。この動作は、高いｄｉ／ｄｔ負荷要求（例えば、マイクロプロセッサ負荷）に応答するために、パワーステージを介して、短期間の高いｄｉ／ｄｔを提供する。それぞれのパワーＩＣ２０６は、パルス幅変調（ＰＷＭ）、一定ＯＮ時間可変周波数、一定ＯＮまたはＯＦＦ時間および可変周波数、同時位相ＯＮおよび同時位相ＯＦＦ等の任意の適切な制御モードで動作するように構成される。１つの特定の実施形態において、コントローラ１０２は、特定のシステムの予測的な制御を提供する１以上のアルゴリズムを含む。例えば、適切なアルゴリズムは、高い負荷、電流または同じ状況を含むサインを認識するか、または信号を受信するようにプログラムされる。次いで、コントローラは、予想された状況に最も良く適した動作モードにパワーレギュレーションシステムを設定できる。
【００２２】
本発明の１つの実施形態において、パワーＩＣの電流共有特性が含まれる。一般に、パワーＩＣが電圧源から実質的に等しくパワーを受け取り得るか、または変えられた電圧がそれぞれのパワーＩＣに供給され得る。それぞれのパワーＩＣからコントローラ（図示せず）までの電流フィードバックが含まれ得、同期化された共有ラインを形成して、ブロックまたはパワーＩＣ間の電流をバランス調整することを容易にする。
【００２３】
図３は、本発明の別の実施形態に従うパワーレギュレーションシステム３００をブロックフォーマットで示す。システム３００は、システム３００が複数のパワーＩＣ３０６および複数の負荷３２０−３２１を含むことを除いて、システム２００と実質的に同一のシステム素子（すなわち、デジタルバス１０１およびコントローラ１０２）を含む。システム３００の動作は、システム１００および２００について上述したもとの実質的に同一であり、従って、繰り返されない。対照的に、システム３００は、マルチ出力／マルチ負荷のパワーレギュレーションシステムを表示する。例えば、（パワーＩＣ１およびパワーＩＣ２とラベル付けされた）パワーＩＣ３０６が（負荷１とラベル付けされた）単一の負荷３２０および出力フィルタ容量３２６に結合され、（パワーＩＣ Ｎとラベル付けされた）パワーＩＣ３０６が（負荷Ｎとラベル付けされた）第２の負荷３２１および出力フィルタ容量３２５に結合される。この意味において、負荷３２０は、２つのパワーＩＣ（Ｖｏｕｔ１）から組み合わされた電圧である電圧入力を受ける。コントローラ１０２は、独立して、複数の負荷に対する電圧入力の動作を管理する。任意の数のパワーＩＣは、調整電圧を１以上の負荷に提供するように一緒に結合され得ることが理解される。例えば、負荷３２０は、２つのパワーＩＣから入力を受けることが示されるが、これを全く限定するものではない。
【００２４】
図４は、本発明の１つの実施形態によるパワーＩＣ４０６をブロックフォーマットで示す。パワーＩＣ４０６は、パワーＩＣ２０６、３０６等の本発明のパワーレギュレーションシステムにおいて、適切に実現され得、１つの好適な実施形態の単なる例示である。パワーＩＣ４０６の一般的な機能は、パワーＩＣ２０６および３０６について上述されており、従って、再び完全に繰り返さないが、パワーＩＣ４０６を含む主な個々のコンポーネントの機能は以下に説明される。
【００２５】
パワーＩＣ４０６は、一般に、ＩＣへの適切な接続およびＩＣからの適切な接続を容易にする複数のピンを有する集積回路（ＩＣ）を含む。例えば、パワーＩＣ４０６は、集積された、Ｐチャネルの高位側（Ｐ−ｃｈａｎｎｅｌ ｈｉｇｈ ｓｉｄｅ）のスイッチ４４８およびドライバ４４４ならびに低位側のゲートドライバ４４４を含み得る。外部Ｎ−ＦＥＴおよび出力インダクタ（例えば、インダクタ２１０）と関連して用いられる場合、パワーＩＣ４０６はバックパワーステージを形成する。パワーＩＣ４０６は、ＶＲＭ（電圧レギュレータモジュール）用途で一般に用いられる低電圧パワー変換（例えば、１２ボルトから約１．８ボルト以下）のために最適化される。パワーＩＣ４０６の本実施形態は、マイクロプロセッサパワー適用については特に有用である。パワーＩＣ４０６は、電圧感知ブロック４２９、コマンドインターフェース４３０、電流Ａ／Ｄ４３８、非オーバーラップ回路４４０、ゲートドライバ４４４、スイッチング素子４４８および電流リミッタ４５０を含む。さらに、パワーＩＣ４０６は、電流感知４４９、ゼロ電流検出器４４２および／または内部保護機構（ｆｅａｔｕｒｅ）（熱センサ４３６など）および以下で説明される様々な他の機構を含み得る。
【００２６】
コントローラ１０２はシステム内のそれぞれのパワーＩＣおよびシステム自体を効率良く動作させ、管理する「システムコントローラ」とされ得る一方で、コマンドインターフェース４３０は、「パワーＩＣコントローラ」として機能する回路およびその類似物を含む。すなわち、コマンドインターフェース４３０は、「オン−チップ」機構としてコントローラ１０２の制御機能の部分を含み得る。
【００２７】
コマンドインターフェース４３０は、パワーＩＣ４０６へのルーティング信号およびパワーＩＣ４０６からのルーティング信号に適切なインターフェースを提供する。パワーＩＣ４０６の大抵のコンポーネントについて、個々のコンポーネントからの情報は、コマンドインターフェース４３０を通じてコントローラにルーティングされる。コントローラに提供される情報は、コンポーネントまたはシステムの故障検出、コンポーネントまたはシステムの更新およびコントローラによって用いられ得る任意の他の適切な情報を含み得る。好適には、パワーＩＣ４０６は、コントローラによってポーリングされるコマンドインターフェース４３０内の故障レジスタを含む。コマンドインターフェース４３０はまた、必要とされる場合、パワーＩＣ４０６の個々のコンポーネントに配信される情報をコントローラから受信する。
【００２８】
一般に、コマンドインターフェース４３０は、シリアルバスインターフェースを含む。シリアルバスは、好適には、データを書き込むタイプであり、システムユーザによってプログラムされ得る。例えば、それぞれのパワーＩＣは、対応する負荷に必要とされる場合、所定の電圧出力レベルに設定され得る。さらに、ユーザは、出力電圧に絶対値ウインドウ（ａｂｓｏｌｕｔｅ ｗｉｎｄｏｗ）を設定し得る。次いで、所定の設定情報は、「コマンド」または設定レベルをパワーＩＣの様々な他のコンポーネントに送信するために、コマンドインターフェース４３０によって用いられ得る。例えば、所定の出力電圧レベル（または等価なシミュレーション）は、比較レベルを構成するために、コマンドインターフェース４３０から電圧感知ブロック４２９に提供され得る（電圧感知ブロックおよびそのコンポーネントの機能が下記により詳細に説明される）。コマンドインターフェース４３０はまた、「トリップポイント」を設定するための情報を電流リミッタ４５０および随意の温度センサ４３６に提供し得る。様々な他のシステムコンポーネントはまた、コマンド、情報、設定レベル等をコマンドインターフェース４３０から受信し得る。
【００２９】
本発明のパワーレギュレーションシステムは、パワーコンバータ内において、出力電圧を調整し、電流を管理するために、様々なフィードバックループを利用する。例えば、電圧感知ブロック４２９は、過渡フィードバックループを形成するために適切に構成される。特に、負荷からの電圧感知リード線が、負荷に供給される入力電圧とフィードバックループを提供する。フィードバックループ内のコンポーネントまたは電圧感知ブロック４２９は、感知された電圧と、コマンドインターフェース４３０および／またはコントローラに報告される所望の「設定」電圧との間の比較等を実行する。電圧感知ブロック４２９は、概して、電圧Ａ／Ｄ４３４およびウインドウコンパレータ４３２を含む。一般に、電圧Ａ／Ｄ４３４は、設定電圧と入力電圧との間のデジタル差分をコントローラに通信し、ウインドウコンパレータ４３２は、入力電圧が設定電圧から（あまりにも高く、または低く）変動しているかどうかをコントローラに通信する。
【００３０】
電圧Ａ／Ｄ４３４は、産業上で周知である電圧アナログ−デジタル（Ａ／Ｄ）構成を生じさせるために、一緒に結合された様々な電子コンポーネントを含み得る。電圧Ａ／Ｄ４３４は、所定の基準電圧（図示せず）、負荷に（負荷からの感知リード線を介して）供給された入力電圧のサンプルまたはその等価物、および、コマンドインターフェース４３０からの所定の「設定」電圧または所望の出力電圧を受信する。電圧Ａ／Ｄ４３４は、負荷電圧を設定電圧を比較し、２つの電圧の間の絶対的な差分（すなわち、正または負）がある場合には、この差分のデジタル表現を生成するように構成される。差分は、次いで、デジタルバス１０１を介して、コントローラへ送信される。示されるように、コントローラへの送信は、ダイレクトライン（ｄｉｒｅｃｔ ｌｉｎｅ）またはピン接続であるが、必要とされる場合、送信がコマンドインターフェースを通じて適切にルーティングされ得る。コントローラは、負荷への入力電圧が受容可能な範囲内であるか否かを判定し、この入力電圧が受容可能な範囲内でない場合、設定電圧を調節するためにコマンドをパワーＩＣ（例えば、コマンドインターフェース４３０）に送信し得る。示されていないが、負荷から感知された電圧は、正および負で感知された電圧として表示され得ることが理解されるべきである。さらに、感知された電圧は、パワーＩＣの受ける前にフィルタリングされ得る。
【００３１】
ウインドウコンパレータ４３２は、好適には、電子産業において一般に利用可能である、高速低オフセットコンパレータ構成を含む。ウインドウコンパレータ４３２はまた、電圧Ａ／Ｄ４３４について説明されたのと同様の態様にて感知電圧を負荷から受け得、設定電圧を、電圧Ａ／Ｄ４３４から、または、交互に、コマンドインターフェース４３０から直接受け取り得る。ウインドウコンパレータ４３２は、２つの受信された電圧を比較し、信号ＡＲＴＨ（アクティブ過渡応答ハイ）をコントローラに送信し「ハイ（ｈｉｇｈ）」または「ロー（ｌｏｗ）」と感知された電圧を示す。例えば、感知された電圧または負荷電圧が設定電圧より低い場合、ウインドウコンパレータ４３２は、ＡＲＴＨをコントローラに送信し得、類似の態様で、感知された電圧が設定電圧より高い場合、ウインドウコンパレータ４３２はＡＴＲＬ（アクティブ過渡応答ロー）をコントローラに送信し得る。前述されたように、設定電圧は、特定の用途の所望の精度に依存してウインドウコンパレータによって考慮され得るか、考慮され得ない絶対値ウインドウを含み得る。コントローラは、ウインドウコンパレータ４３２から適切にフラッシュ信号（ｆｌａｓｈ ｓｉｇｎａｌ）を受け、そして受信されたデジタル電圧および電流情報のいずれかのみか、または、これらの組み合わせで、コントローラは、負荷電圧、設定電圧または出力電圧の精密な制御を調整するのに必要とされる他のシステムコンポーネントを調節し得る。
【００３２】
電流Ａ／Ｄ４３８は、産業上で公知である電流アナログ−デジタル（Ａ／Ｄ）構成を生じさせるように一緒に結合される様々な電子コンポーネントを含み得る。電流Ａ／Ｄ４３８は、ソース電圧（ＶＩＮ）の微小な部分（例えば、１／１０，０００）を受け、そしてそのピークでの電圧をサンプリングする。電流Ａ／Ｄ４３８は、サンプリングされた電圧をデジタルフォーマットに変換し、データをコントローラに送信する。コントローラは、２つのチャネル間の電流平衡を維持するためにサンプリングされたチャネルの電流レベルを決定し得る。
【００３３】
電流リミッタ４５０は、比較構造および機能を生じさせるように一緒に結合された電子コンポーネントを有する別のコンパレータブロックを実質的に含む。一般に、電流リミッタ４５０はまた、ソースから微小電流を受け取り、ソース電圧と基準電圧との間の電流レベルを比較する。（ピークチャネル電流の設定パーセンテージを含み得る）閾値レベルにて、電流リミッタ４５０は、効率良く「高位側（ｈｉｇｈ ｓｉｄｅ）」ドライバをオフにするモードゲートロジック４４４に信号を送信する。電流情報は、コマンドインターフェース４３０を介してデジタル的に通過される。コントローラは、全てまたはほんの僅かなチャネルが所定の故障ポーリングサイクルを横切る電流限界にあったか否かを算定し得る。孤立した、単一チャネルの電流限界イベントが無視され得るが、電流限界が多数の連続した故障ポーリングサイクルの間に検出される場合、コントローラは、このチャネルに対してＰＷＭを中断し、システムを再びフェーズ化し得る。コントローラが、システム内のパワーＩＣの全てまたは実質的に全てが電流限界にあることを検出する場合、システムは、ＯＦＦ状態に送られ得る。
【００３４】
ゲートドライブ４４４は、パワーＩＣ４０６を駆動するシステムレベルロジック（ハイまたはローのいずれか）を含む。例えば、一対のドライバ増幅器または任意の適切なゲインデバイスが含まれ得る。
【００３５】
スイッチング素子４４８は、出力インダクタを入力ソースまたはグラウンドに結合するゲートドライブ４４４からの信号を受信する。この意味において、スイッチング素子４４８は、スイッチング機能を実行し得る任意の適切な電気デバイス（例えば、バイポーラトランジスタ（ＢＪＴ）、電界効果トランジスタ（ＦＥＴ）、金属酸化物半導体（ＭＯＳ、ＮまたはＰのいずれか）など）を含み得る。
【００３６】
非オーバーラップ回路４４０は、モードゲートロジック４４４の高位側ドライバおよび低位側ドライバが同時に電流を導通させることを防ぎ、ロジックゲートおよび／または電圧コンパレータを含み得る。示されていないが、非オーバーラップ回路４４０は、種々の動作モードを実現するために利用され得る高位側信号（例えば、ＰＷＭ）および低位側信号を受信し得ることを理解すべきである。前述のように、システムは、それが実質的に任意の所望される動作制御モードで動作し得る点で比類なく多目的である。各動作モードは、それぞれの負荷要求に依存する出力電圧の制御に利点を有する。例えば、１つの実施形態において、本発明のパワーレギュレーションシステムは、負荷電流に関わらず連続導通の外部同期パワーＦＥＴとともに連続導通モード（ＣＣＭ）で動作し得る。すなわち、負電流は、軽負荷の間、主インダクタ内を流れることが可能とされ得る。この実施形態において、標準ＰＷＭ制御は、非オーバーラップ回路４４０への入力を介して実行され得る。別の実施形態において、システムは、電流がゼロに達した場合に遮断される外部同期パワーＦＥＴとともに不連続導通モード（ＤＣＭ）で動作し得る。すなわち、負電流は、軽負荷の間、主インダクタを流れることが可能とされ得ない。コントローラは、ＺＤＣ信号に応答して低位側スイッチのＯＦＦ時間を制御する。
【００３７】
１つの実施形態において、本発明のパワーレギュレーションシステムは、電流感知機構４４９を含む。電流感知４４９は、オペアンプに電流レベルをミラー化することによってその電流レベルを検出する。入力電流レベルを同定することは、さらなる故障の防止、パワーレギュレーションのモニタリングの補助、およびシステムに対する他の利点を提供し得る。この利点は、２００１年１０月＿日に出願された「Ｓｙｓｔｅｍ ａｎｄ Ｍｅｔｈｏｄ ｆｏｒ Ｃｕｒｒｅｎｔ Ｓｅｎｓｉｎｇ」と題する米国特許出願第＿＿号（その内容は本明細書中で参考として援用される）を参照することにより非常に良く理解され得る。
【００３８】
別の実施形態において、本発明のパワーレギュレーションシステムは、ゼロ電流検出回路（ＺＣＤ）４４２を含む。ＺＣＤ４４２は、スイッチング素子４４８がローであるか、または効果的にグラウンドに切換えられる時点を検出する。この意味において、実質的なゼロ電流が検出される場合、システムの動作は、（例えば、高ＲＭＳ電流に起因する）非効率性が最小になるように変えられ得る。ＺＣＤ４４２は、デジタルバス１０１を介して、ゼロ電流状態の通知を直接コントローラに送信し得るか、あるいは、コントローラへのレポーティングのためのコマンドインターフェース４３０に通知を供給し得る。適切なゼロ電流検出の詳細な動作、構造および機能は、２００１年１０月＿日に出願された「Ｓｙｓｔｅｍ Ａｎｄ Ｍｅｔｈｏｄ Ｆｏｒ Ｄｅｔｅｃｔｉｏｎ Ｏｆ Ｚｅｒｏ Ｃｕｒｒｅｎｔ Ｃｏｎｄｉｔｉｏｎ」と題する米国特許出願第＿＿号（その内容は本明細書中で参考として援用される）を参照することで非常に良く理解され得る。
【００３９】
さらなる別の実施形態において、本発明のパワーレギュレーションシステムは、１以上の内部保護機構を含む。１つの特定の実施形態において、パワーＩＣ４０６は、温度センサ４３６を含む。温度センサ４３６は、集積半導体電流変調センサ（ｉｎｔｅｇｒａｔｅｄ ｓｏｌｉｄ ｓｔａｔｅ ｃｕｒｒｅｎｔ ｍｏｄｕｌａｔｉｎｇ ｓｅｎｓｏｒ）またはサーミスタであるが、これらに限定されない。温度センサ４３６は、パワーＩＣ４０６の温度をモニタリングし、周期的に、コマンドインターフェース４３０に温度示度（ｔｅｍｐｅｒａｔｕｒｅ ｒｅａｄｉｎｇ）をレポーティングする。前述のように、コマンドインターフェース４３０は、好適には、温度トリップレベル（ｔｒｉｐ ｌｅｖｅｌ）、高位境界および低位境界を設定し、センサ４３６から受けた示度が境界の外側であるかどうかを決定する。ＩＣの温度が所定の「安全」温度（一般的には、電気回路、機能などに障害を引き起こし得る温度より僅かに上または下のレベルとして決定される（例えば、約１４５℃〜２０５℃））より上または下である場合、コマンドインターフェース４３０は、コントローラに通知し、ある状況では、コントローラは、そのチャネルに対するＰＷＭを中断し、システムを再フェーズ化し得る。
【００４０】
別の特定の実施形態において、パワーＩＣ４０６内の別の内部保護機構は、電圧不足／電圧過剰（ＵＶ／ＯＶ）保護機構（図示せず）である。入力電圧保護コンパレータは、正常な温度境界および安定性境界の外側でシステムが動作しないように各パワーＩＣ内に存在し得る。コンパレータは、入力コンデンサ（図示せず）を横切るＶＲＭへの電圧を感知し、そして入力電圧がトリガレベルの外側にある場合、コントローラはシステムを停止させ得る。
【００４１】
なお別の実施形態において、出力ＵＶ／ＯＶ保護は、本発明のパワーレギュレーションシステムに含まれ得る（図示せず）。システム内のパワーＩＣの１つが、ＵＶ／ＯＶ保護に割り当てられ得、適切には、この目的のためのコンパレータを含み得る。コンパレータは出力電圧を感知して、電圧が受けている負荷の安全な動作範囲内にあることを確実にする。コントローラは、コマンドインターフェース４３０を通じて状態を検出し、ＯＦＦ状態をシステムに送信し得る。
【００４２】
さらに別の実施形態において、本発明のパワーレギュレーションシステムは、負荷の電源投入電圧の立上がりを調整するためのソフトスタート機構を含む。電源投入時に、システムは、静止状態からオン状態に急速にチャージし、その結果、システムは、必要な負荷電流を設定電圧レベルで提供し得る。ソフトスタート機構は、初期電源投入期間の偽の故障および／または障害を防ぐさらに別の内部保護機構を提供する。
【００４３】
前述の図面を組み合わせて参照して、コントローラ１０２は、システム内のパワーＩＣの識別コード（ＩＤ）およびフェーズ割り当てを調整する。コントローラは、ＰＷＭ入力およびＺＤＣ出力を使用して、ＩＤ割り当てシーケンスを調整し得る。コントローラは、電源投入リセット後、全てのパワーＩＣがＺＣＤハイ（ｈｉｇｈ）を発するための内部制限時間（例えば、１ｍｓ）を設定することにより、システム内の利用可能なパワーＩＣの数を探知する。ＺＣＤピン上のアクティブハイは、パワーＩＣが、システム内で、アドレスを受容しそしてカウントされる準備ができていることを示す。コントローラは、パワーＩＣを「ＩＤ獲得」モードに設定することによって応答し、ＰＷＭ入力をパワーＩＣハイに引き上げる。ＩＤがパワーＩＣに送られ、コマンドインターフェースを通じて確証される。有効なＩＤの受領後、ＰＷＭがローにアサートされ、パワーＩＣが能動動作（ａｃｔｉｖｅ ｏｐｅｒａｔｉｏｎ）の用意ができる。パワーＩＣは、ＶＣＣ付きかまたはＶＣＣなしでＩＤを割り当てられるが、後者の場合、電圧不足故障が登録され得る。好適には、コントローラは、パワーＩＣがカウントされＩＤを割り当てられ、そしてシステム内の故障レジスタがチェックされるまでＰＷＭ信号をシステムにアサートしない。
【００４４】
さらに、コントローラ１０２は、好適には、故障の間、損傷したパワーＩＣの除去および動作可能なパワーＩＣの再フェーズ化を管理する。このようにして、コントローラ１０２は、故障を認識し、システムから個別のパワーＩＣを除去するか、あるいは、システムを遮断する決定をする。
【００４５】
コントローラ１０２は、パワーＩＣ同定を支援してシステムを拡張可能にし、そしてアドレス指定が、特定の失敗（ｆａｉｌｕｒｅ）モードについてチャネルドロッピング（ｃｈａｎｎｅｌ ｄｒｏｐｐｉｎｇ）および再フェーズ化を可能にする。１つの特定の実施形態において、システム内の各パワーＩＣのアドレスは、コマンドインターフェース４３０を通じて適切に通信される。コントローラは、利用可能な数を使用して、パワーＩＣチャネル間の相対的フェーズ関係を決定する。
【００４６】
図４に示されていないが、種々の他のコンポーネントが適切には含まれ得、そして電気デバイスの一般構造として当業者によって認識され得ることを理解すべきである。例えば、クリーンクロック（ｃｌｅａｎ ｃｌｏｃｋ）は、コマンドインターフェース４３０で受信され得、変換開始信号が、電圧Ａ／Ｄ４３４で受信されてＡ／Ｄを開始し得、（例えば、オフチップ水晶発振子によって生成される）クロックは、電気チップ構成に共通であるように、チップ上のピンで受信され得る。
【００４７】
図５は、本発明のなお別の実施形態に従うパワーレギュレーションシステム５００をブロックフォーマットで示す。システム５００は、バックプレーン５０１と、マイクロプロセッサ５０２と、複数のパワーブロック５０６と、出力フィルタ容量２２５と、複数の周辺装置５２０、５２１とを備える。本発明の本実施形態（および種々の他の実施形態）は、マルチモードの動作に適応するように構成され、これにより、有利なことに、システムが、個々の負荷の要求に適するよう動作モードを最適化することが可能になる。本発明は、特に、パワー高電流低電圧負荷（例えば、マイクロプロセッサ）に特に適切であり得、したがって本実施形態はその文脈で簡便に記載され得る。これは１つの特定の実施形態に過ぎず、本発明の範囲についての制限であることを意図していないことを理解すべきである。さらに、前述の実施形態は、適切には、以下の素子のいくつかまたは全てを備え得る。特に、前述の実施形態は、マイクロプロセッサ負荷を含み得る。
【００４８】
バックプレーン５０１は、好適には、マイクロプロセッサ５０２と、パワーブロック５０６と、周辺デバイス５２０、５２１との間のデータ伝送を促進する多機能デジタルバックプレーン（例えば、光学バックプレーンなど）である。例えば、電圧レギュレーション制御アルゴリズムは、バックプレーン５０１を介して、マイクロプロセッサから、各パワーブロック５０６内の任意のまたは全てのパワーＩＣへ転送され得る。パワーは、パワーブロック５０６を通じて、マイクロプロセッサ５０２および周辺機器５２０、５２１へ転送される。
【００４９】
マイクロプロセッサ５０２は、コントローラ１０２と同様であり得るが、この特定の実施態様は、マイクロプロセッサコントローラに特に適切である。例えば、マイクロプロセッサは、それ自体、システムの負荷であり得、したがってそれ自体の動作の際にフィードバックを提供し得る。このようにして、マイクロプロセッサは種々の他のシステムコンポーネント（例えば、パワーＩＣ、周辺機器、他の負荷）から入力およびそれ自体のプロセスに関するデータを受信する。マイクロプロセッサ内の適切なアルゴリズムは、受信データをコンパイル、ソート、および計算してシステム全体の「状態」を決定するためにプログラムされ得る。例えば、高負荷、高電流または種々の他の状況の前期間の間、マイクロプロセッサは、「警告」信号または前駆データを分析することによって、来るべき状況を適切に予見および予測し得る。この意味で、マイクロプロセッサは、必要に応じて、パワーレギュレーションシステムを予測制御モードに設定し得る。
【００５０】
パワーブロック５０６は、前述のパワーブロック１０４、パワーＩＣ２０６、３０６および４０６と構造および機能が同様である。もちろん、この特定の実施態様において、パワーＩＣは、バックプレーン５０１および／またはデジタルバス１０１を介して、データを送信および受信し得る。
【００５１】
周辺機器５２０、５２１は、パワーレギュレーションシステムに結合される電気機器に対する内部もしくは外部インターフェースであり得る。例えば、モニタ、プリンタ、スピーカ、ネットワーク、および他の機器に対するインターフェースは、バックプレーン５０１を介してシステムに結合され得る。
【００５２】
本明細書中に示され記載された特定の実施は、本発明の種々の実施形態（ベストモードを含む）の例示であり、いかなる方法でも本発明の範囲を制限することを意図されていないことを理解すべきである。確かに、簡潔化のために、信号処理、データ伝送、信号伝達、およびネットワーク制御のための従来技術ならびにシステム（およびシステムの個々の動作コンポーネントのコンポーネント）の他の機能的局面は、本明細書中で詳細には記載していない。さらに、本明細書に含まれる種々の図面に示された結線は、種々の素子間の例示的な機能的関係および／または物理的結合を示すことを意図されたものである。多くの代わりのもしくは別の機能的関係または物理的結合が、実際の通信システムには存在し得ることに注意すべきである。
【００５３】
本発明は、例示的な実施形態を参照しながら上記のように記載されているが、本開示を読んだ当業者は、本発明の範囲から逸脱することなく、実施形態に対して変更および改変がなされ得ることを理解する。例えば、本発明は、１以上の負荷に対してパワーレギュレーションを管理／制御するための単一コントローラを備えると記載されている。しかし、１より多いコントローラが、システムの特定の要件および制限に依存して、システム内の複数の負荷を管理／制御するために使用され得ることを認識すべきである。これらおよび他の変更または改変は、特許請求の範囲に示される本発明の範囲内に含まれと意図されている。
【図面の簡単な説明】
【図１】 図１は、本発明の種々の実施形態に従うパワーレギュレーションシステムをブロックフォーマットで示す。
【図２】 図２は、本発明の種々の実施形態に従うパワーレギュレーションシステムをブロックフォーマットで示す。
【図３】 図３は、本発明の種々の実施形態に従うパワーレギュレーションシステムをブロックフォーマットで示す。
【図４】 図４は、本発明のパワーレギュレーションシステムにおける使用のための例示的な電力ＩＣをブロックフォーマットで示す。
【図５】 図５は、本発明のさらに別の実施形態に従うパワーレギュレーションシステムをブロックフォーマットで示す。
（本発明の分野）
本発明は、一般に、パワーレギュレーションシステムに関し、特に、高度にフェーズ化されたパワーレギュレーションシステム（ｈｉｇｈｌｙ ｐｈａｓｅｄ ｒｅｇｕｌａｔｉｏｎ ｓｙｓｔｅｍ）に関し、さらに詳細には、高度にフェーズ化されたパワーレギュレーションシステムのための改良された制御システムに関する。
【０００２】
（本発明の背景）
スイッチングパワーコンバータ（ＳＰＣ）は、負荷に対して入力電圧を調整するように用いられる。しばしば、電圧は、初めは、特定の負荷（例えば、高電圧ＡＣ（ｈｉｇｈ ＡＣ））に適切でなく、負荷に印加する前に、低下させ（すなわち、より低い電圧に）、そして／または変換（すなわち、ＡＣ／ＤＣ整流電圧）されなければならない。一般に、従来のＳＰＣシステムは、負荷への電圧レギュレーションを適切に提供するが、欠点がある。
【０００３】
伝統的なコンバータ制御法は、代表的には、１または２の動作モードに固定されている（例えば、パルス幅変調（ＰＷＭ）、一定ＯＮ時間可変周波数（ｃｏｎｓｔａｎｔ ＯＮ ｔｉｍｅ ｖａｒｉａｂｌｅ ｆｒｅｑｕｅｎｃｙ）、一定ＯＮまたはＯＦＦ時間および可変周波数、同時位相（ｓｉｍｕｌｔａｎｅｏｕｓ ｐｈａｓｅｓ）ＯＮ、および同時位相ＯＦＦ）。特定の負荷要求に依存して、別モードよりもあるモードを使用することは、出力電圧の制御を改善させ得る。従って、単一動作モードコンバータは、代表的には、複雑な負荷要件（ｌｏａｄ ｒｅｑｕｉｒｅｍｅｎｔ）または動的な負荷要件へのパワー伝達を効率的に提供できない。
【０００４】
１より多くの負荷をパワーレギュレーションシステムに結合することは一般的である。これらのマルチ負荷／マルチ出力構成において、ＳＰＣは、伝統的に、出力のそれぞれに別個のコントローラまたは後続にレギュレータを有したトランスを必要とした。それぞれの制御ユニットは、補償素子および支援コンポーネントを必要とするが、このことはコンバータのパーツ数を実質的に増加させる。さらに、マルチ出力システムにおいては、マルチフェーズ化出力（ｍｕｌｔｉ−ｐｈａｓｅｄ ｏｕｔｐｕｔ）を生成するための時間同期化を含むことが望まれることが多い。これらの複雑なシステムは、一般に、伝統的な純粋アナログコンバータシステムが適切に管理できない正確な管理および制御を必要とする。トランスはマルチ出力パワー変換でいくらかの成功を示したが、これらのシステムは、代表的には、なおも複数のコントローラを必要とする。
【０００５】
ますます複雑なパワーレギュレーショントポロジの出現に伴い、スイッチング素子（すなわち、同期整流器）のより正確な制御およびより良好な制御方法が試みられた。パワーコンバータ制御（特にマルチフェーズ設計において）のためのデジタル技術が正確さを向上させ得、システムのパーツ数を減少させ得る。デジタル制御もまた、同じパワーシステムの異なる適用（例えば、プログラム可能なフィードバック制御）において向上され得る。
【０００６】
マイクロプロセッサの負荷は、電流が非常に変動し、一般に、高ｄｉ／ｄｔの負荷過渡電流を必要とする。このような適用のために、パワー変換システムは、負荷要求に対して補正するために、電流または電圧の垂下を感知できなければならない。負荷の電流感知は困難であり、代表的には、嵩張り、損失の多い、不正確な方法を必要とする。電圧感知は、負荷内で電流が遅延するという短所を有する。両方法における遅延は、ＳＰＣの不正確な応答に至り得る。
【０００７】
したがって、改良されたパワーレギュレーションシステムが必要とされる。特に、１以上の負荷にわたるマルチモード能力を有する高度にフェーズ化されたパワーレギュレーションシステムが望まれる。さらに詳細には、改良された制御特性を有する、多目的で融通の利くパワー変換およびレギュレーションシステムが望まれる。
【０００８】
（本発明の要旨）
本発明は、上記の問題を克服し、改良されたパワーレギュレーションシステムを提供する。特に、本発明は、改良された制御特性を有するパワーレギュレーションシステム（パワーコンバータ）を提供する。さらに詳細には、本発明のシステムおよび方法は、単一制御ユニットからの１以上の出力の独立制御を可能にする。
【０００９】
本発明のパワーレギュレーションシステムは、マルチフェーズ構成の複数のパワー変換ブロック、コントローラ、およびそれらの間に連結された通信チャネルを備える。デジタル情報は、コントローラにて、パワーブロックから受信され、そしてそれに応じてコマンドが送信される。このようにして、コントローラは、来るべき条件を予知および予測し得、従って、システムを予測モードに「設定」し得る。
【００１０】
本発明の１つの特定の実施形態において、マイクロプロセッサは、複数のパワーＩＣからデジタル情報を受信し、それらのパワーＩＣのうちの少なくとも１つから変換パワーを受ける。このようにして、マイクロプロセッサは、自体の動作の際にフィードバックを受信することが可能であり、従ってシステムを調整することが可能である。
【００１１】
本発明のこれらおよび他の特徴、局面および利点は、以下の説明、特許請求の範囲および添付図面を参照すると、より理解される。
【００１２】
（詳細な説明）
本発明は、改良されたパワーレギュレーションシステムまたはパワー変換システムに関する。本明細書中に開示されたパワーコンバータは、簡便のため、シングルフェーズまたはマルチフェーズのバックコンバータシステムに間して記載されるが、任意の基本的なスイッチングパワーコンバータ（ＳＰＣ）またはレギュレータトポロジ（例えば、バック、ブースト、バックブーストおよびフライバック）が用いられ得ることは当業者により理解されるはずである。
【００１３】
図１は、本発明の１つの実施形態に従う、パワーレギュレーションシステム１００を、簡素化したブロックフォーマットで示す。システム１００は、デジタル通信バス１０１、コントローラ１０２、および複数のパワーブロック１０４を備える。システム１００は、任意の基本的なＳＰＣトポロジで実現され得る。好適な実施形態において、システム１００は、入力源電圧（Ｖｉｎ）を受け、その所望の電圧を所望の数の出力（各出力は所望の電圧）に、高効率で信頼性の高い様式で変換する。
【００１４】
システム１００は、多くのフェーズ（すなわち、「Ｎ」数のフェーズ）に拡張可能であり、このことは多くの異なる負荷レベルおよび電圧変換比を可能にする。示されるように、システム１００は、「Ｎ」数（コントローラの能力によってのみ限定され得る）のパワーブロック１０４を備える。例えば、ある特定の実施形態において、システム１００は８個のシングルフェーズコンバータ（「ブロック」または「チャネル」）を備えるように構成される。あるいは、別の実施形態において、システム１００は、１つの８フェーズコンバータを備えるように構成される。
【００１５】
コントローラ１０２は、デジタルバス１０１または等価物を介して、情報を受信し、パワーブロック１０４にこの情報を送信する。一般に、コントローラとパワーブロックとの間で通信される情報は、システムがパワーブロックの任意の所定の負荷に対して出力電圧を正確に調整することを可能にする。このようにして、コントローラ１０２は複数の電圧出力を独立して制御する。この機能は、以下の説明および添付された図面にさらに詳細に説明される。
【００１６】
図２は、本発明の１つの実施形態に従うパワーレギュレーションシステム２００をブロックフォーマットで示す。システム２００は、デジタルバス１０１、コントローラ１０２、複数のパワーＩＣ２０６、複数の出力インダクタ２１０、出力フィルタ容量２２５および負荷２２０を備える。システム２００は、マルチフェーズバックコンバータシステムとして構成されるが、上述のように、システム２００は、任意の基本的なスイッチングパワーコンバータ（ＳＰＣ）トポロジとして構成され得る。
【００１７】
システム２００は、単一電圧（Ｖｏｕｔ）を負荷２２０に出力するように適切に構成される。このように、システム２００は単一出力／単一負荷システムと考え得る。従って、本発明の詳細な議論は、非常に一般的なトポロジ（すなわち、単一出力／単一負荷）から始めるが、図２および付随する説明は本発明の１つの実施形態に限定することを意図されておらず、むしろ単なる例示に過ぎないことを認識するべきである。このように、各パワーＩＣ２０６は、所定の電圧に従って負荷２２０に出力を提供するように構成される。
【００１８】
一般に、パワーＩＣ２０６は、コントローラ１０２によって生成される制御信号に基づいて、ソース電圧と接地電位（示さず）との間にインダクタ２１０に交互に結合するように構成される。過渡的な負荷事象の間、任意の数の出力インダクタ２１０は、負荷によって必要とされるのであれば、電圧ソースまたは接地電位のいずれかに同時に結合され得る。さらに、インダクタ２１０のインダクタンスは、入力および出力の要件に依存して変化し得る。容量２２５は、負荷過渡事象の間、インダクタ電流のＤＣフィルタリングを提供し、さらに電荷ウェルとして機能し得る。
【００１９】
通常動作の間、それぞれのパワーＩＣ２０６は、好ましくは、負荷への出力リップル電圧を最小化するように等しくフェーズ化される。パワーＩＣ２０６は、デジタル情報を、パワーＩＣ２０６の間および／またはコントローラとの間で共有し、その結果、それぞれのフェーズが、個々の負荷電流の等分を共有する。それぞれのパワーＩＣ２０６はスタンドアローン型フェーズとして例示されるが、それぞれのパワーＩＣは任意の適切な数の個別のフェーズとして実現され得る。パワーＩＣ２０６の構造上および機能上の局面は、以下に、図４により詳細に説明される。
【００２０】
パワーレギュレーションシステムの入力／出力特性に関する情報は、適切なフィードバックループにおいて、様々なシステム素子からコントローラ１０２に送信され得る。例えば、コントローラ１０２は、好適には、各パワーＩＣ２０６から、動作モード、出力電圧および出力電流に関するデジタル情報を受信する。次に、コントローラ１０２は、各パワーＩＣ２０６へ、スイッチ状態情報（例えば、パルス幅および周波数情報）を送信し、例えば、負荷への定電圧を維持するために負荷の要求、電圧ソースおよび任意の環境変化を補償する。この意味において、コントローラ１０２は、デジタルシグナルプロセッサ（ＤＳＰ）、マイクロプロセッサまたは任意の適切な処理手段を備え得る。
【００２１】
好適には、コントローラ１０２は、システムの制御を容易にするための１以上のアルゴリズムを含む。上述されたように、パワーＩＣ２０６は、入力／出力情報をコントローラ１０２に送信するように適切に構成され、このアルゴリズムは、受信された情報に適切に適応する。すなわち、コントローラ１０２は、受信された情報に応答して制御アルゴリズムを変更し得る。制御機能が、アルゴリズム、ソフトウェアコードまたは類似物に格納され得るので、動作モードが、必要な場合（例えば、より速く過渡応答を得るために）、システムの動作中に連続して変化され得る。この態様において、コントローラ１０２は、調整された出力にて感知された過渡条件に効率良く応答するための回復アルゴリズムによってプログラムされ得る。例えば、ＡＲＴＨ（アクティブ過渡応答ハイ）およびＡＲＴＬ（アクティブ過渡応答ロー）モードにおいて、コントローラは、高位側または低位側のＦＥＴをオンに合わせるための命令を含む。この動作は、高いｄｉ／ｄｔ負荷要求（例えば、マイクロプロセッサ負荷）に応答するために、パワーステージを介して、短期間の高いｄｉ／ｄｔを提供する。それぞれのパワーＩＣ２０６は、パルス幅変調（ＰＷＭ）、一定ＯＮ時間可変周波数、一定ＯＮまたはＯＦＦ時間および可変周波数、同時位相ＯＮおよび同時位相ＯＦＦ等の任意の適切な制御モードで動作するように構成される。１つの特定の実施形態において、コントローラ１０２は、特定のシステムの予測的な制御を提供する１以上のアルゴリズムを含む。例えば、適切なアルゴリズムは、高い負荷、電流または同じ状況を含むサインを認識するか、または信号を受信するようにプログラムされる。次いで、コントローラは、予想された状況に最も良く適した動作モードにパワーレギュレーションシステムを設定できる。
【００２２】
本発明の１つの実施形態において、パワーＩＣの電流共有特性が含まれる。一般に、パワーＩＣが電圧源から実質的に等しくパワーを受け取り得るか、または変えられた電圧がそれぞれのパワーＩＣに供給され得る。それぞれのパワーＩＣからコントローラ（図示せず）までの電流フィードバックが含まれ得、同期化された共有ラインを形成して、ブロックまたはパワーＩＣ間の電流をバランス調整することを容易にする。
【００２３】
図３は、本発明の別の実施形態に従うパワーレギュレーションシステム３００をブロックフォーマットで示す。システム３００は、システム３００が複数のパワーＩＣ３０６および複数の負荷３２０−３２１を含むことを除いて、システム２００と実質的に同一のシステム素子（すなわち、デジタルバス１０１およびコントローラ１０２）を含む。システム３００の動作は、システム１００および２００について上述したもとの実質的に同一であり、従って、繰り返されない。対照的に、システム３００は、マルチ出力／マルチ負荷のパワーレギュレーションシステムを表示する。例えば、（パワーＩＣ１およびパワーＩＣ２とラベル付けされた）パワーＩＣ３０６が（負荷１とラベル付けされた）単一の負荷３２０および出力フィルタ容量３２６に結合され、（パワーＩＣ Ｎとラベル付けされた）パワーＩＣ３０６が（負荷Ｎとラベル付けされた）第２の負荷３２１および出力フィルタ容量３２５に結合される。この意味において、負荷３２０は、２つのパワーＩＣ（Ｖｏｕｔ１）から組み合わされた電圧である電圧入力を受ける。コントローラ１０２は、独立して、複数の負荷に対する電圧入力の動作を管理する。任意の数のパワーＩＣは、調整電圧を１以上の負荷に提供するように一緒に結合され得ることが理解される。例えば、負荷３２０は、２つのパワーＩＣから入力を受けることが示されるが、これを全く限定するものではない。
【００２４】
図４は、本発明の１つの実施形態によるパワーＩＣ４０６をブロックフォーマットで示す。パワーＩＣ４０６は、パワーＩＣ２０６、３０６等の本発明のパワーレギュレーションシステムにおいて、適切に実現され得、１つの好適な実施形態の単なる例示である。パワーＩＣ４０６の一般的な機能は、パワーＩＣ２０６および３０６について上述されており、従って、再び完全に繰り返さないが、パワーＩＣ４０６を含む主な個々のコンポーネントの機能は以下に説明される。
【００２５】
パワーＩＣ４０６は、一般に、ＩＣへの適切な接続およびＩＣからの適切な接続を容易にする複数のピンを有する集積回路（ＩＣ）を含む。例えば、パワーＩＣ４０６は、集積された、Ｐチャネルの高位側（Ｐ−ｃｈａｎｎｅｌ ｈｉｇｈ ｓｉｄｅ）のスイッチ４４８およびドライバ４４４ならびに低位側のゲートドライバ４４４を含み得る。外部Ｎ−ＦＥＴおよび出力インダクタ（例えば、インダクタ２１０）と関連して用いられる場合、パワーＩＣ４０６はバックパワーステージを形成する。パワーＩＣ４０６は、ＶＲＭ（電圧レギュレータモジュール）用途で一般に用いられる低電圧パワー変換（例えば、１２ボルトから約１．８ボルト以下）のために最適化される。パワーＩＣ４０６の本実施形態は、マイクロプロセッサパワー適用については特に有用である。パワーＩＣ４０６は、電圧感知ブロック４２９、コマンドインターフェース４３０、電流Ａ／Ｄ４３８、非オーバーラップ回路４４０、ゲートドライバ４４４、スイッチング素子４４８および電流リミッタ４５０を含む。さらに、パワーＩＣ４０６は、電流感知４４９、ゼロ電流検出器４４２および／または内部保護機構（ｆｅａｔｕｒｅ）（熱センサ４３６など）および以下で説明される様々な他の機構を含み得る。
【００２６】
コントローラ１０２はシステム内のそれぞれのパワーＩＣおよびシステム自体を効率良く動作させ、管理する「システムコントローラ」とされ得る一方で、コマンドインターフェース４３０は、「パワーＩＣコントローラ」として機能する回路およびその類似物を含む。すなわち、コマンドインターフェース４３０は、「オン−チップ」機構としてコントローラ１０２の制御機能の部分を含み得る。
【００２７】
コマンドインターフェース４３０は、パワーＩＣ４０６へのルーティング信号およびパワーＩＣ４０６からのルーティング信号に適切なインターフェースを提供する。パワーＩＣ４０６の大抵のコンポーネントについて、個々のコンポーネントからの情報は、コマンドインターフェース４３０を通じてコントローラにルーティングされる。コントローラに提供される情報は、コンポーネントまたはシステムの故障検出、コンポーネントまたはシステムの更新およびコントローラによって用いられ得る任意の他の適切な情報を含み得る。好適には、パワーＩＣ４０６は、コントローラによってポーリングされるコマンドインターフェース４３０内の故障レジスタを含む。コマンドインターフェース４３０はまた、必要とされる場合、パワーＩＣ４０６の個々のコンポーネントに配信される情報をコントローラから受信する。
【００２８】
一般に、コマンドインターフェース４３０は、シリアルバスインターフェースを含む。シリアルバスは、好適には、データを書き込むタイプであり、システムユーザによってプログラムされ得る。例えば、それぞれのパワーＩＣは、対応する負荷に必要とされる場合、所定の電圧出力レベルに設定され得る。さらに、ユーザは、出力電圧に絶対値ウインドウ（ａｂｓｏｌｕｔｅ ｗｉｎｄｏｗ）を設定し得る。次いで、所定の設定情報は、「コマンド」または設定レベルをパワーＩＣの様々な他のコンポーネントに送信するために、コマンドインターフェース４３０によって用いられ得る。例えば、所定の出力電圧レベル（または等価なシミュレーション）は、比較レベルを構成するために、コマンドインターフェース４３０から電圧感知ブロック４２９に提供され得る（電圧感知ブロックおよびそのコンポーネントの機能が下記により詳細に説明される）。コマンドインターフェース４３０はまた、「トリップポイント」を設定するための情報を電流リミッタ４５０および随意の温度センサ４３６に提供し得る。様々な他のシステムコンポーネントはまた、コマンド、情報、設定レベル等をコマンドインターフェース４３０から受信し得る。
【００２９】
本発明のパワーレギュレーションシステムは、パワーコンバータ内において、出力電圧を調整し、電流を管理するために、様々なフィードバックループを利用する。例えば、電圧感知ブロック４２９は、過渡フィードバックループを形成するために適切に構成される。特に、負荷からの電圧感知リード線が、負荷に供給される入力電圧とフィードバックループを提供する。フィードバックループ内のコンポーネントまたは電圧感知ブロック４２９は、感知された電圧と、コマンドインターフェース４３０および／またはコントローラに報告される所望の「設定」電圧との間の比較等を実行する。電圧感知ブロック４２９は、概して、電圧Ａ／Ｄ４３４およびウインドウコンパレータ４３２を含む。一般に、電圧Ａ／Ｄ４３４は、設定電圧と入力電圧との間のデジタル差分をコントローラに通信し、ウインドウコンパレータ４３２は、入力電圧が設定電圧から（あまりにも高く、または低く）変動しているかどうかをコントローラに通信する。
【００３０】
電圧Ａ／Ｄ４３４は、産業上で周知である電圧アナログ−デジタル（Ａ／Ｄ）構成を生じさせるために、一緒に結合された様々な電子コンポーネントを含み得る。電圧Ａ／Ｄ４３４は、所定の基準電圧（図示せず）、負荷に（負荷からの感知リード線を介して）供給された入力電圧のサンプルまたはその等価物、および、コマンドインターフェース４３０からの所定の「設定」電圧または所望の出力電圧を受信する。電圧Ａ／Ｄ４３４は、負荷電圧を設定電圧を比較し、２つの電圧の間の絶対的な差分（すなわち、正または負）がある場合には、この差分のデジタル表現を生成するように構成される。差分は、次いで、デジタルバス１０１を介して、コントローラへ送信される。示されるように、コントローラへの送信は、ダイレクトライン（ｄｉｒｅｃｔ ｌｉｎｅ）またはピン接続であるが、必要とされる場合、送信がコマンドインターフェースを通じて適切にルーティングされ得る。コントローラは、負荷への入力電圧が受容可能な範囲内であるか否かを判定し、この入力電圧が受容可能な範囲内でない場合、設定電圧を調節するためにコマンドをパワーＩＣ（例えば、コマンドインターフェース４３０）に送信し得る。示されていないが、負荷から感知された電圧は、正および負で感知された電圧として表示され得ることが理解されるべきである。さらに、感知された電圧は、パワーＩＣの受ける前にフィルタリングされ得る。
【００３１】
ウインドウコンパレータ４３２は、好適には、電子産業において一般に利用可能である、高速低オフセットコンパレータ構成を含む。ウインドウコンパレータ４３２はまた、電圧Ａ／Ｄ４３４について説明されたのと同様の態様にて感知電圧を負荷から受け得、設定電圧を、電圧Ａ／Ｄ４３４から、または、交互に、コマンドインターフェース４３０から直接受け取り得る。ウインドウコンパレータ４３２は、２つの受信された電圧を比較し、信号ＡＲＴＨ（アクティブ過渡応答ハイ）をコントローラに送信し「ハイ（ｈｉｇｈ）」または「ロー（ｌｏｗ）」と感知された電圧を示す。例えば、感知された電圧または負荷電圧が設定電圧より低い場合、ウインドウコンパレータ４３２は、ＡＲＴＨをコントローラに送信し得、類似の態様で、感知された電圧が設定電圧より高い場合、ウインドウコンパレータ４３２はＡＴＲＬ（アクティブ過渡応答ロー）をコントローラに送信し得る。前述されたように、設定電圧は、特定の用途の所望の精度に依存してウインドウコンパレータによって考慮され得るか、考慮され得ない絶対値ウインドウを含み得る。コントローラは、ウインドウコンパレータ４３２から適切にフラッシュ信号（ｆｌａｓｈ ｓｉｇｎａｌ）を受け、そして受信されたデジタル電圧および電流情報のいずれかのみか、または、これらの組み合わせで、コントローラは、負荷電圧、設定電圧または出力電圧の精密な制御を調整するのに必要とされる他のシステムコンポーネントを調節し得る。
【００３２】
電流Ａ／Ｄ４３８は、産業上で公知である電流アナログ−デジタル（Ａ／Ｄ）構成を生じさせるように一緒に結合される様々な電子コンポーネントを含み得る。電流Ａ／Ｄ４３８は、ソース電圧（ＶＩＮ）の微小な部分（例えば、１／１０，０００）を受け、そしてそのピークでの電圧をサンプリングする。電流Ａ／Ｄ４３８は、サンプリングされた電圧をデジタルフォーマットに変換し、データをコントローラに送信する。コントローラは、２つのチャネル間の電流平衡を維持するためにサンプリングされたチャネルの電流レベルを決定し得る。
【００３３】
電流リミッタ４５０は、比較構造および機能を生じさせるように一緒に結合された電子コンポーネントを有する別のコンパレータブロックを実質的に含む。一般に、電流リミッタ４５０はまた、ソースから微小電流を受け取り、ソース電圧と基準電圧との間の電流レベルを比較する。（ピークチャネル電流の設定パーセンテージを含み得る）閾値レベルにて、電流リミッタ４５０は、効率良く「高位側（ｈｉｇｈ ｓｉｄｅ）」ドライバをオフにするモードゲートロジック４４４に信号を送信する。電流情報は、コマンドインターフェース４３０を介してデジタル的に通過される。コントローラは、全てまたはほんの僅かなチャネルが所定の故障ポーリングサイクルを横切る電流限界にあったか否かを算定し得る。孤立した、単一チャネルの電流限界イベントが無視され得るが、電流限界が多数の連続した故障ポーリングサイクルの間に検出される場合、コントローラは、このチャネルに対してＰＷＭを中断し、システムを再びフェーズ化し得る。コントローラが、システム内のパワーＩＣの全てまたは実質的に全てが電流限界にあることを検出する場合、システムは、ＯＦＦ状態に送られ得る。
【００３４】
ゲートドライブ４４４は、パワーＩＣ４０６を駆動するシステムレベルロジック（ハイまたはローのいずれか）を含む。例えば、一対のドライバ増幅器または任意の適切なゲインデバイスが含まれ得る。
【００３５】
スイッチング素子４４８は、出力インダクタを入力ソースまたはグラウンドに結合するゲートドライブ４４４からの信号を受信する。この意味において、スイッチング素子４４８は、スイッチング機能を実行し得る任意の適切な電気デバイス（例えば、バイポーラトランジスタ（ＢＪＴ）、電界効果トランジスタ（ＦＥＴ）、金属酸化物半導体（ＭＯＳ、ＮまたはＰのいずれか）など）を含み得る。
【００３６】
非オーバーラップ回路４４０は、モードゲートロジック４４４の高位側ドライバおよび低位側ドライバが同時に電流を導通させることを防ぎ、ロジックゲートおよび／または電圧コンパレータを含み得る。示されていないが、非オーバーラップ回路４４０は、種々の動作モードを実現するために利用され得る高位側信号（例えば、ＰＷＭ）および低位側信号を受信し得ることを理解すべきである。前述のように、システムは、それが実質的に任意の所望される動作制御モードで動作し得る点で比類なく多目的である。各動作モードは、それぞれの負荷要求に依存する出力電圧の制御に利点を有する。例えば、１つの実施形態において、本発明のパワーレギュレーションシステムは、負荷電流に関わらず連続導通の外部同期パワーＦＥＴとともに連続導通モード（ＣＣＭ）で動作し得る。すなわち、負電流は、軽負荷の間、主インダクタ内を流れることが可能とされ得る。この実施形態において、標準ＰＷＭ制御は、非オーバーラップ回路４４０への入力を介して実行され得る。別の実施形態において、システムは、電流がゼロに達した場合に遮断される外部同期パワーＦＥＴとともに不連続導通モード（ＤＣＭ）で動作し得る。すなわち、負電流は、軽負荷の間、主インダクタを流れることが可能とされ得ない。コントローラは、ＺＤＣ信号に応答して低位側スイッチのＯＦＦ時間を制御する。
【００３７】
１つの実施形態において、本発明のパワーレギュレーションシステムは、電流感知機構４４９を含む。電流感知４４９は、オペアンプに電流レベルをミラー化することによってその電流レベルを検出する。入力電流レベルを同定することは、さらなる故障の防止、パワーレギュレーションのモニタリングの補助、およびシステムに対する他の利点を提供し得る。この利点は、２００１年１０月＿日に出願された「Ｓｙｓｔｅｍ ａｎｄ Ｍｅｔｈｏｄ ｆｏｒ Ｃｕｒｒｅｎｔ Ｓｅｎｓｉｎｇ」と題する米国特許出願第＿＿号（その内容は本明細書中で参考として援用される）を参照することにより非常に良く理解され得る。
【００３８】
別の実施形態において、本発明のパワーレギュレーションシステムは、ゼロ電流検出回路（ＺＣＤ）４４２を含む。ＺＣＤ４４２は、スイッチング素子４４８がローであるか、または効果的にグラウンドに切換えられる時点を検出する。この意味において、実質的なゼロ電流が検出される場合、システムの動作は、（例えば、高ＲＭＳ電流に起因する）非効率性が最小になるように変えられ得る。ＺＣＤ４４２は、デジタルバス１０１を介して、ゼロ電流状態の通知を直接コントローラに送信し得るか、あるいは、コントローラへのレポーティングのためのコマンドインターフェース４３０に通知を供給し得る。適切なゼロ電流検出の詳細な動作、構造および機能は、２００１年１０月＿日に出願された「Ｓｙｓｔｅｍ Ａｎｄ Ｍｅｔｈｏｄ Ｆｏｒ Ｄｅｔｅｃｔｉｏｎ Ｏｆ Ｚｅｒｏ Ｃｕｒｒｅｎｔ Ｃｏｎｄｉｔｉｏｎ」と題する米国特許出願第＿＿号（その内容は本明細書中で参考として援用される）を参照することで非常に良く理解され得る。
【００３９】
さらなる別の実施形態において、本発明のパワーレギュレーションシステムは、１以上の内部保護機構を含む。１つの特定の実施形態において、パワーＩＣ４０６は、温度センサ４３６を含む。温度センサ４３６は、集積半導体電流変調センサ（ｉｎｔｅｇｒａｔｅｄ ｓｏｌｉｄ ｓｔａｔｅ ｃｕｒｒｅｎｔ ｍｏｄｕｌａｔｉｎｇ ｓｅｎｓｏｒ）またはサーミスタであるが、これらに限定されない。温度センサ４３６は、パワーＩＣ４０６の温度をモニタリングし、周期的に、コマンドインターフェース４３０に温度示度（ｔｅｍｐｅｒａｔｕｒｅ ｒｅａｄｉｎｇ）をレポーティングする。前述のように、コマンドインターフェース４３０は、好適には、温度トリップレベル（ｔｒｉｐ ｌｅｖｅｌ）、高位境界および低位境界を設定し、センサ４３６から受けた示度が境界の外側であるかどうかを決定する。ＩＣの温度が所定の「安全」温度（一般的には、電気回路、機能などに障害を引き起こし得る温度より僅かに上または下のレベルとして決定される（例えば、約１４５℃〜２０５℃））より上または下である場合、コマンドインターフェース４３０は、コントローラに通知し、ある状況では、コントローラは、そのチャネルに対するＰＷＭを中断し、システムを再フェーズ化し得る。
【００４０】
別の特定の実施形態において、パワーＩＣ４０６内の別の内部保護機構は、電圧不足／電圧過剰（ＵＶ／ＯＶ）保護機構（図示せず）である。入力電圧保護コンパレータは、正常な温度境界および安定性境界の外側でシステムが動作しないように各パワーＩＣ内に存在し得る。コンパレータは、入力コンデンサ（図示せず）を横切るＶＲＭへの電圧を感知し、そして入力電圧がトリガレベルの外側にある場合、コントローラはシステムを停止させ得る。
【００４１】
なお別の実施形態において、出力ＵＶ／ＯＶ保護は、本発明のパワーレギュレーションシステムに含まれ得る（図示せず）。システム内のパワーＩＣの１つが、ＵＶ／ＯＶ保護に割り当てられ得、適切には、この目的のためのコンパレータを含み得る。コンパレータは出力電圧を感知して、電圧が受けている負荷の安全な動作範囲内にあることを確実にする。コントローラは、コマンドインターフェース４３０を通じて状態を検出し、ＯＦＦ状態をシステムに送信し得る。
【００４２】
さらに別の実施形態において、本発明のパワーレギュレーションシステムは、負荷の電源投入電圧の立上がりを調整するためのソフトスタート機構を含む。電源投入時に、システムは、静止状態からオン状態に急速にチャージし、その結果、システムは、必要な負荷電流を設定電圧レベルで提供し得る。ソフトスタート機構は、初期電源投入期間の偽の故障および／または障害を防ぐさらに別の内部保護機構を提供する。
【００４３】
前述の図面を組み合わせて参照して、コントローラ１０２は、システム内のパワーＩＣの識別コード（ＩＤ）およびフェーズ割り当てを調整する。コントローラは、ＰＷＭ入力およびＺＤＣ出力を使用して、ＩＤ割り当てシーケンスを調整し得る。コントローラは、電源投入リセット後、全てのパワーＩＣがＺＣＤハイ（ｈｉｇｈ）を発するための内部制限時間（例えば、１ｍｓ）を設定することにより、システム内の利用可能なパワーＩＣの数を探知する。ＺＣＤピン上のアクティブハイは、パワーＩＣが、システム内で、アドレスを受容しそしてカウントされる準備ができていることを示す。コントローラは、パワーＩＣを「ＩＤ獲得」モードに設定することによって応答し、ＰＷＭ入力をパワーＩＣハイに引き上げる。ＩＤがパワーＩＣに送られ、コマンドインターフェースを通じて確証される。有効なＩＤの受領後、ＰＷＭがローにアサートされ、パワーＩＣが能動動作（ａｃｔｉｖｅ ｏｐｅｒａｔｉｏｎ）の用意ができる。パワーＩＣは、ＶＣＣ付きかまたはＶＣＣなしでＩＤを割り当てられるが、後者の場合、電圧不足故障が登録され得る。好適には、コントローラは、パワーＩＣがカウントされＩＤを割り当てられ、そしてシステム内の故障レジスタがチェックされるまでＰＷＭ信号をシステムにアサートしない。
【００４４】
さらに、コントローラ１０２は、好適には、故障の間、損傷したパワーＩＣの除去および動作可能なパワーＩＣの再フェーズ化を管理する。このようにして、コントローラ１０２は、故障を認識し、システムから個別のパワーＩＣを除去するか、あるいは、システムを遮断する決定をする。
【００４５】
コントローラ１０２は、パワーＩＣ同定を支援してシステムを拡張可能にし、そしてアドレス指定が、特定の失敗（ｆａｉｌｕｒｅ）モードについてチャネルドロッピング（ｃｈａｎｎｅｌ ｄｒｏｐｐｉｎｇ）および再フェーズ化を可能にする。１つの特定の実施形態において、システム内の各パワーＩＣのアドレスは、コマンドインターフェース４３０を通じて適切に通信される。コントローラは、利用可能な数を使用して、パワーＩＣチャネル間の相対的フェーズ関係を決定する。
【００４６】
図４に示されていないが、種々の他のコンポーネントが適切には含まれ得、そして電気デバイスの一般構造として当業者によって認識され得ることを理解すべきである。例えば、クリーンクロック（ｃｌｅａｎ ｃｌｏｃｋ）は、コマンドインターフェース４３０で受信され得、変換開始信号が、電圧Ａ／Ｄ４３４で受信されてＡ／Ｄを開始し得、（例えば、オフチップ水晶発振子によって生成される）クロックは、電気チップ構成に共通であるように、チップ上のピンで受信され得る。
【００４７】
図５は、本発明のなお別の実施形態に従うパワーレギュレーションシステム５００をブロックフォーマットで示す。システム５００は、バックプレーン５０１と、マイクロプロセッサ５０２と、複数のパワーブロック５０６と、出力フィルタ容量２２５と、複数の周辺装置５２０、５２１とを備える。本発明の本実施形態（および種々の他の実施形態）は、マルチモードの動作に適応するように構成され、これにより、有利なことに、システムが、個々の負荷の要求に適するよう動作モードを最適化することが可能になる。本発明は、特に、パワー高電流低電圧負荷（例えば、マイクロプロセッサ）に特に適切であり得、したがって本実施形態はその文脈で簡便に記載され得る。これは１つの特定の実施形態に過ぎず、本発明の範囲についての制限であることを意図していないことを理解すべきである。さらに、前述の実施形態は、適切には、以下の素子のいくつかまたは全てを備え得る。特に、前述の実施形態は、マイクロプロセッサ負荷を含み得る。
【００４８】
バックプレーン５０１は、好適には、マイクロプロセッサ５０２と、パワーブロック５０６と、周辺デバイス５２０、５２１との間のデータ伝送を促進する多機能デジタルバックプレーン（例えば、光学バックプレーンなど）である。例えば、電圧レギュレーション制御アルゴリズムは、バックプレーン５０１を介して、マイクロプロセッサから、各パワーブロック５０６内の任意のまたは全てのパワーＩＣへ転送され得る。パワーは、パワーブロック５０６を通じて、マイクロプロセッサ５０２および周辺機器５２０、５２１へ転送される。
【００４９】
マイクロプロセッサ５０２は、コントローラ１０２と同様であり得るが、この特定の実施態様は、マイクロプロセッサコントローラに特に適切である。例えば、マイクロプロセッサは、それ自体、システムの負荷であり得、したがってそれ自体の動作の際にフィードバックを提供し得る。このようにして、マイクロプロセッサは種々の他のシステムコンポーネント（例えば、パワーＩＣ、周辺機器、他の負荷）から入力およびそれ自体のプロセスに関するデータを受信する。マイクロプロセッサ内の適切なアルゴリズムは、受信データをコンパイル、ソート、および計算してシステム全体の「状態」を決定するためにプログラムされ得る。例えば、高負荷、高電流または種々の他の状況の前期間の間、マイクロプロセッサは、「警告」信号または前駆データを分析することによって、来るべき状況を適切に予見および予測し得る。この意味で、マイクロプロセッサは、必要に応じて、パワーレギュレーションシステムを予測制御モードに設定し得る。
【００５０】
パワーブロック５０６は、前述のパワーブロック１０４、パワーＩＣ２０６、３０６および４０６と構造および機能が同様である。もちろん、この特定の実施態様において、パワーＩＣは、バックプレーン５０１および／またはデジタルバス１０１を介して、データを送信および受信し得る。
【００５１】
周辺機器５２０、５２１は、パワーレギュレーションシステムに結合される電気機器に対する内部もしくは外部インターフェースであり得る。例えば、モニタ、プリンタ、スピーカ、ネットワーク、および他の機器に対するインターフェースは、バックプレーン５０１を介してシステムに結合され得る。
【００５２】
本明細書中に示され記載された特定の実施は、本発明の種々の実施形態（ベストモードを含む）の例示であり、いかなる方法でも本発明の範囲を制限することを意図されていないことを理解すべきである。確かに、簡潔化のために、信号処理、データ伝送、信号伝達、およびネットワーク制御のための従来技術ならびにシステム（およびシステムの個々の動作コンポーネントのコンポーネント）の他の機能的局面は、本明細書中で詳細には記載していない。さらに、本明細書に含まれる種々の図面に示された結線は、種々の素子間の例示的な機能的関係および／または物理的結合を示すことを意図されたものである。多くの代わりのもしくは別の機能的関係または物理的結合が、実際の通信システムには存在し得ることに注意すべきである。
【００５３】
本発明は、例示的な実施形態を参照しながら上記のように記載されているが、本開示を読んだ当業者は、本発明の範囲から逸脱することなく、実施形態に対して変更および改変がなされ得ることを理解する。例えば、本発明は、１以上の負荷に対してパワーレギュレーションを管理／制御するための単一コントローラを備えると記載されている。しかし、１より多いコントローラが、システムの特定の要件および制限に依存して、システム内の複数の負荷を管理／制御するために使用され得ることを認識すべきである。これらおよび他の変更または改変は、特許請求の範囲に示される本発明の範囲内に含まれと意図されている。
【図面の簡単な説明】
【図１】 図１は、本発明の種々の実施形態に従うパワーレギュレーションシステムをブロックフォーマットで示す。
【図２】 図２は、本発明の種々の実施形態に従うパワーレギュレーションシステムをブロックフォーマットで示す。
【図３】 図３は、本発明の種々の実施形態に従うパワーレギュレーションシステムをブロックフォーマットで示す。
【図４】 図４は、本発明のパワーレギュレーションシステムにおける使用のための例示的な電力ＩＣをブロックフォーマットで示す。
【図５】 図５は、本発明のさらに別の実施形態に従うパワーレギュレーションシステムをブロックフォーマットで示す。
Claims (28)
- 入力源電圧（Ｖｉｎ）と出力電圧（Ｖｏｕｔ）とに結合されたパワーレギュレーションシステムであって、該Ｖｏｕｔは、負荷に電気的に結合されており、
該システムは、
マルチフェーズ構成の複数のパワー変換ブロックであって、それぞれのブロックは、パワーＩＣにおいて該Ｖｉｎに電気的に結合されており、かつ、出力インダクタンスにおいて該Ｖｏｕｔに電気的に結合されており、該パワーＩＣは、データを格納するための読み出し／書込み能力を有するコマンドインターフェースを含む、複数のパワー変換ブロックと、
該複数のパワー変換ブロックと通信可能であり、かつ、該複数のパワー変換ブロックに指示を提供するコントローラであって、該コントローラは、該複数のブロックからパワー変換データを受信し、該パワー変換データに基づいて該指示を決定するように構成された複数の適応アルゴリズムを有し、該コントローラは、該マルチフェーズ構成を決定し、該パワー変換データに応答して該複数のブロックを再フェーズ化することが可能であり、該指示は、動作モードを含み、該動作モードは、該コントローラが該複数のパワーＩＣにアラインするように指示するアクティブ過渡応答モードを含む、コントローラと、
該複数のパワー変換ブロックと該コントローラとの間の通信チャネルを提供するデジタルバスと
を備えた、パワーレギュレーションシステム。 - 前記デジタルバスは、前記コントローラにおいて前記パワーＩＣから前記パワー変換データを受信することと、該コントローラから該パワーＩＣに前記指示を送信することとを同時に行うことを促進する、請求項１に記載のパワーレギュレーションシステム。
- 前記コントローラは、デジタルシグナルプロセッサ（ＤＳＰ）またはマイクロプロセッサのうちの１つを含む、請求項１または２に記載のパワーレギュレーションシステム。
- 電流平衡を促進にするために前記複数のパワー変換ブロックのそれぞれと該コントローラとの間の電流フィードバックラインをさらに含む、請求項１または２に記載のパワーレギュレーションシステム。
- 前記パワーＩＣの前記コマンドインターフェースは、故障レジスタをさらに含む、請求項１または２に記載のパワーレギュレーションシステム。
- 前記コントローラは、前記パワーＩＣ内の故障が生じたか否かを決定するために、前記デジタルバスを介して前記故障レジスタを周期的にポーリングする、請求項５に記載のパワーレギュレーションシステム。
- 前記複数のパワーＩＣのそれぞれは、前記コントローラによって割り当てられた識別番号（ＩＤ）を含む、請求項１または２に記載のパワーレギュレーションシステム。
- 前記コントローラは、予測制御アルゴリズムを含む、請求項１または２に記載のパワーレギュレーションシステム。
- 前記パワー変換データは、予測制御データを含み、前記コントローラは、予測された状態を予期して前記指示を提供する、請求項１または２に記載のパワーレギュレーションシステム。
- 前記動作モードは、パルス幅変調、一定ＯＮ時間可変周波数、一定ＯＮまたはＯＦＦ時間および可変周波数、同時位相ＯＮ、同時位相ＯＦＦ、アクティブ過渡応答ハイ、アクティブ過渡応答ロー、連続導通または不連続導通のうちの１つをさらに含む、請求項９に記載のパワーレギュレーションシステム。
- マルチモードシステムをさらに含み、前記コントローラは、前記パワーブロックに動作指示のモード変化を提供する、請求項１０に記載のパワーレギュレーションシステム。
- マルチフェーズ化パワーレギュレーションシステムを制御する方法であって、
該方法は、
コントローラにおいて、マルチフェーズ構成の複数のパワー変換ブロックのそれぞれから複数のデジタル情報を受信する工程であって、該情報は、該パワー変換ブロックの動作に関連する、工程と、
予期される状態の予想を含むように該受信した情報を分析する工程と、
該分析する工程に応答して、該コントローラから該複数のパワー変換ブロックのそれぞれに複数の制御情報を送信する工程と、
該分析する工程に応答して該複数のパワー変換ブロックを再フェーズ化する工程と、
該分析する工程に応答して該複数のパワー変換ブロックの異なる動作モードに変更する工程と、
を包含し、
該動作モードは、該コントローラが該複数のパワーＩＣにアラインするように指示するアクティブ過渡応答モードを含む、方法。 - 前記送信する工程は、前記コントローラにおいて前記複数のデジタル情報を前記パワーＩＣに送信することと、該コントローラにおいて該パワーＩＣからの別の複数のデジタル情報を受信することとを同時に行うことをさらに包含する、請求項１２に記載の方法。
- 故障情報を受信するために前記複数のパワー変換ブロックのそれぞれの故障レジスタを周期的にポーリングする工程をさらに包含する、請求項１２または１３に記載の方法。
- 前記故障情報を分析する工程と、
前記マルチフェーズ構成から故障のパワー変換ブロックを取り除く工程と、
残りのパワー変換ブロックを再フェーズ化する工程と
をさらに包含する、請求項１４に記載の方法。 - 前記コントローラは、マイクロプロセッサを含み、前記受信する工程は、該マイクロプロセッサにおいて行われる、請求項１２または１３に記載の方法。
- 前記コントローラと前記複数のパワー変換ブロックのそれぞれとの間に同期された電流共有ラインを形成する工程をさらに包含する、請求項１２または１３に記載の方法。
- 前記複数のパワー変換ブロックのそれぞれをアドレス指定する工程をさらに包含する、請求項１２または１３に記載の方法。
- 前記アドレス指定する工程に応答して、利用可能なパワー変換ブロックの数を決定する工程をさらに包含する、請求項１８に記載の方法。
- 前記アドレス指定する工程に応答して、複数のチャネルの間の相対的なフェーズ関係を決定する工程をさらに包含する、請求項１９に記載の方法。
- 前記変更する工程は、パルス幅変調、一定ＯＮ時間可変周波数、一定ＯＮまたはＯＦＦ時間および可変周波数、同時位相ＯＮ、同時位相ＯＦＦ、アクティブ過渡応答ハイ、アクティブ過渡応答ロー、連続導通または不連続導通のうちの１つに変更することをさらに包含する、請求項１２または１３に記載の方法。
- 前記変更する工程は、アクティブ過渡応答モードに変更することを包含し、前記コントローラは、前記パワー変換ブロック内の複数のＦＥＴにＯＮを維持するよう指示する、請求項１２または１３に記載の方法。
- 複数のパワーＩＣであって、該複数のパワーＩＣのそれぞれは、電圧入力（Ｖｉｎ）を受信し、変換電圧（Ｖｏｕｔ）を出力する、複数のパワーＩＣと、
該複数のパワーＩＣと電気的な通信が可能であるマイクロプロセッサであって、該マイクロプロセッサは、該複数のパワーＩＣのうちの少なくとも１つから該Ｖｏｕｔを受信し、かつ、該複数のパワーＩＣのそれぞれから複数のデジタルデータを受信し、該マイクロプロセッサは、該受信デジタルデータに応答して該パワーＩＣに制御指示を提供し、該制御指示は、動作モードを含み、該動作モードは、該マイクロプロセッサが該複数のパワー ＩＣにアラインするように指示するアクティブ過渡応答モードに変更することを包含し、マイクロプロセッサと、
該マイクロプロセッサと該複数のパワーＩＣとに結合されたデジタル通信チャネルであて、該デジタルデータと該制御指示との送信のためのデジタル通信チャネルと
を備えた、マルチ動作モードパワーコンバータ。 - 前記デジタル通信チャンネルは、前記マイクロプロセッサにおいて前記複数のパワーＩＣから前記複数のデジタルデータを受信することと、該マイクロプロセッサから該複数のパワーＩＣに前記デジタルデータおよび前記制御指示を送信することとを同時に行うことを促進する、請求項２３に記載のパワーコンバータ。
- 前記デジタル通信チャネルは、デジタルバックプレーンを含む、請求項２３または２４に記載のパワーコンバータ。
- 前記デジタル通信チャネルは、光学バックプレーンを含む、請求項２３または２４に記載のパワーコンバータ。
- 前記マイクロプロセッサに格納された複数の制御アルゴリズムをさらに含む、請求項２３または２４に記載のパワーコンバータ。
- 前記デジタルデータは、予想動作情報を含み、前記制御指示は、予測制御動作モードを含む、請求項２３または２４に記載のパワーコンバータ。
Applications Claiming Priority (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US23916600P | 2000-10-10 | 2000-10-10 | |
| US23899300P | 2000-10-10 | 2000-10-10 | |
| US23904900P | 2000-10-10 | 2000-10-10 | |
| PCT/US2001/031608 WO2002031943A2 (en) | 2000-10-10 | 2001-10-10 | System and method for highly phased power regulation |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2004511868A JP2004511868A (ja) | 2004-04-15 |
| JP3934050B2 true JP3934050B2 (ja) | 2007-06-20 |
Family
ID=27399197
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002535229A Expired - Lifetime JP3934050B2 (ja) | 2000-10-10 | 2001-10-10 | 高度にフェーズ化されたパワーレギュレーションのためのシステムおよび方法 |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US6563294B2 (ja) |
| EP (1) | EP1325546A2 (ja) |
| JP (1) | JP3934050B2 (ja) |
| AU (1) | AU2002211583A1 (ja) |
| TW (1) | TW541450B (ja) |
| WO (1) | WO2002031943A2 (ja) |
Families Citing this family (101)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7521913B2 (en) * | 2004-09-10 | 2009-04-21 | Primarion Corporation | Active transient response circuits, system and method for digital multiphase pulse width modulated regulators |
| US7570036B2 (en) * | 2004-09-10 | 2009-08-04 | Primarion Corporation | Multi-threshold multi-gain active transient response circuit and method for digital multiphase pulse width modulated regulators |
| US8008901B2 (en) | 2006-02-28 | 2011-08-30 | Infineon Technologies Austria Ag | Regulated power supply with multiple regulators sharing the total current supplied to a load |
| US6795009B2 (en) * | 2002-09-09 | 2004-09-21 | Primarion, Inc. | System and method for current handling in a digitally-controlled power converter |
| US6806689B2 (en) * | 2002-03-22 | 2004-10-19 | International Rectifier Corporation | Multi-phase buck converter |
| US7308614B2 (en) | 2002-04-30 | 2007-12-11 | Honeywell International Inc. | Control sequencing and prognostics health monitoring for digital power conversion and load management |
| US6850426B2 (en) | 2002-04-30 | 2005-02-01 | Honeywell International Inc. | Synchronous and bi-directional variable frequency power conversion systems |
| US6737844B2 (en) * | 2002-05-28 | 2004-05-18 | Sun Microsystems, Inc. | Dynamic modulation of on-chip supply voltage for low-power design |
| US20040061380A1 (en) * | 2002-09-26 | 2004-04-01 | Hann Raymond E. | Power management system for variable load applications |
| US6879138B2 (en) * | 2002-10-18 | 2005-04-12 | Intel Corporation | Buck converter with transient suppression |
| US7394445B2 (en) * | 2002-11-12 | 2008-07-01 | Power-One, Inc. | Digital power manager for controlling and monitoring an array of point-of-load regulators |
| US7000125B2 (en) * | 2002-12-21 | 2006-02-14 | Power-One, Inc. | Method and system for controlling and monitoring an array of point-of-load regulators |
| US7456617B2 (en) * | 2002-11-13 | 2008-11-25 | Power-One, Inc. | System for controlling and monitoring an array of point-of-load regulators by a host |
| US6833691B2 (en) * | 2002-11-19 | 2004-12-21 | Power-One Limited | System and method for providing digital pulse width modulation |
| US7673157B2 (en) | 2002-12-21 | 2010-03-02 | Power-One, Inc. | Method and system for controlling a mixed array of point-of-load regulators through a bus translator |
| US7836322B2 (en) * | 2002-12-21 | 2010-11-16 | Power-One, Inc. | System for controlling an array of point-of-load regulators and auxiliary devices |
| US7743266B2 (en) * | 2002-12-21 | 2010-06-22 | Power-One, Inc. | Method and system for optimizing filter compensation coefficients for a digital power control system |
| US7737961B2 (en) * | 2002-12-21 | 2010-06-15 | Power-One, Inc. | Method and system for controlling and monitoring an array of point-of-load regulators |
| US7266709B2 (en) * | 2002-12-21 | 2007-09-04 | Power-One, Inc. | Method and system for controlling an array of point-of-load regulators and auxiliary devices |
| US7882372B2 (en) * | 2002-12-21 | 2011-02-01 | Power-One, Inc. | Method and system for controlling and monitoring an array of point-of-load regulators |
| US7249267B2 (en) * | 2002-12-21 | 2007-07-24 | Power-One, Inc. | Method and system for communicating filter compensation coefficients for a digital power control system |
| US7373527B2 (en) * | 2002-12-23 | 2008-05-13 | Power-One, Inc. | System and method for interleaving point-of-load regulators |
| US6771052B2 (en) * | 2003-01-03 | 2004-08-03 | Astec International Limited | Programmable multiple output DC-DC isolated power supply |
| US6791304B2 (en) * | 2003-01-24 | 2004-09-14 | Intersil Americas Inc. | Electronic device including multiphase switching regulator and related methods |
| US7015682B2 (en) * | 2003-01-30 | 2006-03-21 | Hewlett-Packard Development Company, L.P. | Control of a power factor corrected switching power supply |
| US7023190B2 (en) * | 2003-02-10 | 2006-04-04 | Power-One, Inc. | ADC transfer function providing improved dynamic regulation in a switched mode power supply |
| US7710092B2 (en) * | 2003-02-10 | 2010-05-04 | Power-One, Inc. | Self tracking ADC for digital power supply control systems |
| US6936999B2 (en) * | 2003-03-14 | 2005-08-30 | Power-One Limited | System and method for controlling output-timing parameters of power converters |
| US7080265B2 (en) * | 2003-03-14 | 2006-07-18 | Power-One, Inc. | Voltage set point control scheme |
| US7506179B2 (en) | 2003-04-11 | 2009-03-17 | Zilker Labs, Inc. | Method and apparatus for improved DC power delivery management and configuration |
| US7653757B1 (en) | 2004-08-06 | 2010-01-26 | Zilker Labs, Inc. | Method for using a multi-master multi-slave bus for power management |
| US7685320B1 (en) | 2003-04-11 | 2010-03-23 | Zilker Labs, Inc. | Autonomous sequencing and fault spreading |
| US7793005B1 (en) | 2003-04-11 | 2010-09-07 | Zilker Labs, Inc. | Power management system using a multi-master multi-slave bus and multi-function point-of-load regulators |
| US7027944B2 (en) * | 2003-06-30 | 2006-04-11 | Nupower Semiconductor, Inc. | Programmable calibration circuit for power supply current sensing and droop loss compensation |
| US7109694B2 (en) * | 2003-07-14 | 2006-09-19 | International Rectifier Corporation | Digital multiphase control system |
| US7737666B2 (en) * | 2003-08-04 | 2010-06-15 | Marvell World Trade Ltd. | Split gate drive scheme to improve reliable voltage operation range |
| AT501998B1 (de) * | 2003-08-20 | 2008-06-15 | Siemens Ag Oesterreich | Schaltwandler |
| KR100560767B1 (ko) * | 2003-09-02 | 2006-03-13 | 삼성전자주식회사 | 탈착 가능한 저장 장치를 포함하는 시스템 및 그것의 제어방법 |
| US7372682B2 (en) * | 2004-02-12 | 2008-05-13 | Power-One, Inc. | System and method for managing fault in a power system |
| JP2005304210A (ja) * | 2004-04-14 | 2005-10-27 | Renesas Technology Corp | 電源ドライバ装置及びスイッチング電源装置 |
| US7282897B2 (en) * | 2004-07-15 | 2007-10-16 | Intersil Americas, Inc. | Apparatus and method for transient control in a multiphase switching power supply |
| US20060172783A1 (en) * | 2004-07-27 | 2006-08-03 | Silicon Laboratories Inc. | Digital DC/DC converter with SYNC control |
| US7428159B2 (en) * | 2005-03-31 | 2008-09-23 | Silicon Laboratories Inc. | Digital PWM controller |
| US7142140B2 (en) * | 2004-07-27 | 2006-11-28 | Silicon Laboratories Inc. | Auto scanning ADC for DPWM |
| US7426123B2 (en) * | 2004-07-27 | 2008-09-16 | Silicon Laboratories Inc. | Finite state machine digital pulse width modulator for a digitally controlled power supply |
| US7502240B2 (en) * | 2004-07-27 | 2009-03-10 | Silicon Laboratories Inc. | Distributed power supply system with separate SYNC control for controlling remote digital DC/DC converters |
| AU2004322718B2 (en) * | 2004-07-30 | 2009-02-05 | Raytheon Company | Method and apparatus for a power system for phased-array radar |
| US7523337B2 (en) | 2004-08-19 | 2009-04-21 | Intel Corporation | Power delivery system in which power supply and load exchange power consumption measurements via digital bus |
| US7327128B2 (en) | 2004-12-29 | 2008-02-05 | Intel Corporation | Switching power supply transient suppression |
| US7190291B2 (en) * | 2005-01-05 | 2007-03-13 | Artesyn Technologies, Inc. | Programmable error amplifier for sensing voltage error in the feedback path of digitially programmable voltage sources |
| US7283379B2 (en) * | 2005-01-07 | 2007-10-16 | Harman International Industries, Incorporated | Current controlled switch mode power supply |
| US7141956B2 (en) * | 2005-03-18 | 2006-11-28 | Power-One, Inc. | Digital output voltage regulation circuit having first control loop for high speed and second control loop for high accuracy |
| US7554310B2 (en) * | 2005-03-18 | 2009-06-30 | Power-One, Inc. | Digital double-loop output voltage regulation |
| US7446430B2 (en) * | 2005-03-31 | 2008-11-04 | Silicon Laboratories Inc. | Plural load distributed power supply system with shared master for controlling remote digital DC/DC converters |
| US7518894B2 (en) * | 2005-03-31 | 2009-04-14 | Silicon Laboratories Inc. | Distributed power supply system having reassignable master |
| US7239115B2 (en) * | 2005-04-04 | 2007-07-03 | Power-One, Inc. | Digital pulse width modulation controller with preset filter coefficients |
| US7327149B2 (en) * | 2005-05-10 | 2008-02-05 | Power-One, Inc. | Bi-directional MOS current sense circuit |
| JP4745010B2 (ja) * | 2005-09-29 | 2011-08-10 | 株式会社東芝 | 半導体装置 |
| US8515342B2 (en) * | 2005-10-12 | 2013-08-20 | The Directv Group, Inc. | Dynamic current sharing in KA/KU LNB design |
| CN100426193C (zh) * | 2006-05-19 | 2008-10-15 | 华为技术有限公司 | 一种单板电源架构及电源提供方法 |
| US7759918B2 (en) * | 2006-06-16 | 2010-07-20 | Semiconductor Components Industries, L.L.C. | Method for inhibiting thermal run-away |
| WO2008088924A2 (en) | 2007-01-19 | 2008-07-24 | Astec International Limited | Centralized controller, power manager and dc-dc switching cells for on-board power systems |
| US8274265B1 (en) * | 2007-02-28 | 2012-09-25 | Netlogic Microsystems, Inc. | Multi-phase power system with redundancy |
| US7772821B2 (en) * | 2007-06-12 | 2010-08-10 | Analog Devices, Inc. | Digital current share bus interface |
| US7834613B2 (en) * | 2007-10-30 | 2010-11-16 | Power-One, Inc. | Isolated current to voltage, voltage to voltage converter |
| JP5550640B2 (ja) * | 2008-06-13 | 2014-07-16 | ザ リージェンツ オブ ザ ユニバーシティ オブ コロラド，ア ボディー コーポレイト | 電力コンバータの監視および制御 |
| US8237423B2 (en) | 2008-07-18 | 2012-08-07 | Intersil Americas Inc. | Active droop current sharing |
| US8120203B2 (en) | 2008-07-18 | 2012-02-21 | Intersil Americas Inc. | Intelligent management of current sharing group |
| US8120205B2 (en) | 2008-07-18 | 2012-02-21 | Zilker Labs, Inc. | Adding and dropping phases in current sharing |
| US8239597B2 (en) | 2008-07-18 | 2012-08-07 | Intersil Americas Inc. | Device-to-device communication bus for distributed power management |
| US20100060257A1 (en) * | 2008-09-05 | 2010-03-11 | Firas Azrai | Current sensor for power conversion |
| US8898484B2 (en) * | 2008-10-27 | 2014-11-25 | Lenovo Enterprise Solutions (Singapore) Pte. Ltd. | Optimizing delivery of regulated power from a voltage regulator to an electrical component |
| EP2244367A1 (en) * | 2009-04-23 | 2010-10-27 | ABB Research Ltd. | 3-level interleaved boost converter assembly |
| US8358145B1 (en) * | 2009-06-19 | 2013-01-22 | Western Digital Technologies, Inc. | Self-heating integrated circuit |
| CN101989808B (zh) * | 2009-07-29 | 2013-03-20 | 台达电子工业股份有限公司 | 用于提供具有并联功能的电源转换的方法及装置 |
| US8450985B2 (en) * | 2009-09-16 | 2013-05-28 | Solarbridge Technologies, Inc. | Energy recovery circuit |
| US8566618B2 (en) * | 2009-10-05 | 2013-10-22 | International Business Machines Corporation | Reliable setting of voltage and frequency in a microprocessor |
| US8261103B2 (en) * | 2009-10-28 | 2012-09-04 | Dell Products L.P. | Systems and methods for controlling power delivery to system components |
| CN102201699A (zh) * | 2010-03-23 | 2011-09-28 | 百富(澳门离岸商业服务)有限公司 | 具有提供数字闭环功率控制的数字电源管理器的分布式供电系统 |
| US9106201B1 (en) | 2010-06-23 | 2015-08-11 | Volterra Semiconductor Corporation | Systems and methods for DC-to-DC converter control |
| US8587152B2 (en) * | 2011-03-27 | 2013-11-19 | The Boeing Company | Sequential shunt regulator with analog fill control |
| US8648500B1 (en) * | 2011-05-18 | 2014-02-11 | Xilinx, Inc. | Power supply regulation and optimization by multiple circuits sharing a single supply |
| US20130193755A1 (en) * | 2012-01-30 | 2013-08-01 | Eaton Corporation | Load balanced split-phase modulation and harmonic control of dc-dc converter pair/column for reduced emi and smaller emi filters |
| US9780665B2 (en) * | 2012-03-15 | 2017-10-03 | GM Global Technology Operations LLC | Methods and systems for controlling a boost converter |
| US9112410B2 (en) * | 2012-04-06 | 2015-08-18 | Integrated Device Technology, Inc. | Apparatuses and system having separate power control and timing control of a power control system and related method |
| US20140125306A1 (en) * | 2012-11-07 | 2014-05-08 | Infineon Technologies North America Corp. | Switching Regulator Control with Nonlinear Feed-Forward Correction |
| US9506952B2 (en) * | 2012-12-31 | 2016-11-29 | Veris Industries, Llc | Power meter with automatic configuration |
| US9276430B2 (en) * | 2013-05-24 | 2016-03-01 | Qualcomm, Incorporated | Master-slave multi-phase charging |
| US9621045B2 (en) | 2013-06-26 | 2017-04-11 | Infineon Technologies Austria Ag | Multiphase regulator with self-test |
| KR20160039680A (ko) * | 2013-08-06 | 2016-04-11 | 베드락 오토메이션 플렛폼즈 인크. | 스마트 전력 시스템 |
| EP3148063A1 (en) * | 2015-09-24 | 2017-03-29 | IDT Europe GmbH | Predictive current share system and control method for controlling this system |
| DE112015007206T5 (de) * | 2015-12-22 | 2018-09-13 | Intel Corporation | Integrierter Spannungsregler mit vergrößerter Stromquelle |
| US10224816B2 (en) | 2017-03-16 | 2019-03-05 | Dell Products L.P. | Individual phase temperature monitoring and balance control for smart power stage-based voltage regulator |
| US10680507B2 (en) | 2017-04-28 | 2020-06-09 | Infineon Technologies Austria Ag | Method and apparatus for multiphase regulator with thermal adaptive phase add/drop control |
| DE102017207998B3 (de) * | 2017-05-11 | 2018-08-30 | Dialog Semiconductor (Uk) Limited | Spannungsregler und Verfahren zum Vorsehen einer Ausgangsspannung mit reduzierter Spannungswelligkeit |
| CA3065754A1 (en) * | 2017-06-01 | 2018-12-06 | Eaton Intelligent Power Limited | Multi-phase power supplies for light fixtures |
| JP7128280B2 (ja) * | 2017-08-31 | 2022-08-30 | アクティブ－セミ（ビーブイアイ）・インコーポレーテッド | 多相変換器システムおよび制御方法 |
| US11101638B2 (en) * | 2018-10-05 | 2021-08-24 | Analog Devices Global Unlimited Company | Semiconductor die including multiple controllers for operating over an extended temperature range |
| US11837958B2 (en) * | 2018-12-12 | 2023-12-05 | Infineon Technologies Austria Ag | Multiphase power converter |
| DE102018221630B3 (de) | 2018-12-13 | 2019-12-05 | Hashtrend AG | Stromversorgungseinheit für eine Mehrzahl an Rechensystemen |
| US11333701B2 (en) | 2020-01-27 | 2022-05-17 | Keysight Technologies, Inc. | Current supply device and test system including the same |
Family Cites Families (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4975820A (en) | 1989-09-01 | 1990-12-04 | National Semiconductor Corporation | Adaptive compensating ramp generator for current-mode DC/DC converters |
| JP3889046B2 (ja) * | 1995-06-12 | 2007-03-07 | サムスン エレクトロニクス カンパニー リミテッド | デジタイザコントローラ |
| US5847950A (en) * | 1997-02-19 | 1998-12-08 | Electronic Measurements, Inc. | Control system for a power supply |
| US5903452A (en) | 1997-08-11 | 1999-05-11 | System General Corporation | Adaptive slope compensator for current mode power converters |
| US5936520A (en) * | 1997-11-13 | 1999-08-10 | Chrysler Corporation | Analog sensor status detection single wire bus multiplex system |
| US6020729A (en) | 1997-12-16 | 2000-02-01 | Volterra Semiconductor Corporation | Discrete-time sampling of data for use in switching regulators |
| US5969513A (en) | 1998-03-24 | 1999-10-19 | Volterra Semiconductor Corporation | Switched capacitor current source for use in switching regulators |
| JP3293779B2 (ja) * | 1998-08-25 | 2002-06-17 | キヤノン株式会社 | 信号処理装置およびその制御方法 |
| US6031743A (en) * | 1998-10-28 | 2000-02-29 | International Business Machines Corporation | Fault isolation in a redundant power converter |
| US6031361A (en) | 1998-10-30 | 2000-02-29 | Volterra Semiconductor Corporation | Voltage regulation using an estimated current |
| US6160441A (en) | 1998-10-30 | 2000-12-12 | Volterra Semiconductor Corporation | Sensors for measuring current passing through a load |
| US6100676A (en) * | 1998-10-30 | 2000-08-08 | Volterra Semiconductor Corporation | Method and apparatus for digital voltage regulation |
| US6198261B1 (en) | 1998-10-30 | 2001-03-06 | Volterra Semiconductor Corporation | Method and apparatus for control of a power transistor in a digital voltage regulator |
| US6628716B1 (en) | 1999-06-29 | 2003-09-30 | Intel Corporation | Hardware efficient wavelet-based video compression scheme |
-
2001
- 2001-10-10 WO PCT/US2001/031608 patent/WO2002031943A2/en not_active Application Discontinuation
- 2001-10-10 JP JP2002535229A patent/JP3934050B2/ja not_active Expired - Lifetime
- 2001-10-10 AU AU2002211583A patent/AU2002211583A1/en not_active Abandoned
- 2001-10-10 EP EP01979647A patent/EP1325546A2/en not_active Withdrawn
- 2001-10-11 TW TW090125071A patent/TW541450B/zh not_active IP Right Cessation
-
2002
- 2002-04-01 US US10/112,738 patent/US6563294B2/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| US20020118001A1 (en) | 2002-08-29 |
| TW541450B (en) | 2003-07-11 |
| AU2002211583A1 (en) | 2002-04-22 |
| WO2002031943A2 (en) | 2002-04-18 |
| JP2004511868A (ja) | 2004-04-15 |
| WO2002031943A3 (en) | 2002-09-06 |
| US6563294B2 (en) | 2003-05-13 |
| EP1325546A2 (en) | 2003-07-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3934050B2 (ja) | 高度にフェーズ化されたパワーレギュレーションのためのシステムおよび方法 | |
| US7007176B2 (en) | System and method for highly phased power regulation using adaptive compensation control | |
| US11356023B2 (en) | Sequence assignment method used in multiphase switching converters with daisy chain configuration | |
| TWI465022B (zh) | Power supply | |
| JP2004529400A (ja) | 適応補償制御を用いる高度にフェーズ化されたパワーレギュレーションシステムおよびその方法 | |
| US6965502B2 (en) | System, device and method for providing voltage regulation to a microelectronic device | |
| US11081954B2 (en) | Phase shedding control method used in multiphase switching converters with daisy chain configuration | |
| US9785127B2 (en) | Power supply device, micro server having the same, and power supply method | |
| US7023672B2 (en) | Digitally controlled voltage regulator | |
| US8487477B2 (en) | Method to properly ramp current sharing | |
| US7518894B2 (en) | Distributed power supply system having reassignable master | |
| US8120203B2 (en) | Intelligent management of current sharing group | |
| US6809678B2 (en) | Data processor controlled DC to DC converter system and method of operation | |
| KR100909576B1 (ko) | 내장형 공급 스위칭을 가진 스위칭 전원 제어기 | |
| US8120205B2 (en) | Adding and dropping phases in current sharing | |
| US11349383B2 (en) | Fault protection method used in multiphase switching converters with daisy chain configuration | |
| JP2016504907A (ja) | 家電装置に電力を供給するための電気回路 | |
| TW201106588A (en) | Way out of balance (WOB) current correction for use with a multi-phase DC-DC converter | |
| US7343503B2 (en) | System for supplying operating voltage to CPU | |
| TW201701578A (zh) | 用於提供電力給電子裝置之電路與電力模組，以及組裝降壓設備之方法 | |
| EP3499696B1 (en) | Switching power supply and method for operating a switched-mode power supply | |
| US20170099047A1 (en) | Electronic system | |
| US20050276081A1 (en) | Protection circuits for a DC-to-DC converter | |
| US20220004248A1 (en) | Central processing unit voltage rail that is independent of power state commands | |
| US20170005580A1 (en) | Voltage conversion device and method of operation |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050708 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20051226 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20060323 |
|
| A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20060407 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060626 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070227 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070314 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 3934050 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110330 Year of fee payment: 4 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130330 Year of fee payment: 6 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |