CN101674075B - 使用反射信号增加总传递电流的高速数字信令装置和方法 - Google Patents

使用反射信号增加总传递电流的高速数字信令装置和方法 Download PDF

Info

Publication number
CN101674075B
CN101674075B CN2009101707517A CN200910170751A CN101674075B CN 101674075 B CN101674075 B CN 101674075B CN 2009101707517 A CN2009101707517 A CN 2009101707517A CN 200910170751 A CN200910170751 A CN 200910170751A CN 101674075 B CN101674075 B CN 101674075B
Authority
CN
China
Prior art keywords
termination
impedance
transmission line
signal
source
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN2009101707517A
Other languages
English (en)
Other versions
CN101674075A (zh
Inventor
约翰·T·康特雷拉斯
路易兹·M·弗兰卡-内托
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Western Digital Technologies Inc
Original Assignee
Hitachi Global Storage Technologies Netherlands BV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Global Storage Technologies Netherlands BV filed Critical Hitachi Global Storage Technologies Netherlands BV
Publication of CN101674075A publication Critical patent/CN101674075A/zh
Application granted granted Critical
Publication of CN101674075B publication Critical patent/CN101674075B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B5/00—Recording by magnetisation or demagnetisation of a record carrier; Reproducing by magnetic means; Record carriers therefor
    • G11B5/02—Recording, reproducing, or erasing methods; Read, write or erase circuits therefor
    • G11B5/09—Digital recording
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B5/00—Recording by magnetisation or demagnetisation of a record carrier; Reproducing by magnetic means; Record carriers therefor
    • G11B5/02—Recording, reproducing, or erasing methods; Read, write or erase circuits therefor
    • G11B5/022—H-Bridge head driver circuit, the "H" configuration allowing to inverse the current direction in the head
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B5/00—Recording by magnetisation or demagnetisation of a record carrier; Reproducing by magnetic means; Record carriers therefor
    • G11B2005/0002—Special dispositions or recording techniques
    • G11B2005/0005—Arrangements, methods or circuits
    • G11B2005/001—Controlling recording characteristics of record carriers or transducing characteristics of transducers by means not being part of their structure
    • G11B2005/0013—Controlling recording characteristics of record carriers or transducing characteristics of transducers by means not being part of their structure of transducers, e.g. linearisation, equalisation
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175—Coupling arrangements; Interface arrangements
    • H03K19/0185—Coupling arrangements; Interface arrangements using field effect transistors only

Landscapes

  • Digital Magnetic Recording (AREA)

Abstract

描述了使用所反射的信号来增加传递到接收机的总电流的信令装置和方法。采用动态源侧传输线端接控制来生成构造地与非反射信号相加以便在接收机处增强信号的反射信号。切换控制选择性地连接以及断开传输线源侧端接电阻器，以便提供信号端接或者将其移除。描述了用在例如包括具有基于感应线圈的写磁头的磁存储设备之类的信令系统中的、使用电压或电流源的驱动器设计。

Description

使用反射信号增加总传递电流的高速数字信令装置和方法
技术领域
本发明涉及使用所发送的信号的预加重(pre-emphasis)的高速信令(signaling)系统。 
背景技术
存在期望增强在传输线上发送到换能器(transducer)或接收机的信号的转换速度的很多应用。在耗费最少量的能量或完全没有额外能量的同时来提供这种增强也是重要的。以下，磁数据存储设备的写线圈传递的电流的特定示例将用作说明性示例，其也包括在降低系统中的能耗的同时来维持线圈中的写电流级别的额外挑战。然而，本发明具有如本领域技术人员所理解的更广泛的应用。 
磁数据存储设备包括前端电路10(见图1)，其将数据读并且写到诸如在硬盘驱动器(HDD)存储设备中使用的存储介质，典型地包括用于在磁介质中读并且写磁转换的一对或多对磁换能器23、24。滑块(slider)13包括读和写换能器元件。读换能器元件23和写换能器元件24也被分别称为读磁头和写磁头。滑块13被安装在致动器臂(未示出)上，该致动器臂将换能器以机械方式定位在旋转盘(未示出)上的磁介质上的所选轨道上。去往以及来自读和写换能器元件的电信号由通过导电路径25A、25B、26A、26B连接的读放大器21和写驱动器22中的适当的电子电路进行处理。读/写通道20从读放大器21读取数据，并且将数据信号提供给写驱动器22。 
写换能器24通过创建与写信号对应的磁通量反转(magnetic fluxreversal)来将关于旋转盘介质的数字信息写在盘上。术语写磁头、写换能器、写元件和写线圈在此可互换地使用。通过写驱动器22为写线圈提供电流。确定所生成磁场的极性的线圈中的电流的方向典型地受控于写驱动器电路中的“H电桥”布置中的四个晶体管开关(未示出)，。 
由于在写驱动器中生成的写电压(或电流)信号的方波性质的影响，写信号的频谱内容往往比读信号具有更高频的分量。为了实现高数据速率，在 写驱动器与写元件之间使用低损耗高带宽传输线。此外，与期望的数据速率相比，写换能器的磁切换速度可以相对较低，这在写信号反转期间需要升压或过冲。为了避免返回到写元件的不期望的信号反射，现有技术的写驱动器通过具有静态(非开关)源端接(termination)的传输线而将电流传递到线圈。写驱动器通常可以是电压型或电流型的。具有标准静态端接线(terminatedline)的电压型写驱动器需要以2ZoIw量级的电压提供级别下进行工作，其中，Zo是将写驱动器连接到线圈的传输线的特征阻抗，Iw是线圈所需的电流。电流型写驱动器使用分路型(shunt-type)线端接，因此，需要在启动时能够提供2Iw量级的电流级别来实现线圈中的Iw。 
低功率的设计典型地需要降低工作电压。由于磁头和介质设计中的物理约束固定了待传送至磁记录系统中的写线圈的用于适当磁记录的电流量，因此降低工作电压涉及降低写驱动器和写线圈之间的轨迹(trace)互连的特征阻抗。这需要特定设计来允许低阻抗传输线的低插入损耗、大带宽和足够的物理宽度。 
现有技术设计的技术将写驱动器的输出阻抗值匹配为等于或比传输线的特征阻抗大很小的百分比。如果写驱动器的阻抗与传输线的特征阻抗显著地不匹配，则在现有技术的设计中可能出现不期望的信号反射。反射信号可能干扰所发送的信号，这导致失真并且使得信号完整性恶化。因此，在现有技术中，不期望的反射信号在写驱动器的输出处端接，这也称为源侧端接(termination)。 
图2是现有技术的具有电流源34、35的电流源型写驱动器22a和建模为简单的LRC元件的接收机24A的概念性说明。例如，写驱动器22a可以用在盘驱动器中，且接收机24A可以是与盘驱动器中的感应写线圈相似的组件。到接收机24A的连接或引线26C、26D具有均为总Zo的一半的特征传输线阻抗Z1和Z2。晶体管开关31a-d(在“H电桥”布置中)控制流过接收机24A的电流的方向(极性)。晶体管开关被以符号形式示出来表示开路(高阻抗)或闭合(导通/低阻抗)状态。在H电桥电路中，电桥的一个引脚(leg)或另一引脚将电流提供到接收机24A中。在盘驱动器的情况下，从一种极性到另一极性的转换将信息记录在磁介质中。如所示的那样，开关31b和31c在31a和31d闭合的同时开路，以便以一个方向施加电流通过接收器24A。开关的状态被反转以便以相反方向施加电流通过接收器24A。在这种配置中，电 阻器29a、29d提供端接。在全差分工作中，图2中节点“C”用作虚拟地。 
Zasio的美国专利4,414,480描述了设计为利用非端接线的信号反射的输出电路，其中，接收电路对于传输线显现为开路。由于当输出信号到达传输线的输出端时被完全反射，因此在接收电路处的信号的幅值可以是输出电路所提供的初始信号的两倍。这是由于反射信号与入射信号结合。这将输出电路的驱动电流需求减少一半。然而，如果由输出电路来反射信号，则这可能干扰切换转换的检测。为了避免这种情况，设计输出电路以使得其输出阻抗近似等于传输线的特征阻抗。因此，输出电路为传输线的输入端提供了串联端接，并且将完全吸收所反射的信号。 
Klaassen等人的美国专利6,671,113描述了减少通过感应记录磁头的电流的反转时间的写驱动器电路。该写驱动器输出级包括具有输出阻抗Zs的源侧端接电路，其中，源侧端接电路输出阻抗Zs基本上等于Zo，并且在预定持续时间之内，在互连电路的输入处的写驱动器的源强度So(其表示电流驱动能力)在写信号的每次极性反转之后被临时放大。Klaassen的源-端接电流型写驱动器实施例示出了通过将短电流脉冲连接到集成引线悬挂(ILS)的输入端而获得写驱动器源强度增强，以使得在电流反转期间在ILS输入端两端创建较高的电压步长。 
John Price，Jr.的美国专利6,721,115描述了据称用于通过在写电流转换期间提升上拉电流而在电流型写驱动器中在切换转换期间提供电流提升的技术。 
注意，上面的两个美国专利都图示了在转换事件处以增大写驱动器中的功耗为代价来提高转换速度的技术水平。 
商用硬盘中的数据速率被期望在接下来的几年中超过3Gbps，且数据速率的持续增长对设计者来说提出了功率和热方面的挑战。写驱动器典型地需要提供大约100mA的电流并且使用5V电源，或近似0.5W的瞬时功率。由于移动HDD应用需要低于2.5W的总功耗(包括电机等)，因此存在以可能最低的功率级别并以改进的更高的速率提供硬盘驱动器中的写能力。 
发明内容
在这个当前专利申请中，描述了改善的低功率设计，其使用数字信令系统(诸如磁记录系统)中的传输线中的信号反射。目的在于利用这些反射来 为接收机(诸如用于磁记录的写线圈)提供附加电流。本发明允许写驱动器提供更少的电流，因此使得写驱动器中的功耗减小，而没有速度性能的恶化。即使将磁记录系统用作本发明的示例性实施例，本领域技术人员也应认可，本发明应用于期望或者需要所发送信号的预加重来提供快速数字信号转换并且补偿传输线互连的低通滤波响应的高速数字信令系统。 
本发明的实施例使用具有被设计为使用信号反射并且加速所写的数据的转换时间的源侧端接和端接控制的发射机。基于待写的数据，该实施例中的发射机确定时序、信号级别以及将(不)端接电连接中的哪一个到传输线并且以什么预定阻抗级别进行端接。 
本发明的一个实施例是数字信令系统，其包括通过传输线连接的发射机和远程接收机，其中至少一个传输线端接电阻器具有用于选择性地连接以及断开传输线源侧端接电阻器的切换控制。所述切换控制动态连接以及断开一个或多个电阻器与所述传输线，从而可以利用信号反射来产生发送到接收机的信号的过冲或预加重。 
本发明的实施例包括写驱动器设计，其使用电压源或电流源，用于具有基于感应线圈的写磁头的磁存储设备。本发明的实施例在传输中使用源侧动态可切换端接，以生成构造地与直接信号相加的信号反射，以增强驱动接收机(诸如写线圈)可用的总电流。在一个实施例中，随着写线圈中一种极性的第一信号源被电连接，端接阻抗对于相反极性的第二信号是电断开的，以在写线圈中生成构造地与第一信号相加的瞬时反射信号。通过控制并且使用当动态移除或者恢复端接时出现的传输线中的反射，在Iw/2的写驱动器电流源的情况下，例如本发明的电流型写驱动器实施例可以接近将线圈处的电流加倍至Iw的理论极限。因此，可以使用大小(demension)为仅提供Iw/2的电流源来实现近似Iw的所需线圈电流。因为反射信号流过写线圈但不流过驱动器电压或电流源，所以本发明允许写驱动器中的更低的瞬时功耗。 
通过传输线的动态端接控制(DTC)来实现接收机中的增加的电流。电子开关用于选择性地移除或者添加端接到在驱动器电源与线圈之间的传输线。在一个实施例中，当写驱动器反转流过线圈的电流的极性时，开关的配置移除用于先前电流路径的端接，以促使生成构造地与直流脉冲相加的反射电流脉冲。这种反射波增加了线圈中总电流脉冲的量值。 
在一种电压型差分写驱动器实施例中，并联到端接电阻器的两个晶体管 开关用于将端接电阻器切换到电路中或者切换到电路外，以生成构造地与直接信号相加的瞬时反射信号。 
在本发明的替换的实施例中，可以通过限制从电路移除端接阻抗的时间来限制生成反射信号的持续时间段。在本发明的又一实施例中，可以结合切换算法来使用部分端接，以进一步限制并且控制反射信号的时序和最大值，以及写驱动器发送到接收机的电压或电流的幅值。 
在又一实施例中，使用在发射机端处的两个传输线端子处的端接的同时切换。该实施例将以差分激励平衡的信号从写驱动器提供给写磁头。 
由受控反射以及写驱动器自身所产生的优化过冲幅值和过冲持续时间是可以预先编程或通过优化过程而求解的参数，其中，例如，使用本发明的信令系统将把具体模式写在盘上并且为读取数据时的最小比特误差率(BER)而优化这些参数。 
附图说明
图1是包括读和写驱动器以及读和写磁头的现有技术的盘驱动中的所选择的组件的简化示意性描述。 
图2是现有技术的电流型写驱动器和接收机的简化示意性描述。 
图3是本发明实施例的简化示意性描述。 
图4(a)是具有第一开关配置的根据本发明的电流型写驱动器的实施例的简化示意性描述。 
图4(b)是具有第二开关配置的根据本发明的电流型写驱动器的实施例的简化示意性描述。 
图4(c)是根据本发明的实施例中的开关控制电路的概念性的示意性描述。 
图5是示出根据本发明实施例的线圈中流动的电流的曲线图。 
图6是使用具有第一开关配置的根据本发明的电压型写驱动器的实施例的简化示意性描述。 
图7是使用具有第二开关配置的根据本发明的电压型写驱动器的实施例的简化示意性描述。 
图8是使用具有强制信号平衡的基于电压源的差分写驱动器的本发明实施例的简化示意性描述。 
图9是使用具有强制信号平衡的基于电流源的差分写驱动器的本发明实施例的简化示意性描述。 
具体实施方式
图3是使用发射机28的本发明实施例的信令系统22x的简化示意性描述，发射机28包括源侧端接和端接控制28A以及脉冲成形和时序控制28B。由传输线27将发射机28连接到接收机24A。基于待写的输入数据以及由读/写通道所提供的I/O控制而在发射机内进行关于源侧端接的控制的判断。在本发明的替换的实施例中，过冲幅值、持续时间和系统在过冲之后返回到的电流级别是这样的参数：其可以被预编程到系统中，可以由用户在任何时间定义(编程)，或者可以通过求解最小化例如由接收机接收到的数据或从盘中读取的数据的比特误差率(BER)的那些参数的优化值的优化算法的方式来确定。在图3的特定实施例中，响应数据输入以及I/O控制的发射机28确定时序、信号级别以及将端接(或不端接)电连接中的哪一个到传输线并且以什么阻抗级别进行端接。发射机28被设计为使用信号反射并且使得所写的数据中的转换时间变小。 
如以下将更详细地讨论的那样，可以使用电流源或电压源来实现发射机28，并且源侧端接的实现细节将相应地改变。本发明通过传输线端接的动态控制来控制反射信号(有时称为“过冲”)持续时间和值。因此，在本发明实施例中，无需由从写驱动器行进到磁头的信号的行程(flight)时间来固定过冲持续时间。本发明的写驱动器可以利用瞬时信号反射来将附加电流提供给接收机(例如线圈)，并且因此节省驱动器中的功率。但是，在替换的实施例中，可以通过驱动器中的开关的控制，而通过传输线的动态重建标准端接来在所选择的时间处停止(中断(absorb))该反射。因此，在替换的实施例中，驱动器可以创建且然后截断/中断信号反射，使得过冲时间缩短到短于整个行程时间的时段。反射的持续时间限制了过冲的持续时间，因此在待利用的所反射信号并不是充足的持续时间的设计中，DTC写驱动器即刻返回到等于或优于而不劣于现有技术的设计。 
此外，可以以信号源级别的相应改变而通过调节所选择的阻抗来可选地改变信号反射的量值。本发明实施例可以使用信号反射来进一步提升已经具有由驱动器产生的某种过冲的信号。可以通过将系统设计为包括中间值阻抗 来控制过冲的级别(从其最大值减少)。一个替换的实施例可以为允许对作为特殊情况的固定阻抗失配(大于或者小于传输线的特征阻抗)进行编程的端接控制提供可编程(可选择)的选项。在发射机是电流源型驱动器的情况下，可以将端接控制编程为以大于传输线的特征阻抗(高达开路等效)的固定阻抗而端接传输线。当发射机是电压源型驱动器时，可以将端接控制编程为使得留下以小于传输线的特征阻抗(低至短路等效)的固定阻抗而端接的传输线。然而，由于这些所选择的中间值阻抗耗费一些功率，因此使用中间值阻抗而不是开路阻抗或短路阻抗在写驱动器处引起某种额外功耗。但仅在最坏的情况下，这种额外功耗才会使得使用本发明的系统消耗太多额外功率而使其等于现有技术的解决方案。 
本发明可以用于具有电压驱动源或电流驱动源的驱动器，并且可以用于差分或单端设计。为了说明的清楚，将以简化的形式来呈现示意图。例如，开关将以符号形式示出为机械开关，以通过简单的形式示出：所选择的元件或组件选择性地连接到电路路径或得以从电路路径有效地移除。但可以通过根据现有技术的各种方式来实现概念性开关的功能。例如，在以下示例示出与电流源串联的类似概念性机械开关的情况下，可以使用受控以在高阻抗状态或可忽略的低阻抗状态下工作的晶体管来实现切换功能。但等效地，可以将电流源设计为具有可选择的“断开状态”，从而将通-断开关内置于电流源中。可以使用现有技术来设计很多其它切换方案。 
首先将讨论电流驱动的实施例。图4(a)概念性地示出根据本发明的具有动态端接控制(DTC)的电流型写驱动器22b。图4(a)旨在作为用于帮助解释本发明的概念的概念性说明，而不是解释实际的实施方案。例如，如对于本领域技术人员显而易见的那样，可以使用单个电流源。电流源i134和i2 35通过晶体管开关36a、36b、38a、38b将直流交替提供给写线圈24。开关的控制线36a′、36b′、38a′、38b′用于控制开关的通-断状态，并且诸如图4(c)所示那样连接到开关控制电路，以下将进一步对此进行讨论。可以使用现有技术来实现开关的控制电路。虽然示出四条控制线，但在一个替换的实施例中，如以下将进一步讨论的那样，控制电路将这四条线减少为单条数字控制线，其选择四个开关处于图4(a)所示的状态下还是处于图4(b)所示的状态下。 
晶体管开关用于控制流过写线圈24的电流方向以及端接电阻器37、39的连接/活动。当开关36a如图4(a)所示闭合时，开关36b是开路的。因此， 在该第一实施例中，开关36a、36b用于将源i134或者电阻器37连接到写线圈24的左侧。当开关36b闭合时，连接到信号地的电阻器37的阻抗被选择用于提供传输线端接。优选地，电阻器37和39的阻抗分别等于Z1和Z2。 
写线圈24右侧的组件与左边的上述组件相似；然而，在该实施例中，开关38a、38b与开关36a、36b相对地工作。因此，当开关38b开路时，开关36b闭合，诸如此类。这意味着每次两个端接电阻器37、39中仅一个电连接到电路。(在以下所描述的替换的实施例中，两个端接电阻器可以同时连接以便截断信号反射。)当出现从一种配置状态进入另一配置状态的切换时，效果在于移除端接电阻器并且生成瞬时信号电流反射，采用该瞬时信号电流反射以在线圈中产生高于由来自任一电流源的直流所提供的电流级别。因此，不同于现有技术中写驱动器中的连续端接线，本发明的该实施例通过利用由端接电阻器的动态移除导致的线上的反射来提升线圈中的写信号电流。在不从写驱动器电流源抽取附加电流的情况下实现了增加的写信号电流，因此，这是不减少在写线圈处的写转换速度的功率节省方案。线圈中的效果对于源于写驱动器的直流以及通过使用信号反射而产生的电流是相同的。 
图4(a)中的开关配置(在该文献中被称为开关的第一状态)通过闭合的开关36a、通过线圈24、然后通过闭合的开关38b、并通过电阻器39而将电流源i134串联连接到信号地。在该状态下，电流源i134传输线通过电阻器39而端接到信号地。开关38a是开路的，其将电流源i235与线圈24断开。开关36b在该状态下也是开路的。从电流源i134通过线圈的直流的方向将可以任意地被称为“负”，并且从电流源i235通过线圈的直流方向将被称为“正”。 
图4(b)是根据本发明的写驱动器22b中的第二开关配置的简化示意性图示。在这种第二配置(或状态)中的四个开关与它们在图4(a)所示的第一配置(或状态)中的状态相反。因此，现在开关38a闭合，38b开路，这允许来自源i235的电流以相反(正)方向流过线圈24。开关36a开路，其断开电流源i134，而开关36b闭合以将电阻器37(其连接到信号地)连接到电流路径。 
图4(c)图示了用于图4(a)和图4(b)的电流型驱动器实施例的脉冲成形和时序控制电路28B。在该实施例中，来自读/写通道20的标准写信号被用作输入来生成用于开关控制36a′、36b′、38a′、38b′的信号。可以使用标准逻辑元件来实现脉冲成形和时序控制电路28B。如以下所描述的那样，其 它实施例中的脉冲成形和时序控制电路可以具有不同的输入以及不同数目的输出信号。控制信号是待写入的数据序列(可选地由诸如特定过冲级别和持续时间之类的用户输入进行修改，或由调整过冲级别和持续时间以使得读取数据时的BER最小化的优化算法进行确定)的函数。 
正电流与负电流之间的来回转换(反复)在磁介质中写入用于对信息比特进行编码的磁反转。在该实施例中，写驱动器的反复(toggling)受控于如现有技术那样提供输入数据的读/写通道。本发明利用瞬时未端接线中的传输线反射来在写线圈中产生比任一电流源i134或i235提供的更高的最大瞬时电流级别。将参照图4(a)的负配置与图4(b)的正配置之间的开关状态的来回的转换来解释根据本发明的写驱动器22b的工作。首先假设已经建立了图4(a)的负配置对于任何反射足够长以便将其减小到可忽略的级别，并且来自i134的电流正流入图4(a)所示的组件。 
图5是在解释写驱动器22b的工作中使用的、流入线圈的电流的简化曲线图。在以上段落中描述的流过线圈的电流i1在曲线图上被示为水平分段54。为了图示的简化，将电流示出为方波，但由于在真实系统中没有瞬时响应，因此实际波形将是圆形的。在该状态下，来自电流源i134的信号通过电阻器39有效地端接到信号地。 
现在假设开关配置从图4(a)的开关配置翻转到图4(b)的开关配置，即从负到正。该切换点在图5中标记为41。在正配置中，电流源i134通过开路开关36a(即，晶体管开关36a处于不导通、高阻抗模式)与电路断开，但从左到右(根据图的布局)行进的已经启动的i1电流信号填充两条传输线32、33，并且现在将被由通过闭合的开关38a和先前连接电阻器39的开路开关38b而连接的两个电流源i235所提供的高阻抗即刻反射。注入传输线的电流i1将传播直到适当地端接为止。当开关38b开路时，移除由电阻器39提供的端接，这有效地移除了先前端接。因此，上述已经启动的i1电流将仅通过电阻器37而端接，其中现在电阻器37在线圈的相反侧通过闭合开关36b而连接在电路中。以此方式，瞬时生成以相反方向(图4(b)中的右到左)流过线圈的所反射的-i1电流。该所反射的-i1电流将被看作为传统设计中的不期望的“过冲”。 
在生成所反射的电流-i1的同时，电流源i235通过闭合的开关38a将其电流i2注入传输线。所反射的-i1电流以与直接i1电流相反的方向流动。因此，所反射的-i1电流以与直接i2电流相同的方向流过线圈。结果是，在图5中如 分段55所描绘的时间段之内，直接i2电流和通过线圈的所反射的-i1电流构造地组合(相加)并且产生有效值： 
ieff＝|-i1|+|i2| 
此时通过线圈的电流ieff的量值可以是任一电流源所提供的电流的有效的两倍。 
因为所反射的-i1电流在等于通过传输线32、33的信号行程时间的时段之后最终结束，所以该效果是瞬时的。然后通过线圈的电流落入图5中分段56所表示的i2电流值。 
当写驱动器从正配置切换到负配置时，结果相似，但符号相反。从正到负的切换在图5中示出为点42。现在电流源i235通过开关38a的开路而断开，并且电流源i134切换到电路中。从右到左(根据图的布局)行进的已经启动的i2电流填充两条传输线，现在将通过闭合的开关36a和开路的开关36b(其先前连接电阻器37)而连接的两个电流源i134所提供的高阻抗而被即刻反射，并且将仅通过现在由闭合的开关38b连接的电阻器39而端接。同时，电流源i134将其自身的电流注入传输线中。结果是，在图5中如分段57所描绘的时间段之内，直接i1电流和通过线圈的所反射的-i2电流组合(相加)并且产生电流： 
ieff＝|i1|+|-i2| 
分段57中的电流的方向与分段55的电流的方向相反。如分段58所描绘，即刻反射的-i2电流最终结束，仅留下流入线圈的直接i1电流。在切换点43处，写驱动器再次切换到正配置，并且处理如上述那样进行重复。 
可以通过将传输线保持为非端接的时间的控制以及由电流源i134和电流源i235注入到线中的电流级别的控制来实现电流级别(反射的和直接的两者)的可编程性。应该注意，每当晶体管开关开路或闭合时，在线圈得知开关的转换所产生的任何效果之前存在传播延迟。这种传播延迟正比于从写驱动器到线圈的互连组件的长度。图5未示出传播延迟。每次需要电流极性改变以在磁介质上写磁转换时就拨动开关，且在图5中将线圈处的电流级别示为理想化的瞬时响应。理想地，同时拨动开关(开路或闭合)。从写驱动器到线圈的电流信号的有限传播时间对于待生成的反射电流来说是必要的。因此，当拨动开关时，本发明利用传输线上的自然传播延迟来使得电流幅值达到更高的级别，导致电流方向随之反转以及线圈感知的电流级别的增大。 
以下将给出描述本发明的电流型实施例的替换的方法。写线圈24具有连接到传输线32、33的两个电连接或引线26A、26B。写线圈的第一引线26A和传输线32(使用开关36a、36b)可切换地连接到第一电阻器37(其继而连接到信号地)或第一电流源34之一。写线圈的第二引线26B和传输线33(使用两个开关38a、38b)选择性地连接到第二电阻器39(其继而连接到信号地)或第二电流源35之一。在该实施例中，通常将写驱动器保持在将被称为正和负的两个状态之一。在第一状态(负)下，第一电流源34连接到线圈，以便驱动直接电流通过线圈并且进入端接电阻器39，并且然后到信号地。在第二状态(正)下，第二电流源35连接到线圈，以便以相反方向驱动直接电流通过线圈并且进入端接电阻器37，并且然后到信号地。通过将写驱动器从一个状态切换到另一状态而将磁转换写入存储装置中的磁介质中，由此将流入线圈的电流的方向反转，并且生成添加至来自电流源之一的直接电流的所反射的电流脉冲。因此，写操作具有与写入信息的“1”或“0”的二进制比特对应的两种极性。因此，可以将一种写操作描述为以如图4(a)所示的负状态下的写驱动器开始。然后写操作将开关36a开路、将开关36b闭合、将开关38b开路并且将开关38a闭合。优选地近似同时地执行这些操作。 
可以将互补(reciprocal)的写操作描述为以如图4(b)所示的正状态下的写驱动器开始。然后写操作将开关36b开路、将开关36a闭合、将开关38a开路并且将开关38b闭合。优选地近似同时地执行这些操作。 
图6是使用具有第一开关配置(或开关状态)的根据本发明的电压型写驱动器22v的实施例的概念性说明。在该实施例中，差分电压源型驱动器51提供功率，并且被提供输入数据。在电压源输出线与用于写线圈24的传输线32、33之间是与具有控制线56′、57′的晶体管开关56、57并联的端接电阻器59a、59b。因为开关56电气并联到电阻器59a，所以当开关56如所示那样闭合(导通)时，其具有从电路移除端接电阻器59a的效果。因此，当开关56开路时，电阻器59a充当传输线端接阻抗，但开关56允许在线56′的控制下移除端接。开关57和电阻器59b以类似的方式工作。 
图7示出具有第二开关配置(或开关状态)的根据本发明的电压型写驱动器22v，其中，开关56开路，且开关57闭合。在第一实施例中，写驱动器22v通过在两个开关配置之间反复来工作。电压型实施例的运作在原理上类似于上述电流型的运作。当驱动器从一种开关配置反复到另一开关配置时， 瞬时行程中的信号有效地断开端接，并且被反射，从而其被构造地相加到电压驱动器所生成的新的直接信号。写线圈处的电流将具有与图5中所示的电流相同的形状，并且其包括将所反射的信号的电压构造地相加到直接电压信号的瞬时过冲时段。 
图6和图7的电压型实施例的切换控制仅具有两个输出。在该实施例中，来自读/写通道20的标准写信号用作对开关控制电路的输入，以生成用于开关控制线56′、57′的信号。可以使用标准逻辑元件实现控制电路。 
本领域技术人员应理解，开关控制电路可以是以在读/写驱动器与读/写磁头之间的行程时间的知识而预先编程的，或者可以装配有使用预先编程的算法来确定一旦系统进入工作的行程时间的额外电路。 
现在将讨论截断所反射的信号的本发明的替换实施例。在电压或电流驱动的实施例中，有可能的是，写线圈处所反射的信号的自然持续时间可超过给出存储系统的目标数据速率所需的时间。从反射信号创建的过冲将具有到达写线圈并且返回的信号(源输出)的“行程时间”Δtflight所定义的自然持续时间。在Δtflight大于目标数据速率所需的情况下，可以通过将端接电阻器重新连接到电路中来有效地截断过冲。在这组实施例中，写驱动器将具有由开关控制电路建立的附加开关配置。例如，使用电压源实施例作为基础，截断过冲时段的替换方法将从图6的配置转换到图7的配置(或反之亦然)，并且，在某个期望的过冲时间之后，其将转换到其中两个开关56、57均开路的新配置。在某一时间之后，当线中不存在待反射的信号时，开关之一将返回如图7(或图6，在以相反方向的转换的情况下)所示的位置，这将通过不使电流运行通过与活动(active)电压源相关联的其源侧端接而使得使用DTC的系统节省功率。实现该实施例的开关控制电路可包括用于限制开关在电压驱动器反转之后保持闭合的持续时间的定时器。实现截断的电流型实施例相似地具有在所选择的时间段之后重新连接端接电阻的时序逻辑，并且当在线上没有可以通过利用反射来使用的信号时，其可以在某一期望时间间隔之后断开它，这也将在写驱动器中节省功率。 
图8是使用具有信号的强制平衡的基于电压源的差分放大器写驱动器22d的本发明实施例的简化示意性描述。以差分电压放大器配置来布置互补金属氧化物半导体(CMOS)晶体管71a、71b、71c、71d，并且使用电流源64来对其进行偏置。端接电阻器79a、79b分别与开关66、67并联，并且优 选地等于Ro/2。在无损传输线的情况下，Ro＝Zo。将φ0表示的同一控制信号用于开关66、67。在该实施例中，通过将开关66、67的控制线结合在一起，强制传输线中信号的对称和平衡。在该差分实施方案中，两个端接负载的同时切换是期望的，并且使得信号平衡。因此，虚拟地出现在电路的对称中心。使用差分平衡信号，使得到达其轨迹(trace)可能被安排在临近附近中的其它系统的信令的电势耦合减小。 
图9是使用具有信号的强制平衡的基于电流源的差分写驱动器22e的本发明实施例的简化示意性描述。以差分电流放大器配置来布置双极性晶体管81a、81b、81c、81d，并且使用电流源84来对其进行偏置。端接电阻器89a、89b分别与开关86、87串联，并且优选地等于Ro/2。在无损传输线Ro＝Zo的情况下，将φ0所表示的同一控制信号用于开关86、87。在该实施例中，通过将开关86、87结合在一起，强制传输线中的信号的对称和平衡。 
已经以特定实施例的形式描述了本发明。对于本领域技术人员明显的或显而易见的替换和变形都意在在本发明的范围内。本领域技术人员应理解，以上的本发明描述，即使使用其对于存储(硬盘驱动)系统的应用而呈现，也可以扩展到可利用传输线效应来产生所发送信号的期望过冲的其它高速数字链路。在这样的系统中，过冲可以被称为所发送信号的预加重，并且可以用于在接收机侧提供更尖锐的转换，并且补偿在发射机与接收机之间的链路中的可能的带宽限制。本领域技术人员还应理解，在由电阻器“R”表示接收机的情况下，可以将“L”和“C”元件解释为例如可能与在接收机端处的封装寄生有关的寄生组件。在此情况下，本专利申请中的发明将通过动态利用信号反射而提供生成所发送信号的预加重的低功率解决方案。 

Claims (20)

1.一种信令系统，包括：
接收机；
传输线，将所述接收机连接到发射机；以及
发射机，其通过所述传输线将信号发送到所述接收机，所述发射机包括源侧端接以及用于控制源侧端接来生成增强所述信号的信号反射的端接控制；
其中，所述端接控制使用源侧动态可切换端接来在传输时选择性地连接和断开传输线源侧端接电阻器，以产生构造地与直接信号相加的信号反射。
2.如权利要求1所述的信令系统，其中，所述端接控制包括用于在受控时间段之后中断信号反射的装置。
3.如权利要求2所述的信令系统，其中，所述用于中断信号反射的装置包括用于以等于所述传输线的特征阻抗的阻抗来在所述发射机端处端接所述传输线的装置。
4.如权利要求1所述的信令系统，其中，所述端接控制包括用于控制所述源侧端接阻抗级别以生成传输线信号反射的装置。
5.如权利要求1所述的信令系统，其中，所述端接控制包括：第一状态，其中，等于所述传输线的特征阻抗的第一阻抗端接所述传输线；以及第二状态，其中，第二阻抗端接所述传输线，并且在所述接收机处产生增大所述信号的信号反射。
6.如权利要求5所述的信令系统，还包括：用于通过以所述传输线的特征阻抗在所述发射机端处端接所述传输线而在已经经过所选择的时间段之后端接所述信号反射的装置。
7.如权利要求1所述的信令系统，其中，所述源侧端接至少包括：第一和第二可选择阻抗，其中，第一可选择阻抗是等于所述传输线的特征阻抗的阻抗，第二可选择阻抗是比所述特征阻抗更低的阻抗，其端接所述传输线并且在所述接收机处产生增大所述信号的信号反射。
8.如权利要求1所述的信令系统，其中，所述源侧端接至少包括：第一和第二可选择阻抗，其中，第一可选择阻抗是等于所述传输线的特征阻抗的阻抗，第二可选择阻抗是比所述特征阻抗更高的阻抗，其端接所述传输线并且在所述接收机处产生增大所述信号的信号反射。
9.如权利要求1所述的信令系统，其中，用于所述系统返回到过冲之后的信令过冲幅值、过冲持续时间或电流级别是可编程的。
10.如权利要求1所述的信令系统，还包括：用于执行优化算法以确定用于所述系统在过冲之后返回的优化信令过冲幅值、优化信令过冲持续时间或电流级别的装置。
11.如权利要求1所述的信令系统，其中，所述发射机是电流源型驱动器，并且其中，所述端接控制被编程为以高于所述传输线的特征阻抗的固定阻抗来端接所述传输线。
12.如权利要求1所述的信令系统，其中，所述发射机是电压源型驱动器，并且其中，所述端接控制被编程为留下以低于所述传输线的特征阻抗的固定阻抗来端接的传输线。
13.一种操作信令系统的方法，包括：
通过以第一源阻抗配置端接的传输线而将第一信号发送到接收机；以及
切换到第二源阻抗配置以端接所述传输线，所述第二源阻抗配置生成增强所述信号的信号反射；
其中，通过使用源侧动态可切换端接来在传输时选择性地连接和断开传输线源侧端接电阻器，以产生构造地与直接信号相加的信号反射。
14.如权利要求13所述的方法，还包括：在切换到第二源阻抗配置之后，在受控时间段之后中断所述信号反射。
15.如权利要求13所述的方法，其中，切换到第二源阻抗配置还包括：将源侧端接阻抗瞬时增加到高于所述传输线的特征阻抗的值。
16.如权利要求13所述的方法，其中，切换到第二源阻抗配置还包括：将源侧端接阻抗瞬时减小到低于所述传输线的特征阻抗的值。
17.如权利要求13所述的方法，其中，所述信令系统包括与第一和第二开关分别并联的第一和第二端接电阻器，并且其中，切换到第二源阻抗配置还包括：通过闭合第一和第二开关来同时地移除第一和第二端接电阻器。
18.如权利要求13所述的方法，其中，所述信令系统包括具有分别与第一和第二开关并联的第一和第二源端接电阻器的差分电压源，并且其中，切换到第二源阻抗还包括：闭合所述第二开关以及开路所述第一开关。
19.如权利要求18所述的方法，还包括：在所述第二开关闭合而所述第一开关开路的情况下，将第二信号发送到所述接收机。
20.一种操作存储设备的方法，包括：
使用用于连接写驱动器和写线圈的传输线的第一源阻抗端接配置，以第一驱动器信号在第一方向上建立流入所述写线圈的第一电流；以及
通过切换到所选择的第二源阻抗端接配置而写第一极性的磁转换，以在第二方向上生成流入所述写线圈的与所述第一电流相加以便在所述写线圈中形成增强的信号电流的反射电流；
其中，通过使用源侧动态可切换端接来在传输时选择性地连接和断开传输线源侧端接电阻器，以产生构造地与所述第一电流相加的反射电流。
CN2009101707517A 2008-09-09 2009-09-09 使用反射信号增加总传递电流的高速数字信令装置和方法 Active CN101674075B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US12/283,225 2008-09-09
US12/283,225 US7786754B2 (en) 2008-09-09 2008-09-09 High speed digital signaling apparatus and method using reflected signals to increase total delivered current

Publications (2)

Publication Number Publication Date
CN101674075A CN101674075A (zh) 2010-03-17
CN101674075B true CN101674075B (zh) 2013-01-02

Family

ID=41799068

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2009101707517A Active CN101674075B (zh) 2008-09-09 2009-09-09 使用反射信号增加总传递电流的高速数字信令装置和方法

Country Status (2)

Country Link
US (1) US7786754B2 (zh)
CN (1) CN101674075B (zh)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010123233A (ja) * 2008-11-21 2010-06-03 Hitachi Global Storage Technologies Netherlands Bv 磁気ディスク・ドライブ及び磁気ディスクへのデータ記録方法
US7933090B1 (en) * 2009-01-14 2011-04-26 Western Digital Technologies, Inc. Disk drive establishing write current limits prior to optimizing the write current for a plurality of tracks
US8421510B2 (en) 2010-06-15 2013-04-16 Texas Instruments Incorporated Low voltage high-speed wave shaping circuitry
US8424418B1 (en) 2010-09-30 2013-04-23 Western Digital Technologies, Inc. Systems and methods for coupling screwdrivers to screw finders
US8643973B2 (en) * 2011-10-25 2014-02-04 Texas Instruments Incorporated Method and apparatus for reflection cancellation
US20140173081A1 (en) * 2012-11-13 2014-06-19 Joshua P. Knapp Method and apparatus for discovery and enumeration of sequentially networked devices
JP2016029785A (ja) * 2014-07-18 2016-03-03 株式会社東芝 通信システム
US9497049B2 (en) * 2014-09-04 2016-11-15 Qualcomm Incorporated Wideband transmitter with high-frequency signal peaking
US9165596B1 (en) * 2015-03-13 2015-10-20 HGST Netherlands B.V. Magnetic recording disk drive with multiple preamplifiers and common transmission line with impedance compensation
US9647551B2 (en) * 2015-08-14 2017-05-09 Qualcomm Incorporated Switched power control circuits for controlling the rate of providing voltages to powered circuits, and related systems and methods
JP2018207195A (ja) * 2017-05-31 2018-12-27 セイコーエプソン株式会社 回路装置及び電子機器

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4414480A (en) * 1981-12-17 1983-11-08 Storage Technology Partners CMOS Circuit using transmission line interconnections
US6154047A (en) * 1996-07-03 2000-11-28 Fujitsu Limited Bus configuration and input/output buffer
CN1134951C (zh) * 1999-01-28 2004-01-14 英特尔公司 通用串行接口收发机和相关方法

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3660675A (en) * 1970-05-05 1972-05-02 Honeywell Inc Transmission line series termination network for interconnecting high speed logic circuits
US5705937A (en) 1996-02-23 1998-01-06 Cypress Semiconductor Corporation Apparatus for programmable dynamic termination
US5822141A (en) 1996-03-27 1998-10-13 International Business Machines Corporation High speed FET write driver for an inductive head
US5731711A (en) * 1996-06-26 1998-03-24 Lucent Technologies Inc. Integrated circuit chip with adaptive input-output port
US6323672B1 (en) 1997-06-25 2001-11-27 Sun Microsystems, Inc. Apparatus for reducing reflections when using dynamic termination logic signaling
US6323673B1 (en) 1997-06-25 2001-11-27 Sun Microsystems, Inc. Apparatus for dynamic termination logic signaling
US6201653B1 (en) 1998-06-12 2001-03-13 International Business Machines Corporation By-pass write drivers for high-performance data recording
US6577179B2 (en) 1999-11-15 2003-06-10 Intel Corporation Dynamic line termination with self-adjusting impedance
US6356113B1 (en) 1999-12-28 2002-03-12 International Business Machines Corp. Recording channel with voltage-type write driver for use with transmission-line interconnect
TW538339B (en) * 2000-11-14 2003-06-21 Via Tech Inc Single transmitting/receiving bus structure for middle point pull-up
US6671113B2 (en) 2001-03-06 2003-12-30 International Business Machines Corporation Characteristically terminated write driver with compensation for magnetic response and method therefor
US6721115B2 (en) 2002-04-09 2004-04-13 Texas Instruments Incorporated System and method for enhancing write driver performance
US7133234B2 (en) 2003-07-08 2006-11-07 Texas Instruments Incorporated Hard disk drive preamplifier write driver
US7206155B2 (en) 2003-10-29 2007-04-17 Texas Instruments Incorporated High-speed, low power preamplifier write driver
US7009894B2 (en) 2004-02-19 2006-03-07 Intel Corporation Dynamically activated memory controller data termination
US7035028B2 (en) 2004-05-12 2006-04-25 Stmicroelectronics, Inc. Disk drive write driver with boosting circuit to improve output voltage swing
JP2006164312A (ja) 2004-12-02 2006-06-22 Hitachi Ltd 半導体装置およびそれを用いた磁気記録再生装置
US7417209B2 (en) 2006-02-24 2008-08-26 Hitachi Global Storage Technologies Netherlands Bv Recording disk drive with reduced noise thermal flyheight control
US7619843B2 (en) 2006-11-14 2009-11-17 Hitachi Global Storage Technologies Netherlands, B.V. Write through drivers for disk drive systems

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4414480A (en) * 1981-12-17 1983-11-08 Storage Technology Partners CMOS Circuit using transmission line interconnections
US6154047A (en) * 1996-07-03 2000-11-28 Fujitsu Limited Bus configuration and input/output buffer
CN1134951C (zh) * 1999-01-28 2004-01-14 英特尔公司 通用串行接口收发机和相关方法

Also Published As

Publication number Publication date
US7786754B2 (en) 2010-08-31
CN101674075A (zh) 2010-03-17
US20100061005A1 (en) 2010-03-11

Similar Documents

Publication Publication Date Title
CN101674075B (zh) 使用反射信号增加总传递电流的高速数字信令装置和方法
CN101617494B (zh) 三相极性编码串行接口
KR101920545B1 (ko) 연결가능한 디바이스들의 자기 연결 및 정렬
US10355696B1 (en) Josephson polarity and logical inverter gates
CN101171750B (zh) 发送装置
US6917484B2 (en) Damping resistor boost writer architecture
KR20180013645A (ko) 신뢰성 있는 데이터 전송 및 저전력 소비를 위한 자기띠 데이터 전송 시스템 및 방법
CN110148543A (zh) 一种磁保持继电器的上电自动切换电路
CN102324922A (zh) 低压差分信号驱动电路与数字信号传输器
WO2000018075A1 (en) Methods and circuits for generating a preemphasis waveform
CN202145631U (zh) 一种驱动直流电机的电路
CN101394377A (zh) 预加重装置和低压差分信号发射器
JPH07271928A (ja) 非接触並列データ転送装置およびメモリカード
CN105335849A (zh) 移动支付装置
JP4119062B2 (ja) 終端回路
CN101917575B (zh) 一种led-tv电源电路
US6650493B2 (en) Pulsed write current adapted for use with a field maintenance current in a data storage device
KR101917119B1 (ko) 저 전력 소비의 mst 구동 ic
CN203858539U (zh) 交换机mdc连接电路
CN217545871U (zh) 预充电电路
WO2001054279B1 (en) A register having a ferromagnetic memory cells
CN202275100U (zh) 一种智能电能表磁保持继电器驱动电路
WO2009152047A2 (en) Hybrid laser diode drivers
CN105991160A (zh) 一种信号处理装置
KR20200137687A (ko) 떨림 억제 회로를 포함하는 차량용 통신 시스템

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C56 Change in the name or address of the patentee

Owner name: HGST NETHERLANDS BV

Free format text: FORMER NAME: HITACHI GLOBAL STORAGE TECH

CP01 Change in the name or title of a patent holder

Address after: Amsterdam

Patentee after: Hitachi Global Storage Technologies Netherlands B. V.

Address before: Amsterdam

Patentee before: Hitachi Global Storage Tech

TR01 Transfer of patent right
TR01 Transfer of patent right

Effective date of registration: 20190125

Address after: American California

Patentee after: Western Digital Technologies, Inc.

Address before: Amsterdam

Patentee before: Hitachi Global Storage Technologies Netherlands B. V.