CN101667828A

CN101667828A - 扩频时钟产生器

Info

Publication number: CN101667828A
Application number: CN200810213776A
Authority: CN
Inventors: 韩松融
Original assignee: Faraday Technology Corp
Current assignee: Faraday Technology Corp
Priority date: 2008-09-04
Filing date: 2008-09-04
Publication date: 2010-03-10

Abstract

一种扩频时钟产生器，包括调制模块以及电压控制延迟器。调制模块提供控制电压。电压控制延迟器耦接于调制模块，根据控制电压对输入时钟信号进行频率调制以提供输出时钟信号。其中输出时钟信号的调制函数为时间的周期函数。

Description

扩频时钟产生器

技术领域

本发明涉及一种扩频时钟产生器(SSCG：spread-spectrum clockgenerator)，特别是涉及一种包含电压控制延迟器(VCDL：voltage-controlleddelay line)的扩频时钟产生器。

背景技术

扩频(spread-spectrum)是对时钟频率进行调制的一种技术。未经过扩频的一般时钟信号，频率是固定不变的。这种时钟信号的能量集中在单一频谱分量(tone)，电磁干扰(EMI：electro-magnetic interference)较严重。而经过扩频的时钟信号，其能量会分散到多个频谱分量，如此可降低每一分量的振幅，减少电磁干扰。图1A和图1B绘示两种已知的扩频方式。图1A绘示向下扩频(down spread)方式，也就是向低频伸展，原来的时钟信号频谱标示为102，扩频后的时钟信号频谱标示为101。图1B则绘示中心扩频(centerspread)方式，也就是同时向高频和低频伸展，原来的时钟信号频谱标示为104，扩频后的时钟信号频谱标示为103。

图2绘示一个典型的时钟频率调制函数(modulation profile)，这里的调制函数是指经过扩频的时钟信号的频率对时间的变化关系。扩频有两个主要参数。第一个是调制比例(MP：modulation percentage)，也就是频率最大变化量和原始时钟频率的比例。图2的函数属于中心扩频，扩频前的原始频率为F_center，而调制比例为(F_max-F_center)/F_center或(F_center-F_min)/F_center。第二个主要参数是调制频率(MF：modulation frequency)，也就是调制函数的周期的倒数，例如图2函数的调制频率为F_MOD。

图3绘示几种已知的时钟频率调制函数与其对应的输出频谱。图3可视为一个3x2的表格，其中第一行绘示三种已知调制函数，包括正弦波、三角波、以及Hershey′s Kiss，而第二行则绘示经过左边的调制函数扩频之后的时钟信号频谱。如图3所示，Hershey′s Kiss为最佳调制函数，其输出的频谱振幅最平均也最低，电磁干扰最轻微。

图4是一个以锁相回路(PLL：phase-locked loop)为基础的传统扩频时钟产生器400的电路示意图。其中分频器401、402、相位频率检测器(phase/frequency detector)403、电荷泵(charge pump)404、以及电压控制振荡器(VCO：voltage control oscillator)405构成主要的锁相回路。电阻R1以及电容C1、C2构成的低通滤波器(low-pass filter)可平缓电荷泵404的输出，使输出时钟信号Fout的频率变动较为稳定。节点406接收一个三角波，此三角波控制输出时钟信号Fout的扩频。

在这一类的扩频时钟产生器中，锁相回路的回路频宽(loop bandwidth)都很低，回路滤波器必须设计得很大，因此电容C1和C2会占据很大的面积，电容面积通常是其余电路的一到三倍。因为这两颗大电容，锁相回路的锁定时间会拉得很长，甚至达到一般锁相回路的二十倍。如此不但提高了整体面积和成本，效能也不佳。

图5是另一个传统扩频时钟产生器500的电路示意图。扩频时钟产生器500不采用模拟的锁相回路架构，而是采用数字的串列延迟架构。扩频时钟产生器500包括两百级串接的延迟单元511，每个延迟单元511包括一个锁存器(latch)512以及一个可改变延迟时间的反相器(inverter)513。锁存器512的输出端Q控制反相器513的延迟时间。当锁存器512输出1时，反相器513的延迟较长；当锁存器512输出0时，反相器513的延迟较短。复用器(multiplexer)521以及反相器522组成控制电路520，控制电路520的输出为Q₀。扩频时钟产生器500的两百个锁存器512串接成一个序列，两百个反相器513串接成另一个序列。在输入时钟信号Fin的每一个周期，Q₀递移为Q₂₀₀，Q₂₀₀递移为Q₁₉₉，Q₁₉₉递移为Q₁₉₈，依此类推，最后Q₂递移为Q₁。

最初时，Q₁至Q₂₀₀皆为零，控制电路520将Q₀设为1，输入时钟信号Fin通过两百级反相器513成为输出时钟信号Fout，总共历经两百次短延迟，此时输出时钟信号Fout的周期最短而且频率最高。在下一个周期，最右边的锁存器512锁存Q₀，使Q₂₀₀成为1，于是输入时钟信号Fin共历经199次短延迟以及一次长延迟，输出时钟信号Fout的周期稍微延长，频率稍微降低。再下一个周期，右边第二个锁存器512锁存Q₂₀₀，使Q₁₉₉成为1，于是输入时钟信号Fin共历经198次短延迟以及两次长延迟，输出时钟信号Fout的周期更加延长，频率更加降低。就这样，随着信号Q₀的逻辑1逐级深入锁存器序列，输出时钟信号Fout的频率越来越低。当Q₁至Q₂₀₀皆为1时，输出时钟信号Fout的频率处于最低点，此时控制电路520将Q₀设为0。接下来的每一个周期，逻辑0逐级深入锁存器序列，输入时钟信号Fin历经的长延迟逐一被短延迟取代，使得输出时钟信号Fout的频率逐渐回升。如此，只要控制电路520按一定的规律将信号Q₀在0、1之间切换，就能达到扩频的功能。

扩频时钟产生器500是纯数字设计，不包含电容，因此面积较小，但是仍然有缺陷。由于工艺的差异、操作电压变化、以及温度变化等现实因素，每一级反相器513的充放电能力很容易不对称，也就是将其输出信号向上拉和向下拉的能力会不对称。两百级累积下来，当输入时钟信号Fin进入高频领域，输出时钟信号Fout的占空度(duty cycle)会剧烈改变。也就是说，输出时钟信号Fout会严重变形，甚至饱和到全部是高电压或低电压的程度。在这情况下，扩频时钟产生器500不堪使用。

发明内容

本发明提供一种扩频时钟产生器，以解决传统技术的电容面积问题、锁定时间问题、以及占空度问题。

本发明提出一种扩频时钟产生器，包括调制模块以及电压控制延迟器。调制模块提供控制电压。电压控制延迟器耦接于调制模块，根据控制电压对输入时钟信号进行频率调制以提供输出时钟信号。其中输出时钟信号的调制函数为周期函数。

在本发明的一实施例中，上述输出时钟信号的调制函数为正弦波、三角波、或Hershey′s Kiss。

在本发明的一实施例中，上述调制模块包括时钟产生器以及波形重整器(waveform re-shaper)。时钟产生器提供调制时钟信号。波形重整器耦接于时钟产生器与电压控制延迟器之间，根据调制时钟信号提供电压控制延迟器的控制电压。

在本发明的一实施例中，上述调制时钟信号的频率等于输出时钟信号的调制频率。

在本发明的一实施例中，上述时钟产生器为分频器，用以将输入时钟信号的频率除以一预设值，做为调制时钟信号。

在本发明的一实施例中，上述时钟产生器为环式振荡器(ring oscillator)，而且调制时钟信号为固定频率。

在本发明的一实施例中，上述波形重整器包括电荷泵、电容、以及滤波器。电荷泵耦接于时钟产生器。电容耦接于电荷泵。滤波器耦接于电容与电压控制延迟器之间。调制时钟信号控制电荷泵对电容充电或放电，电容因应电荷泵的充电和放电提供三角波，滤波器则根据三角波提供正弦波，做为电压控制延迟器的控制电压。

在本发明的一实施例中，上述波形重整器包括只读存储器(ROM：readonly memory)。此只读存储器储存调制时钟信号与控制电压的对应关系，波形重整器根据调制时钟信号查询只读存储器以提供电压控制延迟器的控制电压。

在本发明的一实施例中，上述时钟产生器为环式振荡器，调制时钟信号为固定频率。波形重整器根据调制时钟信号决定控制电压的频率，并根据输入时钟信号决定控制电压的振幅，以固定输出时钟信号的调制比例。

在本发明的一实施例中，上述波形重整器包括频率电流转换器(frequency-to-current converter)以及切换电容滤波器(switched capacitorfilter)。频率电流转换器根据输入时钟信号的频率提供电流。切换电容滤波器耦接于时钟产生器、频率电流转换器、以及电压控制延迟器之间，根据上述电流与调制时钟信号提供电压控制延迟器的控制电压。其中上述电流决定控制电压的振幅，而调制时钟信号的频率决定控制电压的频率。

在本发明的一实施例中，上述波形重整器包括只读存储器，此只读存储器储存输入时钟信号、调制时钟信号、以及控制电压的对应关系。波形重整器根据输入时钟信号与调制时钟信号查询只读存储器以提供电压控制延迟器的控制电压。

在本发明的一实施例中，上述控制电压为时间的周期函数，例如正弦波或介于方波与正弦波之间的波形。

在本发明的一实施例中，上述控制电压的波形的最大斜率大于一正弦波的最大斜率。上述控制电压与正弦波有相同的振幅和周期。

在本发明的一实施例中，上述控制电压为一预设波形通过一预设函数所产生的波形，而且上述预设波形为时间的周期函数。

在本发明的一实施例中，上述预设波形为三角波，而且上述预设函数为反正切函数(arctangent)。

本发明不采用传统架构，而是以电压控制延迟器为核心。因为不包含大电容，本发明的电路面积远小于传统的扩频时钟产生器。因为是全数字设计，本发明的锁定时间很短，只有一小段信号推进延迟(propagation delay)。因为不采用多级串接的延迟机制，本发明可解决传统技术的占空度问题。

为使本发明的上述特征和优点能更明显易懂，下文特举较佳实施例，并结合附图详细说明如下。

附图说明

图1A与图1B是已知的时钟扩频方法的示意图。

图2是典型的时钟频率调制函数的示意图。

图3是已知的时钟频率调制函数与对应输出频谱的示意图。

图4与图5是已知的扩频时钟产生器的电路示意图。

图6、8、9、11是依照本发明不同实施例的扩频时钟产生器的电路示意图。

图7是图6的调制模块的电路示意图。

图10是图8和图9其中的波形重整器的电路示意图。

图12是图11其中的波形重整器的电路示意图。

图13和图14是依照本发明一实施例的计算机模拟结果。

附图符号说明

101-104：时钟信号频谱

400：扩频时钟产生器

401、402：分频器

403：相位频率检测器

404：电荷泵

405：电压控制振荡器

406：电路节点

500：扩频时钟产生器

510：延迟阵列

511：延迟单元

512：锁存器

513：可变延迟反相器

520：控制电路

521：复用器

522：反相器

600、800、900、1100：扩频时钟产生器

601：电压控制延迟器

602：调制模块

701：时钟产生器

702：波形重整器

1001：电荷泵

1002：电容

1003：滤波器

1101：波形重整器

1201：频率电流转换器

1202：切换电容滤波器

C₀-C₂₀₀：时钟信号

C1、C2：电容

Enable：致能信号

Fin：输入时钟信号

Fm：调制时钟信号

F_max、F_center、F_min：时钟频率

F_MOD：时钟信号调制频率

FREF：输入时钟信号

Fout：输出时钟信号

Im：电流

Q₀-Q₂₀₀：位信号

R1：电阻

Value：数值信号

Vc：控制电压

具体实施方式

图6为依照本发明一实施例的扩频时钟产生器600的电路示意图。扩频时钟产生器600包括调制模块602以及电压控制延迟器601，其中电压控制延迟器601耦接于调制模块602。电压控制延迟器是类似电压控制振荡器(VCO：voltage control oscillator)的元件，可用外部电压控制其延迟时间。输入时钟信号Fin经过电压控制延迟器601的延迟，成为输出时钟信号Fout，而调制模块602提供的控制电压Vc可控制电压控制振荡器601对输入时钟信号Fin的延迟时间。

上述延迟时间的变化就是时钟周期的变化，也就是时钟频率的变化。换句话说，电压控制延迟器601可根据控制电压Vc对输入时钟信号Fin进行频率调制，以提供输出时钟信号Fout。本发明的重点之一是以调制电压控制延迟器的方式，实现扩频时钟产生器。也就是如何产生控制电压Vc，使电压控制延迟器601产生适当的延迟，以赋予输出时钟信号Fout各种不同的调制函数。为了实用目的，输出时钟信号Fout的频率必须呈现平滑而规律的上下变化，例如呈现出图3所示的正弦波、三角波、Hershey′s Kiss、或其他周期调制函数。

接下来请参考图7，本实施例的调制模块602包括时钟产生器701以及波形重整器702，其中波形重整器702耦接于时钟产生器701与电压控制延迟器601之间。时钟产生器701提供调制时钟信号Fm，其频率等于输出时钟信号Fout的调制频率。由于时钟信号的方波只有两种电压，显然不适合扩频，所以需要波形重整器702将调制时钟信号Fm转换为适合扩频的控制电压Vc。

本实施例的调制模块602有三种实现方式，图8的电路示意图为其中一种。在图8的扩频时钟产生器800之中，时钟产生器701使用分频器加以实现。上述分频器将输入时钟信号Fin的频率除以一个预设值，分频的结果就是调制时钟信号Fm。举例而言，若输入时钟信号Fin的频率为10MHz，而目标的调制频率为10kHz，分频的预设值就是1000。

在图8的扩频时钟产生器800之中，输入时钟信号Fin的频率和输出时钟信号Fout的调制频率的比例是固定的，也就是说，调制频率会随输入时钟信号Fin的频率而变动。若需要固定的调制频率，可采用如图9所示的调制模块602的第二种实现方式。在图9的扩频时钟产生器900中，时钟产生器701使用环式振荡器加以实现。环式振荡器提供的调制时钟信号Fm有固定频率，和输入时钟信号Fin无关，因此可固定输出时钟信号Fout的调制频率。

图8和图9的波形重整器702可用图10的模拟方式实现。在图10之中，波形重整器702包括电荷泵1001、电容1002、以及滤波器1003。电荷泵1001耦接于时钟产生器701，电容1002耦接于电荷泵1001，滤波器1003则耦接于电容1002与电压控制延迟器601之间。调制时钟信号Fm控制电荷泵1001对电容1002充电或放电，电容1002因应电荷泵1001的充电和放电提供三角波，三角波通过滤波器1003之后成为正弦波，做为控制电压Vc。用正弦波的控制电压Vc去调制电压控制延迟器601，可得到正弦波的调制函数。

除了图10的模拟方式，图8和图9的波形重整器702也可以用数字方式实现。在此数字方式中，波形重整器702用内含的只读存储器储存调制时钟信号Fm与控制电压Vc的对应关系，而且根据调制时钟信号Fm查询上述只读存储器以提供对应的控制电压Vc。

前面提到，本实施例的调制模块602有三种实现方式。在图8和图9的实现方式中，波形重整器702输出的控制电压Vc的振幅是固定的，也就是说，输出时钟信号Fout的频率变化量是固定的。当输入时钟信号Fin的频率改变时，其调制比例会随之变动。若需要固定的调制频率和调制比例，可采用图11所示的第三种实现方式。在图11的扩频时钟产生器1100中，波形重整器702换成了波形重整器1101。环式振荡器701提供的调制时钟信号Fm为固定频率，波形重整器1101提供控制电压Vc。不同于前面两种实现方式，波形重整器1101根据调制时钟信号Fm的频率决定控制电压Vc的频率，并且根据输入时钟信号Fin的频率决定控制电压Vc的振幅。波形重整器1101会维持控制电压Vc的频率和调制时钟信号Fm的频率之间的固定比例关系，而且调制时钟信号Fm的频率为固定值，所以控制电压Vc的频率也是固定值，如此就能固定输出时钟信号Fout的调制频率。另外，波形重整器1101会根据输入时钟信号Fin的频率动态调整控制电压Vc的振幅，以固定输出时钟信号Fout的调制比例。

波形重整器1101可用图12的模拟方式加以实现。在图12的方式中，波形重整器1101包括频率电流转换器1201以及切换电容滤波器1202，其中切换电容滤波器1202耦接于时钟产生器701、频率电流转换器1201、以及电压控制延迟器601之间。频率电流转换器1201根据输入时钟信号Fin的频率提供电流Im。切换电容滤波器1202以切换电容的方式，对调制时钟信号Fm进行滤波，滤波所得的信号就是控制电压Vc。控制电压Vc的频率等于调制时钟信号Fm的频率，因此能固定调制频率。输入时钟信号Fin的频率影响电流Im的大小，而电流Im的大小又影响控制电压Vc的振幅大小，因此能固定调制比例。

除了图12的模拟方式，波形重整器1101也可以用数字方式实现。在此数字方式中，波形重整器1101用内含的只读存储器储存输入时钟信号Fin、调制时钟信号Fm、以及控制电压Vc的对应关系，而且根据输入时钟信号Fin与调制时钟信号Fm查询上述只读存储器以提供对应的控制电压Vc。

图13为依照本发明一实施例的计算机模拟中，控制电压Vc的波形以及输出时钟信号Fout的频率波形，重点在于Vc和Fout频率之间的关系。如图13所示，控制电压Vc为周期性的正弦波，Fout的频率变化同样也是周期性的正弦波。

图14为依照本发明另一实施例的计算机模拟中，控制电压Vc的波形以及输出时钟信号Fout的频率波形，重点同样是Vc和Fout频率之间的关系。这次模拟的目的是达到比图13的模拟更大的调制比例。电压控制延迟器的特性是当控制电压Vc瞬间的斜率越大，其输出时钟的调制比例就越大，因此，控制电压Vc在最大值和最小值之间变动时，斜率变化必须更剧烈，以呈现更大的斜率。相对的，控制电压Vc在最大值和最小值附近的斜率变化必须更和缓。符合此要求的控制电压波形如图14所示，这个波形是将周期性三角波通过反正切函数而产生，形状介于方波与正弦波之间。和同振幅、同周期的正弦波相比，图14的控制电压波形的最大斜率大于上述正弦波的最大斜率。在图13的模拟中，最高的输出时钟频率为20.3MHz，调制比例为±1.5％，图14的控制电压波形将最高输出时钟频率提高到20.8MHz，调制比例提高到±4％。图14的控制电压波形不只能提高调制比例，而且可得到很接近Hershey′s Kiss的调制函数，使输出频谱更接近最佳频谱。

图13和图14的控制电压波形可用真实电路产生，例如在前面任一实施例的波形重整器置入只读存储器，用只读存储器储存控制电压Vc的波形对应表。如此，波形重整器就能根据其输入信号查询波形对应表，以输出对应的控制电压Vc。藉此数字方式，除了图13和图14的波形以外，波形重整器还可以提供其他种类的控制电压波形，例如将一个预设的时间的周期函数通过另一个预设函数所产生的周期波形。只要产生出来的周期波形有平滑而连续的变化，就能用来调制电压控制延迟器，达到扩频功效。

综上所述，本发明提供的扩频时钟产生器不采用传统的锁相回路架构和串列延迟架构，而是采用更简单的设计，因此面积比传统电路更小，而且可解决传统技术的电容面积问题以及占空度问题。此外，本发明的扩频时钟产生器的输入讯号与输出讯号之间只有简单的电压控制延迟电路，因此只需一小段信号推进的延迟，和传统电路相比，仅有很短的锁定时间。

虽然本发明已以较佳实施例揭示如上，然其并非用以限定本发明，本领域的技术人员在不脱离本发明的精神和范围内的前途下可作若干的更动与润饰，因此本发明的保护范围以本发明的权利要求为准。

Claims

1.一种扩频时钟产生器，包括：

一调制模块，提供一控制电压；以及

一电压控制延迟器，耦接于该调制模块，根据该控制电压对一输入时钟信号进行频率调制以提供一输出时钟信号，其中该输出时钟信号的调制函数为周期函数。

2.如权利要求1所述的扩频时钟产生器，其中该输出时钟信号的调制函数为正弦波。

3.如权利要求1所述的扩频时钟产生器，其中该输出时钟信号的调制函数为三角波。

4.如权利要求1所述的扩频时钟产生器，其中该输出时钟信号的调制函数为Hershey′s Kiss。

5.如权利要求1所述的扩频时钟产生器，其中该调制模块包括：

一时钟产生器，提供一调制时钟信号；以及

一波形重整器，耦接于该时钟产生器与该电压控制延迟器之间，根据该调制时钟信号提供该控制电压。

6.如权利要求5所述的扩频时钟产生器，其中该调制时钟信号的频率等于该输出时钟信号的调制频率。

7.如权利要求6所述的扩频时钟产生器，其中该时钟产生器为分频器，将该输入时钟信号的频率除以一预设值，做为该调制时钟信号。

8.如权利要求6所述的扩频时钟产生器，其中该时钟产生器为环式振荡器，该调制时钟信号为固定频率。

9.如权利要求6所述的扩频时钟产生器，其中该波形重整器包括：

一电荷泵，耦接于该时钟产生器；

一电容，耦接于该电荷泵；以及

一滤波器，耦接于该电容与该电压控制延迟器之间；

其中该调制时钟信号控制该电荷泵对该电容充电或放电，该电容因应该电荷泵的充电和放电提供一三角波，该滤波器根据该三角波提供一正弦波，做为该控制电压。

10.如权利要求6所述的扩频时钟产生器，其中该波形重整器包括一只读存储器，该只读存储器储存该调制时钟信号与该控制电压的对应关系，该波形重整器根据该调制时钟信号查询该只读存储器以提供该控制电压。

11.如权利要求6所述的扩频时钟产生器，其中该时钟产生器为环式振荡器，该调制时钟信号为固定频率，该波形重整器根据该调制时钟信号决定该控制电压的频率，并根据该输入时钟信号决定该控制电压的振幅，以固定该输出时钟信号的调制比例。

12.如权利要求11所述的扩频时钟产生器，其中该波形重整器包括：

一频率电流转换器，根据该输入时钟信号的频率提供一电流；以及

一切换电容滤波器，耦接于该时钟产生器、该频率电流转换器、以及该电压控制延迟器之间，根据该电流与该调制时钟信号提供该控制电压，其中该电流决定该控制电压的振幅，该调制时钟信号的频率决定该控制电压的频率。

13.如权利要求11所述的扩频时钟产生器，其中该波形重整器包括一只读存储器，该只读存储器储存该输入时钟信号、该调制时钟信号、以及该控制电压的对应关系，该波形重整器根据该输入时钟信号与该调制时钟信号查询该只读存储器以提供该控制电压。

14.如权利要求1所述的扩频时钟产生器，其中该控制电压为时间的周期函数。

15.如权利要求14所述的扩频时钟产生器，其中该控制电压为正弦波。

16.如权利要求14所述的扩频时钟产生器，其中该控制电压的波形介于方波与正弦波之间。

17.如权利要求14所述的扩频时钟产生器，其中该控制电压的波形的最大斜率大于一正弦波的最大斜率，而且该控制电压与该正弦波有相同的振幅和周期。

18.如权利要求1所述的扩频时钟产生器，其中该控制电压为一预设波形通过一预设函数所产生的波形，而且该预设波形为时间的周期函数。

19.如权利要求18所述的扩频时钟产生器，其中该预设波形为三角波，而且该预设函数为反正切函数。