CN101657991B - 分组报头结构 - Google Patents
分组报头结构 Download PDFInfo
- Publication number
- CN101657991B CN101657991B CN200880012330.5A CN200880012330A CN101657991B CN 101657991 B CN101657991 B CN 101657991B CN 200880012330 A CN200880012330 A CN 200880012330A CN 101657991 B CN101657991 B CN 101657991B
- Authority
- CN
- China
- Prior art keywords
- bit
- field
- sequence
- bits
- clock
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L7/00—Arrangements for synchronising receiver with transmitter
- H04L7/04—Speed or phase control by synchronisation signals
- H04L7/041—Speed or phase control by synchronisation signals using special codes as synchronising signal
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
- Data Exchanges In Wide-Area Networks (AREA)
Abstract
本发明涉及一种数据分组报头,包括由具有相同值的比特的第一序列组成的第一比特字段和由比特的第二序列组成的第二比特字段,比特的第二序列服从游程长度限制,并且以传输的顺序直接位于比特的第一序列之后。在第一序列中比特的数量等于或超过游程长度限制,第二序列的比特具有与比特的第二序列的第一比特的值相反的相同值。本发明同样地涉及一种相关器,用于检测数据流并被配置以确定用于数据流的正确时钟相位。
Description
技术领域
本发明涉及用于数据分组的新的报头结构。本发明同样地涉及一种使用收发器生成这样一种报头的方法和由相关器检测这样一种报头的方法。本发明还涉及相应的收发器和相关器,并涉及适于实施所述方法的计算机程序。
发明背景
公知为时钟同步的时钟提取是对于从进入的数据流中重新生成本地时钟信号的过程而赋予的名称,然后其被用于将数据流采样到数据缓存中。在接收机中时钟信号的成功重新生成保证了被发射的比特序列被正确地时钟同步在接收缓存中。图1通过示出一种通过比特时钟采样的波形而说明了这种情形,该比特时钟相对于进入的数据流具有相位误差。由于信道滤波,比特误差更可能发生在比特的边缘附近,其意味着理想的采样点位于每个比特的中间。在图1中,从图顶部的第一个流相应于原始数据流,第二个流相应于正确采样的数据流,最后的流相应于错误采样的数据流。在这个例子中,相位误差导致比特序列0110100010被解码为0010000010。
有多种方式从接收到的信号中提取时钟信号,所有这些方式都要求进入的数据流具有合理数目的转换或边缘。边缘被用作参考点,本地时钟能够相对于该点而调整它自身以获得正确的同步。
对这些边缘的要求形成了对在发射器端如何编码数据的限制。原始的数据分组可能包含比特的任意组合,其中的一些可能几乎没有(few if any)包括边缘。由于这个原因,例如媒体接入控制(MAC)协议常常在分组的开始处增加前导码(preamble),该前导码包含了已知的比特串,该比特串包含合适数目的边缘。图2示出了典型的包括这样一种报头的分组报头结构。在原始数据到达之前,由时钟提取电路使用前导码以获得相关性,因此保证在数据到达时数据能够被正确地解码。前导码有利地包含了比特序列,其中零和一比特(在下文中被称为0和1)交替以提供最大数目的边缘。典型前导码的例子是:10101010。前导码越长,由合适的时钟提取电路完成的同步越好。
对于长分组,从进入的数据流中继续时钟提取有时是有益的。这能够例如通过对于整个分组的持续时间期间使用数字锁相环路(DPLL)而完成。这保证了发射器的时钟中的任何漂移(其在越长的分组中变得越显著)在接收器处被补偿。这种方法的缺点在于对于分组持续时间期间DPLL必须以它的过采样速率运行,因此消耗了更多能量。
一旦比特时钟已经被正确地获得,必须在字(word)等级同步接收器。这通常使用恰在前导码后发射的同步字而完成,如图2中所示。完成比特同步后,接收器监视已知同步字的接收。这时,从而能够成功地处理随后的任何数据。同步字应当以这样的方式被设计,以对于引起会导致不可恢复的分组误差的误差的比特误差具有足够的鲁棒性。
然而,被加入至所发射数据的任何额外信息代表了在传输中不希望的开销,因为需要额外的能量和时间来发射它。最小化这些开销是协议设计的关键部分。
通常在通信系统中消息被指定给特定的接收端。为实现合适的传送机制,设备常常被给定地址,该地址能够被其它设备使用以与它通信。在数据分组中在同步字后很快即放置目的地址,以使得如果消息不是指向它们,则接收节点尽可能快地掉电(power down),这是设计传输协议的通行惯例。由此,对此一种可能的优化是使用设备地址作为同步字。以这种方式,同步字的匹配不仅指示与接收设备的时间对准(alignment),还指示分组指向它。
本发明目的在于提供一种新的分组报头结构,其具有最小开销并因此导致功率减少。本发明还提供了一种检测分组报头结构的有效方式。
发明概要
根据本发明的第一方面,因此提供了一种用于如权利要求15中所述的数据分组的报头。
因此第一比特字段能够被用作接收器电路的唤醒触发器以允许功率节约。事实上,由连续的“1”或“0”组成的第一比特字段的比特序列允许诸如低通滤波器之类的简单机制被用于激活在接收分组时使用的相关器。因此有唯一和简单的方式检测唤醒序列,其使得大部分接收器的处理为掉电,直到检测到它。
此外,第一比特字段的比特不同于第二比特字段的第一比特的事实保证了一个边缘被确保。因为最大游程长度限制不适用于第一字段,保证了在组成数据分组报头的二进制字中的不对称(asymmetry),因此能够避免成帧误差。这样的例子可以是具有寻址字段1101101101的比特序列,其在相应于二进制值110的噪声之前。在这个实例中,接收器将匹配比它应当匹配的比特更早的三个比特,导致了成帧误差和丢失的分组。但是由于在第一比特字段中比特序列中的比特数量超过第二比特字段的比特序列的最大游程长度,不会发生成帧误差。
游程长度限制还具有的优点在于能够在分组报头中提供特定数量的边缘。游程长度限制还提供了规则,依靠该规则接收到的包含其它设备的地址的分组能够与噪声区分开,使得接收设备能够正确地关闭以节约能量。
该报头结构产生工作循环(duty-cyc1ed)协议,它对于在有用的数据被接收和有效解码之前接收器必须操作多少时间方面其是非常有效的。
根据本发明的另一方面,提供了如权利要求1中所述的一种生成分组报头的方法。
根据本发明的另一个方面,进一步提供了一种计算机程序产品,包括指令用于在通信系统的收发器的计算机装置上载入并运行时实施根据第二方面的方法。
根据本发明的另一个方面,提供了一种如权利要求6中所述的收发器。
根据本发明的另一个方面,提供了一种如权利要求7中所述的检测数据分组报头的方法。
根据本发明的另一个方面,进一步提供了一种计算机程序产品,包括指令用于在相关器的计算机装置上载入并运行时实施根据第四方面的方法。
根据本发明的另一个方面,进一步提供了一种如权利要求14中所述的相关器。该相关器被设计以使用所有过采样的值以在比特的中间智能地选择最佳采样,这样它可靠地工作在少量的比特上。
附图概述
本发明的其它特征和优势将通过随后参考附图的非限制示例性实施方式的描述而变得明显,附图中:
图1示出原始的数据流和相应的正确和错误采样的数据流;
图2示出传统数据分组报头结构的例子;
图3A示出根据一个具体实施方式的数据分组报头结构的例子;
图3B示出根据另一个具体实施方式的数据分组报头结构的另一个例子;
图4示出具有与图3A和3B中的报头相同长度的传统数据分组报头结构的例子;
图5示出根据本发明的第六方面的用于检测分组报头结构的相关器的一个具体实施方式;
图6示出图5的相关器的仿真结果;
图7示出说明最优采样点选择的相关器结果的一个部分;
图8示出相关器结果的部分,其中该结果包括异常;和
图9A和9B是说明检测数据流的方法的流程图。
发明具体实施方式详述
现在将参照附图更详细地描述本发明的一些具体实施方式。下面两个示例性报头结构参照图3A和3B而解释,然后将图3A中示出的报头结构与图4中示出的传统报头结构相比较。
图3A示出了根据一个具体实施方式的报头结构的第一个例子。在这个例子中,图3A的报头结构是13比特长度,并且它由下面的比特序列组成:1110110010110。应当认识到报头的长度决不是被限制为这个特定的值,而是该长度能够采取任何合理的值。如在图3A中所示,报头由两个比特字段组成。为了随后描述的目的,第一比特字段被称为异常字段(exception field),第二比特字段被称为寻址字段(addressing field)。异常字段的长度是3个比特。它位于报头结构的开始,并且由具有相同值的比特组成,例如逻辑“1”。
以传输的次序,寻址字段直接跟随异常字段,并且在这个例子中它由10个比特组成。寻址字段的第一比特采取的值不同于异常字段中相同的比特值,即与之相反。因此,在这个例子中,寻址字段的第一比特是0。此外,在这个例子中,在寻址字段中的游程长度限制是3比特。这意味着在寻址字段中,不能有多于两个连续的比特采取相同的值。例如,“01101”是有效的,而“01110”是无效的,因为在字中间有三个连续的“1”。通常地说,n比特的游程长度限制意味着不能有多于n-1个连续比特具有相同的值,其中n是大于2的正整数。
然而,游程长度限制不适用于异常字段。因此寻址字段的比特序列仅受两条规则限制:游程长度限制,以及异常字段的比特不能采取与寻址字段的第一个比特相同的值。
图3B示出了根据本发明具体实施方式的报头结构的另一个例子。在这种情况中报头结构还是13比特长度,但是与第一个例子中的3个“1”相反,此处异常字段由3个“0”组成。在这个例子中整个序列是0001100110100。现在为了满足异常字段的比特不能采取与寻址字段的第一个比特相同的值的规则,寻址字段的第一个比特为1。如在图3A的例子中,游程长度限制被设为3,通过注意到在寻址字段中采取相同值的连续比特的最大数目被限制为2,可以看出满足了这条规则。
在上面的例子中,异常字段的长度等于游程长度限制。然而异常字段的长度也能够比这个游程长度限制更长。例如,在上面提出的例子中,异常字段的长度可以是4比特。假设总报头长度保持相同,则扩展异常字段的长度将改善异常字段的唤醒特性,因为在异常字段中较长的比特游程将减少噪音给出虚假的唤醒信号的可能性。较长的比特游程还将减少在字对准中的潜在误差,因为如果在异常字段的开始或结束处发生比特误差,异常将仍然存在。在相反的方面,增加寻址字段的游程长度将减少可能得到的边缘的数目,其将降低时钟同步的性能。它还将减少可得到的有效地址的数目,可能限制网络大小,虽然根据应用需要这可能不重要。还可能扩展异常字段而不减少寻址字段,但是这从而将增加报头的长度。由协议设计者决定应当怎样折衷。
现在将建议的图3A的报头结构的性能与图4中示出的传统报头结构的性能相比较。如图3A中,图4的报头结构是13比特长度。在这种情况中,图4的报头结构由具有交替值的6比特的比特同步字段和7比特长度的寻址和字同步字段组成。如在图4中所示的,比特序列由以下比特组成:0101010000110。
为了比较的目的,假设实现在下面相比较的两种分组报头结构所需的电路的功率消耗差异是可以忽略的。
进一步假设两个例子的报头中的比特误差被设为引起分组误差,除非另外说明。在真实的实施中,将做出在每个系统中允许一个或多个误差的决定。然而,这不影响下面提出的讨论。
比特时钟提取的成功以根据比特边缘的数量而递减的比率得到改善,其能够依靠比特边缘对准。在传统的设计中,比特同步字段的长度在比特误差率(BER)和比特同步字段长度之间折衷,比特误差率(BER)由时钟与进入的数据流对准得有多么好而确定,比特同步字段的长度体现不期望的能量开销。对于所建议的报头结构可以说也是一样的。在这种情况中,由寻址字段游程长度规则而保证边缘。增加所述长度将增加比特边缘的数量,虽然按照比标准结构中调整比特同步字段的情况低的速率。
只要涉及到时钟提取,所选择的例子提供同等的性能。关于所建议的报头结构,对于10比特寻址字段,将有至少4个边缘,加上在这个字段和异常字段之间发生的额外边缘,给出了可保证的最少5个边缘。
对于图4的标准例子,此处比特边缘的数量传统地由比特同步字段的长度决定,并因此为5。可行的是考虑系统除了比特同步字段之外还使用寻址和字同步字段,以改善时钟提取电路的性能。如果是这种情况,边缘的数量将在5至12的范围内。然而这具有比可期待的较少的益处,因为电路必须在比特同步字段的结尾选择足够好的相位以能够正确地接收寻址和字同步字段。其的比特误差将导致分组误差。在上面给出的两种例子中,在13比特报头的结尾能够使过采样电路失效。过采样的电路的目的将在稍后详细解释相关器时再解释。
对于图4的标准报头,同步字对准和由此的有效分组检测将在7比特中完成。在0比特误差的假设下,则至第一次序;对于给定BER,M,拒绝有效分组即虚假否决的可能性是7M。从噪声中识别分组即虚假肯定的可能性为M7。
对于建议的系统,同步字对准在整个13比特上有效地完成。虚假否决的可能性是13M,虚假肯定的可能性为M13。
对于这些例子,所建议的分组报头结构在拒绝噪声方面执行得好得多(M13相比于M7),在分组误差率方面只是略微差些(13M相比于7M)。同时,后者的比较可能表现为缺点,只需要相对较少增加信噪比以补偿性能上的这个降低。相反地,虚假肯定的改善是实质性的,并且能够导致极大减少在接收错觉分组(即错误地从噪声中提取的分组)上浪费的功率。当与仅一次相关的特性结合时,如稍后将解释的,这个低的虚假肯定率大大地改善了分组误差率(PER)。应当认识到可允许的误差和字长度之类的变量可以被调整以改变任一结构的性能使其适应具有必然折衷的应用的需要。
所建议的方法的关键优势在于对于13比特长度的报头结构它允许178个唯一地址,而标准的方法只允许128(27)个地址。这意味着对于同等的性能,更多数量的设备能够被快速有效地寻址。可通过使用所建议的方法获得的地址的数量能够以包括硬算(brute force)的多种方式计算。当计算可能性的数目时,必须考虑游程长度限制。因此相同的同步字包含许多唯一地址,其告知接收器是否正在寻址至它。所有未被寻址的接收器能够检测到它们接收到了不是关于它们的有效的同步字和地址(3个重复的比特后跟随不带有3个比特重复的10个比特),所以它们能够再次掉电。
对于单信道系统,一旦一个设备发射,它会在它的范围内阻止所有其它设备。所意图指向的接收端显然必须侦听以接收它的消息,但是对于范围内其余的设备,它们能够在该消息期间关掉它们的接收器以节约能量。所建议发明的游程长度和异常规则允许设备在整个13比特上可靠地检测指向网络中其它设备的分组。规则允许做出这种检测而不需要使用所有有效网络设备的查找表,对于传统的报头结构需要该查找表来实施相似的功能。能够使用携带的计时器在分组期间过去后唤醒无线电。以这种方式,能够实现大量的能量节约而不需要以任何方式损害网络的性能。
图5示出了能够检测分组报头的相关器500。应当认识到相关器500同样能够检测本发明所建议的分组结构和传统的分组结构。现在将参照图5更详细地解释相关器500的结构和操作。在调制器之前可以有用于解调接收到的数据流的解调器和用于检测异常字段的异常字段检测器。异常字段检测器能够例如使用简单的状态机实现,该状态机监视从解调器接收到的数据流。
在这个例子中,数据比特以进入的数据速率的4倍被时钟同步或过采样到移位寄存器501中。其它过采样速率可以同等地被使用。因此对于每个数据比特,有4个数据采样,每个具有不同的相位。移位寄存器501的操作由时钟信号控制。通过比较块503,在这个移位寄存器501中的每次第四个位置与相关寄存器505中的一个比特相比较,该相关寄存器505包含相关字,即异常和寻址字段的内容。因此在这个例子中相关寄存器包含13个比特,其相应于图3A和3B的分组报头结构的长度。然而,在相关中还可能只使用报头的一个子部分,例如只有寻址字段。
然后比较结果被馈入至求和块507,此处每个相关周期的误差被加起来以行成相关结果。在每个测量的片和相关寄存器505中它的相应比特间的总匹配产生0误差计数,其被时钟定位至四级结果寄存器509。这个寄存器的内容被直接馈送至判决块511,其被用于分析最近的四个结果,即相应于一个比特期间的时间值的结果。判决块511的职责是根据这些结果选择合适的时钟相位。
在图5中,也示出了4分块(divide-by-4block)513,其将它的时钟输入除以4,按pi/2弧度(rad)隔开的4个信号输出它的结果。时钟信号被除以4是因为相关器500以4倍的比特速率工作以在相关器500中提供4倍的过采样。然后来自4分块513的输出被馈入至复用器515,其由判决块511控制。判决块511将选择这4个输入中的一个以采样分组。
一旦已经选择了正确的相位,然后时钟被用于将剩下的分组时钟定位至接收缓存器(在图中未示出)。与此并行地,成功的相关能够通过在8分计数器(在图中未示出)上生成重置而指示,其被用作提供字对准的字节时钟。一旦分组已经被相关为被接收,8分块便使能字节的时钟同步。因此相关器500被用于指示在接收到的分组报头和在相关寄存器505中存储的相关字之间成功的匹配。
需要注意到基于判决块511的实施方式,四级结果寄存器509可以是或可以不是必须的。例如状态机实施方式不需要四级结果寄存器509,因为它提供的存储被有效地嵌入在状态机的状态中。
图6示出了如图5中所示的相关器设计的仿真结果,没有噪声作用在接收到的数据上。顶部的迹线(相关器结果)示出了用于将所有比特比较加在一起的求和块507的输出。纵轴相应于测量到的误差。能够看出一旦报头已经被完整接收,对于比特持续时间期间求和块507所报告的误差将落至0,该期间中使用相关寄存器505中的报头对准接收到的报头。在这时,判决块511检测到这种情况,并且做出选择,关于该选择来选择用于时钟定位剩下的分组数据的相位。
“解调(Demod)数据”是解调器的输出。这个解调数据被有效地“无限(infinitely)”采样,即比特间的转换将不会在已知的时间发生。因此这个信号必须以正确的相位被采样,这样使得它能够被移位至应用所使用的存储器。在这个例子中,通过眼睛能相对容易地区分开每个比特并且读出该图案。然而,在硬件中做到这样不是那么微不足道的。被圈起来的区域示出了接收到的相关报头。决定哪里是最好的采样点的过程,即时钟提取,是相关器500的主要目的之一。
因此“选择的时钟”迹线应当与“解调数据”迹线相比较,读者将能够看出“选择的时钟”迹线的正边缘近似位于“解调数据”迹线中每个比特的中间。“选择时钟”迹线中可见的相位中的改变说明了判决块已经作用于从报头相关(所圈出的)获得的结果,并且选择了一个新相位以保证正确的采样点。上面的“选择的时钟”迹线是复用器515的输出,在这个迹线上的相位改变是判决块511选择了复用器515的不同输入的结果。能够看出时钟频率保持相同,但是相位已经移位了。时钟频率等于数据的比特速率。
因此“时钟同步的数据”迹线是由“选择的时钟”在正边缘采样的“解调数据”迹线。如果相关器500是成功的,则该迹线应当等同于原始发射的数据(未示出),但是由“解调数据”迹线表示。
图7说明用于选择正确的时钟相位的第一算法。判决块511选择采样点或落在所有那些采样点的中间的相位,其相应的采样值即相关结果低于给定的误差阈值,因为这表示了成功相关的中间点。在图7的例子中,时钟相位“1”和“2”都位于中间,所以可能需要进一步的精细决定。考虑每个选项的邻近值提供了更多的信息。选择的采样点应当是在相邻采样点中具有最低误差和的那个,所以在这种情况中,采样点“2”具有一个零误差相邻点和一个非零误差相邻点,而采样点“1”具有两个零误差相邻点;因此采样点1是最佳的。如果即使这样也不能产生唯一的结果,则能够做出任意的决定。在真实系统中为了调整算法的目的,误差阈值能够被使用以“清零”在误差阈值下的所有误差。
图8说明了用于选择正确的时钟相位的第二算法。在这种情况中,判决算法拒绝异常的结果。在图8中示出的两个图中,相位“2”能够被认为是异常的结果。因此,在图8中,左起第一个图中最佳相位是“1”或“2”。在这种情况中,因为相邻采样相位,即采样相位“1”和“3”的相关结果低于阈值,同步可在相位“2”完成,即使这个结果被认为是异常的。另一方面,在第二个图中,同步将不在相位“2”完成,即使采样低于阈值,因为这个采样能够被认为是异常的结果,而相邻采样相位的相关结果高于阈值。
接下来参照图9的流程图描述相关器500的操作。在步骤901,相关器500接收数据流,其包括根据本发明的分组报头。接下来接收到的数据流在步骤903通过使用过采样因数n被过采样。这意味着对于每个比特,取n个采样,n是正整数。需要注意的是这两个步骤不是必须由相关器500执行,而是能够有分离的电路执行这两个步骤。然后在步骤905,定义对于相关结果的误差阈值。需要注意到这个步骤可以同等地例如在步骤901之前执行。
接下来在步骤907,至少一个过采样的数据采样被馈送至移位寄存器501。假如移位寄存器501是满的,则移位寄存器501的数据采样或多个数据采样被移除以空出一些空间用于进入的数据采样。然后数据采样序列中每第n个采样(在这个情况中是移位寄存器的整个长度)与位于相关寄存器505中的相关字相比较以获得比较结果。该比较在一个相关周期中完成。在该相关周期期间,没有新的数据采样被馈送至移位寄存器501。在获取了若干个比较结果后,在这个例子中由于在相关寄存器505中有13个比特,因此在13个比较结果后,在步骤911中这些比较结果在求和块507中被求和以获得相关结果。在步骤913中,确定相关结果是否落在误差阈值下方。如果不是这种情况,则在步骤907过程继续。
另一方面,如果相关结果落在误差阈值下方,则在步骤915中这个相关结果被馈送至四级结果寄存器509。另外的数据采样被馈送至移位寄存器501并且执行另外的相关,这样至少n-1个随后的相关结果被馈送至四级结果寄存器509。在步骤917,对于这些相关结果确定相应的数据采样相位。
然后在步骤919,在落在误差阈值下方的第一个相关结果和在落在阈值下方的第一个采样后的第(n-1)个采样之间,确定是否只有一个采样落在多个采样的中间。如果只有一个采样在中间,则在步骤921这个采样相位能够被选择用于数据流时钟相位。
另一方面,如上面的例子,如果有两个采样在中间,则在步骤923过程继续。如上面已经解释的,然后检查相邻的采样并且正确的采样相位被确定为在相邻采样相位中具有最低误差和的采样相位。
如上面已经解释的,通过考虑异常,能够进一步更改上面的方法。
在相关器500中,能够存在状态机,其由出现的低于误差阈值的采样开启。这个采样的相位被记录。然后随后的采样的值定义通过状态机的路径,在四个采样后,状态机将输出它关于这是否是有效的相关字的判决(即在图8的右边图案将不是有效的码),并且如果是,该相位应当被用于剩下的时钟同步(基于记录的第一个采样的相位)。状态机被设计以在触发后运行四个时钟采样,这样在这四个采样结束后将做出判决。能够有进一步的条件,一旦第一相关结果落在误差阈值以下,则第三(使用过采样因数4)随后的相关也不得不落在误差阈值以下,这样状态机能够对于正确的采样相位做出肯定的确定。如果不是这种情况,相关器500将保持运行并且搜索落在误差阈值以下的其它相关结果。
上面提出的算法的一种扩展是推行“一次相关”策略,其意味着一旦相关器500被激活,它将只匹配一次。这防止它对包含在分组中的数据相关并因此干扰了时间对准。然而,为了这样能成功,在有效分组接收前对噪声相关的可能性必须被保持在非常小,从而不会丢失分组。如上面所述的,这是由大大减少的虚假肯定的误差率M13而保证的。如果虚假肯定需要被进一步减少,则能够结合相关和信号强度检测以保证存在发射器。通过调整分组字段尺寸和游程长度规则从而相应地改变报头的统计特性,能够实现进一步的优化。
虽然在图和前面的描述中已经详细地说明和描述了本发明,但是这些说明和描述应当被认为是示意性或示例性而非限制性的;本发明不限于所公开的具体实施方式。
在实践所要求的发明时,通过研究附图、公开内容和所附权利要求,本领域技术人员能够理解并实现对所公开的具体实施方式的其它变化。例如即使上面提出的具体实施方式描述了13比特的报头包括3比特的异常字段和带有3比特游程长度限制的10比特的寻址字段,但是没有排除其它字段长度组合,随着这些值被调整,性能与能量消耗被折衷选择。本发明的报头结构可应用在例如MAC通信中,因此可以在诸如超低功耗通信系统的期望最大效率的所有无线电系统(其中能量效率是高度重要的)中使用。
用于检测有效报头的相关器的可替换的实施方式可以是使用匹配滤波器。时钟相位将从滤波器输出的最大(或最小)结果中找到,并且基于该输出的值而设定检测。在权利要求中,词语“包括”不排除其它元件或步骤,不定冠词“一”不排除多个。单个处理器或其它单元可以满足在权利要求中提到的多个项目的功能。仅仅不同的特征在相互不同的从属权利要求中阐述这个事实并不表明这些特征的组合不能被有利地使用。在权利要求中的任何参考符号不应解释成对发明范围的限制。
Claims (4)
1.一种在通信系统的收发器中生成数据分组报头的方法,包括步骤:
生成第一比特字段,其由具有相同值的比特的第一序列组成;
放置第二比特字段,其由以传输的顺序直接在比特的第一序列后的比特的第二序列组成,第二序列服从游程长度限制,
其中第一序列的比特被定义为具有与比特的第二序列的第一个比特相反的相同值,
第一序列的比特的数量被定义为等于或超过最大游程长度限制,以及
第一和第二比特字段中的所有比特用作接收器的设备地址比特。
2.根据权利要求1的方法,其中,第一和第二比特字段中的所有比特用于时钟提取和字对准。
3.根据权利要求1的方法,其中,一旦接收到有效的第一比特字段,该第一比特字段激活能够接收分组报头的系统的相关器,由此第一比特字段用作系统的唤醒字段。
4.一种通信系统的收发器,用于生成数据分组报头,所述收发器包括:
用于生成第一比特字段的装置,该第一比特字段由具有相同值的比特的第一序列组成;
用于放置第二比特字段的装置,该第二比特字段由以传输的顺序直接在比特的第一序列后的比特的第二序列组成,第二序列服从游程长度限制,
所述收发器被配置以使得第一序列的比特被定义为具有与比特的第二序列的第一个比特相反的相同值,第一序列的比特的数量被定义为等于或超过最大游程长度限制,并且第一和第二比特字段中的所有比特用作接收器的设备地址比特。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
EP07300957.3 | 2007-04-17 | ||
EP07300957 | 2007-04-17 | ||
PCT/IB2008/051414 WO2008126051A2 (en) | 2007-04-17 | 2008-04-14 | Packet header structure |
Publications (2)
Publication Number | Publication Date |
---|---|
CN101657991A CN101657991A (zh) | 2010-02-24 |
CN101657991B true CN101657991B (zh) | 2013-05-22 |
Family
ID=39620368
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN200880012330.5A Active CN101657991B (zh) | 2007-04-17 | 2008-04-14 | 分组报头结构 |
Country Status (5)
Country | Link |
---|---|
US (1) | US8259605B2 (zh) |
EP (1) | EP2149218B1 (zh) |
JP (1) | JP5355546B2 (zh) |
CN (1) | CN101657991B (zh) |
WO (1) | WO2008126051A2 (zh) |
Families Citing this family (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8806258B2 (en) * | 2008-09-30 | 2014-08-12 | Intel Corporation | Platform communication protocol |
DE102008059015A1 (de) * | 2008-11-26 | 2010-06-10 | Qimonda Ag | Verfahren zum Trainieren von Datenströmen |
WO2010125093A1 (de) * | 2009-04-28 | 2010-11-04 | Siemens Aktiengesellschaft | Verfahren und vorrichtung zur optischen übertragung von daten |
US20150302279A1 (en) * | 2009-12-22 | 2015-10-22 | Ricoh Company, Ltd. | Run Length Compression Mechanism |
WO2011089714A1 (ja) * | 2010-01-22 | 2011-07-28 | 株式会社 東芝 | 無線送受信システム |
EP2547032B1 (de) | 2011-07-12 | 2018-05-23 | ADVA Optical Networking SE | Verfahren zur Datenpaketverarbeitung bei sehr hohen Datenraten und extrem schlechten Übertragungsbedingungen |
EP2811705B1 (en) * | 2012-01-31 | 2019-06-26 | Sharp Kabushiki Kaisha | Generation device and generation method for data packets |
JP5891439B2 (ja) * | 2012-11-16 | 2016-03-23 | パナソニックIpマネジメント株式会社 | 可視光通信システム |
CN107969029B (zh) * | 2016-10-19 | 2021-06-29 | 华为技术有限公司 | 一种唤醒前导码生成方法、同步方法及装置 |
CN114982208A (zh) * | 2020-01-08 | 2022-08-30 | 发那科株式会社 | 通信装置、工业机械及通信方法 |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0875891A2 (en) * | 1997-05-01 | 1998-11-04 | Kabushiki Kaisha Toshiba | Information recording medium, cutting apparatus, and information reproducing apparatus |
Family Cites Families (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5241545A (en) | 1990-11-14 | 1993-08-31 | Motorola, Inc. | Apparatus and method for recovering a time-varying signal using multiple sampling points |
DE4127984A1 (de) * | 1991-08-23 | 1993-02-25 | Broadcast Television Syst | Synchronisationsverfahren fuer einen lauflaengen-begrenzten (1,7) -code und schaltungsanordnung hierfuer |
JP3259302B2 (ja) * | 1992-01-28 | 2002-02-25 | 株式会社日立製作所 | 出力信号復号方法および装置 |
ATE203121T1 (de) * | 1995-04-03 | 2001-07-15 | Matsushita Electric Ind Co Ltd | Aufzeichnungsmedium, datenübertragungsverfahren und -gerät und datenwiedergabeverfahren und - gerät |
DE19534048A1 (de) | 1995-09-14 | 1997-03-20 | Thomson Brandt Gmbh | Verfahren und Schaltungsanordnung zur Erzeugung eines kanalcodierten Binärsignals |
US5969649A (en) * | 1998-02-17 | 1999-10-19 | International Business Machines Corporation | Run length limited encoding/decoding with robust resync |
ATE367700T1 (de) * | 2002-04-16 | 2007-08-15 | Bosch Gmbh Robert | Verfahren und einheit zur bitstromdekodierung |
US7406082B2 (en) * | 2002-09-30 | 2008-07-29 | Lucent Technologies Inc. | Sequence number schemes for acceptance/rejection of duplicated packets in a packet-based data network |
US7106814B2 (en) * | 2003-04-30 | 2006-09-12 | Motorola, Inc. | Method and wireless device employing a preamble to initiate communications |
DE102004025109B4 (de) | 2004-05-21 | 2007-05-03 | Infineon Technologies Ag | Vorrichtung und Verfahren zur Präambeldetektion und Rahmensynchronisation bei der Datenpaketübertragung |
-
2008
- 2008-04-14 JP JP2010503642A patent/JP5355546B2/ja active Active
- 2008-04-14 EP EP08737838A patent/EP2149218B1/en active Active
- 2008-04-14 CN CN200880012330.5A patent/CN101657991B/zh active Active
- 2008-04-14 US US12/595,105 patent/US8259605B2/en active Active
- 2008-04-14 WO PCT/IB2008/051414 patent/WO2008126051A2/en active Application Filing
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0875891A2 (en) * | 1997-05-01 | 1998-11-04 | Kabushiki Kaisha Toshiba | Information recording medium, cutting apparatus, and information reproducing apparatus |
Also Published As
Publication number | Publication date |
---|---|
WO2008126051A2 (en) | 2008-10-23 |
EP2149218B1 (en) | 2012-12-19 |
JP5355546B2 (ja) | 2013-11-27 |
CN101657991A (zh) | 2010-02-24 |
EP2149218A2 (en) | 2010-02-03 |
JP2010525650A (ja) | 2010-07-22 |
US20100166016A1 (en) | 2010-07-01 |
WO2008126051A3 (en) | 2008-12-04 |
US8259605B2 (en) | 2012-09-04 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN101657991B (zh) | 分组报头结构 | |
US5093841A (en) | Clock acquisition in a spread spectrum system | |
KR100256939B1 (ko) | 외부 어드레스 검파 인터페이스와 조합방법으로 이루어진 이더넷 미디어 억세스 콘트롤러 | |
US7346030B2 (en) | Processing gain for wireless communication, such as in automatic data collection systems for public utility data collection | |
US6434194B1 (en) | Combined OOK-FSK/PPM modulation and communication protocol scheme providing low cost, low power consumption short range radio link | |
US8934591B2 (en) | Clock and data recovery circuit and parallel output circuit | |
US6008746A (en) | Method and apparatus for decoding noisy, intermittent data, such as manchester encoded data or the like | |
US5748671A (en) | Adaptive reference pattern for spread spectrum detection | |
JP2002051033A (ja) | マルチスピード組み込み式クロックシリアル受信機のためのデータ速度検出の方法およびシステム | |
CN102100044A (zh) | 无线网络中的动态加扰技术 | |
TW200952342A (en) | System and method for implementing a digital phase-locked loop | |
US20090213973A1 (en) | Clock regeneration circuit | |
US7231008B2 (en) | Fast locking clock and data recovery unit | |
US20050135518A1 (en) | Improvements to data recovery circuits using oversampling for isi compensation | |
US20030061564A1 (en) | Serial data extraction using two cycles of edge information | |
US6600775B2 (en) | Adaptive reference pattern for spread spectrum detection claims | |
US6977973B1 (en) | System and method for decoding manchester data | |
KR100442926B1 (ko) | 데이터 인코딩 방법 및 장치와 인코딩 데이터 신호의 디코딩 방법 및 장치 | |
US6804316B1 (en) | Methods and system for performing frame recovery in a network | |
CN103329476A (zh) | 在低信噪比水平下的前同步码检测 | |
US7242739B2 (en) | Method and apparatus for multiphase, fast-locking clock and data recovery | |
JP2005303385A (ja) | Dsrc通信回路及び通信方法 | |
CN100334813C (zh) | 一种扩频通信系统突发传输下的扩频码捕获方法 | |
US20070069927A1 (en) | Method of transmitting a serial bit-stream and electronic transmitter for transmitting a serial bit-stream | |
US11881975B2 (en) | Power-saving sampling receiver with non-coherent sampling with one sample per bit |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant |