CN101657958B - 用于谐振模功率变换器的控制布置 - Google Patents

Abstract

LLC变换器(11)的开关频率被控制单元(61)所控制，反馈电路(52-54)向该控制单元提供依赖于变换器的输出电压的第一电流(Ifdbk)。振荡器电路(84-88)按依赖于第一电流的频率产生锯齿波形(Lrmp)，该第一电流最高可达到等于由电阻器(50)设置的第二电流(Ifmax)的限度。两个互补开关控制信号(A，B)被产生来控制变换器的两个开关(29，31)在锯齿波形的每隔一个周期中交替导通。定时器(63)依据第二电流在两个互补开关控制信号之间产生死区时间。另一个电阻器(51)提供构成第一电流的最小值的电流，并且与电阻器(55)串联的电容器(56)的充电电流修改第一电流以便实现变换器的软起动。

Description

用于谐振模功率变换器的控制布置

技术领域

本发明涉及用于谐振模功率变换器(resonant mode power converter)的控制布置。

背景技术

已经知道，提供这样一种级联，即一个用于PFC的升压变换器后跟一PWM(脉冲宽度调制)降压变换器，以产生比PFC变换器的通常较高的输出电压更低的电压，并且利用单个时钟基准以同步方式来操作它们。这种级联的变换器例如在1996年10月15日授权的Hwang的题为“Synchronous Switching Cascade Connected Off-Line PFC-PWMCombination Power Converter Controller”的美国专利No.5,565,761和1998年8月25日授权的Hwang等人的题为“One Pin Error Amplifier AndSwitched Soft-Start For An Eight Pin PFC-PWM Combination IntegratedCircuit Converter Controller”的美国专利No.5,798,635中有所描述。

从2004年8月19日的题为“Power Factor Correction(PFC)Basics”的Fairchild Semiconductor应用手册42047，Rev.0.9.0中知道了另一种包括级联的PFC和PWM功率变换器的布置。例如从2004年8月的ONSemiconductor文献HBD853/D，Rev.2“Power Factor Correction(PFC)Handbook”的题为“Overview of Power Factor Correction Approaches”的第1章以及从描述间接PFC变换器控制方案的S.Ben-Yaakov等人的“TheDynamics of a PWM Boost Converter with Resistive Input”(IEEE工业电子学报，第46卷，第3期，1999年6月，613-619页)中知道了各种PFC布置及其控制。

希望变换器开关频率相对较高，以便减小电抗元件的尺寸。但是，开关损耗随着开关频率的增大而增大，从而导致能够使用的开关频率实际上是有上限的。

还已经知道，利用零电压开关(zero voltage switching，ZVS)和/或零电流开关(zero current switching，ZCS)，通过使用谐振模功率变换器来减小PWM功率变换器的开关损耗。谐振模变换器的示例包括串联谐振、并联谐振、串并联谐振或LCC、以及LLC变换器，其使用半桥(halfbridge)变换器拓扑的示例在2003年9月12日Bo Yang提交给VirginiaPolytechnic Institute and State University的学院的论文“TopologyInvestigation for Front End DC/DC Power Conversion for Distributed PowerSystem”的题为“LLC Resonant Converter”的第4章中有所描述。在这些谐振模变换器中，由于该论文中所说明的原因，LLC变换器是优选的。

例如从2002年8月20日授权的Blom等人的题为“LLC ConverterIncludes A Current Variation Detector For Correcting A Frequency AdjustingControl Signal Of An Included Difference Detector”的美国专利No.6,437,994中也知道了一种LLC功率变换器。

LLC变换器具有两个谐振频率，即一个串联谐振频率和一个并联谐振频率，并且通常被设计为在这些谐振频率之间的、电路增益为负的范围中工作，这意味着频率的增大会减小传送到变换器的输出的能量。例如，对于半桥拓扑，由于此范围中谐振回路主要为电感性的，因此半桥电流滞后于半桥电压，从而LLC可以利用ZVS来有利地操作。

这样，利用一种可变频率开关波形来操作LLC变换器，该波形是基本为方形的波形，其具有死区时间(dead time)，以避免半桥开关的同时导通。较高的频率对应于较轻的负载。虽然特定的LLC变换器可被设计来用于在相对较窄的频率范围上工作，但可能需要用于不同应用中的、具有可能不同的输入电压的不同LLC变换器来在较宽的频带上的很不相同的频率范围中工作。

2006年8月的STMicroelectronics应用手册AN2321“Reference design：high performance，L6599-based HB-LLC adapter with PFC for laptopcomputers”和2006年9月的STMicroelectronics应用手册AN2393“Reference design：wide range 200W L6599-based HB LLC resonantconverter for LCD TV & flat panels”公开了级联的PFC和半桥LLC功率变换器，其各自将一个L6563控制器用于PFC变换器，并将一个单独的L6599谐振控制器用于LLC变换器。在这些方面，还参考了2006年11月的STMicroelectronics数据手册L6563“Advanced transition-mode PFCcontroller”和2006年7月的STMicroelectronics数据手册L6599“High-voltage resonant controller”。

从2001年6月19日授权的Balakrishnan等人的题为“FrequencyJittering Control For Varying The Switching Frequency Of A Power Supply”的美国专利No.6,249,876中还知道了通过使开关电源(switched modepower supply)的开关频率抖动来减小EMI(电磁干扰)发射。

希望使LLC变换器的控制单元所需的连接的数目最小化，尤其如果该控制单元是作为集成电路(IC)来提供的则更是如此，不论该IC是否还提供对PFC变换器的控制。同时，希望提供对LLC变换器的完全控制，包括例如对最小和最大开关频率的确定、这些频率的范围内的闭环频率控制、用于过载保护的变换器电流感测、以及用于LLC功率变换器的软起动的输入电压监视。

此外，必须在LLC变换器的也许范围很大的可能开关频率中的所有开关频率上维持该LLC变换器的开关的接通时间的匹配。虽然这些接通时间在理想情况下将是任何开关频率下的周期的正好50％，但是在实践中，必须提供将接通时间减小到略低于50％的死区时间来避免在开关之时开关的同时导通，这一点是公知的。因此，希望死区时间也被严密匹配。另外，希望对于任何给定开关频率都使死区时间最小化；这防止了由于LLC变换器的可能开关频率的宽范围而导致的问题。

发明内容

本发明的一个方面提供了一种控制功率变换器的开关频率的方法，该功率变换器具有依赖于开关频率的输出电压，该方法包括以下步骤：产生依赖于输出电压的第一电流；以及以由第一电流确定的频率，产生用于功率变换器的控制信号；特征在于，产生与第一电流的期望最大值相对应的第二电流；并且依据第二电流，将第一电流限制到期望最大值。

优选地，产生用于功率变换器的控制信号的步骤包括镜像第一电流。

产生用于功率变换器的控制信号的步骤优选地包括利用依赖于第一电流的电流来对电容器循环地充电，并且响应于该电容器被充电到阈值电压而使该电容器放电，从而产生锯齿电压波形。该方法还可包括以伪随机方式改变电容器的充电电流的步骤，以帮助减小电磁干扰。

优选地，该方法还包括以下步骤：产生构成用于功率变换器的所述控制信号的两个互补开关控制信号，用于控制功率变换器的两个开关在锯齿波形的每隔一个周期中交替导通，其中在两个开关的导通时间之间存在死区时间。

希望在必须避免同时导通的功率变换器(例如在半桥功率变换器拓扑中)的互补开关的导通时间之间提供的这种死区时间最小化。在下述情况下尤其如此：对于其中每个死区时间确定了PFC变换器的开关的排除区的级联的PFC和LLC变换器，该死区时间限制了PFC变换器的占空比范围。最优死区时间依赖于谐振模变换器的正常频率范围，该正常频率范围可能在较宽的频带内变化。

本发明的一个实施例通过包括以下步骤而有助于此：依据第二电流来确定每个死区时间。

该方法优选地包括以下步骤：提供期望最小值的第一电流。

在本发明的一个实施例中，限制第一电流的步骤包括以下步骤：将放大器的差分输入分别耦合到电压基准和第一电流被提供到的接点；经由第一晶体管将第二电流镜像到第二晶体管；经由第三晶体管将第一电流传导到第二晶体管；依据放大器的输出控制第三晶体管；以及响应于放大器的输出处的电压的变化来改变接点处的电压。

该方法优选地包括以下步骤：通过经由电阻器被充电的电容器的电流来修改第一电流，以改变功率变换器的开关频率，以便实现功率变换器的软起动。

本发明的另一个方面提供了一种用于谐振模变换器的控制单元，该谐振模变换器具有依赖于变换器的开关频率的输出电压，该控制单元包括：反馈电路，用于提供依赖于变换器的输出电压的第一电流；以及振荡器电路，用于按依赖于第一电流的频率产生用于变换器的控制信号，从而控制输出电压；特征在于，电阻器，用于根据基准电压产生第二电流；用于将第一电流限制到第二电流的电路。

优选地，用于将第一电流限制到第二电流的电路包括用于镜像第二电流的电流镜电路。

振荡器电路可包括电容器、响应于第一电流而向电容器提供充电电流的电流镜电路、以及响应于电容器被充电到阈值电压而使电容器放电的比较器电路，从而产生锯齿电压波形。

优选地，控制单元还包括：用于产生构成用于功率变换器的所述控制信号的两个互补开关控制信号的电路，该两个互补开关控制信号用于控制变换器的两个开关在锯齿波形的每隔一个周期中交替导通；以及用于在两个互补开关控制信号之间产生死区时间的定时器。有利地，定时器响应于第二电流，用于依据第二电流确定每个死区时间。

控制单元可包括用于提供构成第一电流的最小值的电流的电阻器。

用于将第一电流限制到第二电流的电路可包括：放大器，该放大器具有差分输入，这些差分输入分别耦合到电压基准和第一电流被提供到的接点；电流镜，该电流镜包括第一晶体管和第二晶体管，第二电流被提供到该第一晶体管；第三晶体管，第一电流经由该第三晶体管被传导到第二晶体管，第三晶体管被放大器的输出所控制；以及用于响应于放大器的输出处的电压的变化来改变接点处的电压的电路。

控制单元优选地包括与电阻器串联的电容器，用于通过电容器的充电电流来修改第一电流，以实现变换器的软起动。

本发明还扩展到一种谐振模变换器和如上所述的控制单元的组合，其中该谐振模变换器具有依赖于变换器的开关频率的输出电压，该控制单元被布置为利用所述控制信号来控制变换器的开关频率。

优选地，谐振模变换器包括LLC变换器。

附图说明

从以下参考附图以示例方式给出的描述中可以进一步理解本发明及其技术方案，附图中：

图1示意性地示出根据本发明实施例的电源布置，其包括级联的PFC和LLC功率变换器以及用于这些变换器的控制布置；

图2用框图示出了图1的控制布置的PFC和LLC控制单元的一种形式的部件；

图3、图4和图5示意性地示出了根据本发明实施例的图2的PFC和LLC控制单元的LLC控制单元的部件；并且

图6示意性地示出了图2的控制单元的延迟定时器的一种形式。

具体实施方式

如图1所示的电源布置包括PFC功率变换器10和LLC功率变换器11，这些变换器在虚线框内示出。变换器10和11被级联，如图所示在相对于连接到地的零伏(0V)线路13的线路12上产生的PFC变换器10的正输出电压Vp被连接作为LLC变换器11的输入电压。级联的PFC功率变换器10和LLC功率变换器11被PFC和LLC控制单元14所控制，该PFC和LLC控制单元14具有连接到线路13的地连接Gnd，下文将对此进行进一步描述。

提供到电源布置的输入的AC电源被二极管桥15整流。经由线路16将二极管桥15的正整流后AC输出耦合到PFC变换器10的正电压输入，并且经由电流感测电阻器17从0V线路13到二极管桥15提供一条返回路径。例如，取决于AC电源的电压，线路16可具有在约125V到约360V范围内的峰值电压，并且线路12上的电压Vp可以约为385V。

图1所示的PFC变换器10包括传统的升压变换器，该升压变换器包括串联耦合在线路16和线路12之间的输入电感器18和二极管19、耦合在输入电感器18与二极管19的接点和0V线路13之间的、通常由MOSFET构成的受控开关20、以及耦合在线路12和13之间的输出电容器21。开关20被控制，以按照控制单元14的输出P而断开和闭合。控制单元14的另一输出S在图1中没有连接，它是提供来用于对在其他形式的PFC变换器中可能提供的次级开关(未示出)进行互补控制的(带有死区时间)。

包括串联连接在线路12和13之间的电阻器22和23的分压器向控制单元14的电压反馈输入Vfb提供与PFC变换器10的输出电压Vp成比例的电压。在控制单元14内，该电压被提供给一个跨导放大器，该跨导放大器具有耦合到控制单元14的补偿点Vcom的输出，电容器24和与电容器26串联的电阻器25从该补偿点连接到地或者说0V。在电流感测电阻器17与二极管桥15的接点处产生的、与PFC变换器10的输入电流成比例的负电压(相对于地或者说0V)经由低通滤波器被耦合到控制单元14的另一输入Vis，该低通滤波器由串联电阻器27和旁路电容器28构成。

注意，控制单元14不监视PFC变换器10的输入电压，而只监视输入电流和输出电压Vp。控制单元14在较宽的频率范围上根据下式来控制PFC变换器开关20的关断时间占空比Doff以为该电源布置提供接近单位1的功率因子：

Doff＝Vi/Vp＝Re*Is/Vp

其中Vi是线路16上的输入电压，Is是电流感测电阻器17所感测到的输入电流，Re是PFC变换器的反映到其输入的等效负载。

LLC变换器11具有半桥拓扑，该半桥拓扑包括变换器输入电压线路12和接点30之间的初级开关29，以及接点30和该变换器的线路32之间的次级开关31。开关29和31通常包括MOSFET，它们分别被控制单元14的输出A和B以互补的方式进行控制，并带有死区时间，从而使得它们不会同时导通。线路32经由提供LLC变换器11的返回路径的电流感测电阻器33耦合到0V线路13，并且连接到控制单元14的输入OvL，线路32向该输入OvL提供与LLC变换器11的输入电流成比例的电压。

接点30经由电容器34和串联电感器35耦合到LLC变换器11的输出接点36，接点36经由另一电感器37耦合到线路32。电感器35和37以及电容器34构成了变换器11的LLC元件。LLC变换器11的输出是从变压器38的次级绕组取得的，该变压器38具有连接在接点36和线路32之间的初级绕组。在图1中，变压器38被表示为一个与电感器35和37相分离的“理想”变压器。在实践中，电感器35和37的电感的一部分或全部可能由变压器38的泄漏和磁化电感构成，从而使得这些电感器和变压器的功能被组合起来。

变压器38可具有任意期望数目的次级绕组；这些次级绕组39、40和41在图1中以示例方式示出。绕组39具有连接到次级侧的地的中央抽头，以及经由全波整流二极管42连接到输出43的末端。平滑电容器44连接在输出43和次级侧的地之间，从而使得输出43为由该电源布置供电的设备(未示出)提供DC电压输出。包括串联连接在输出43和次级侧的地之间的电阻器45和46的分压器为LLC变换器11提供电压反馈，下文中将对此进行进一步描述。

次级绕组40耦合到二极管桥47，该二极管桥的负输出连接到初级侧的地或者说0V，该二极管桥的正输出被连接在该正输出和0V线路13之间的电容器48所平滑，该正输出向控制单元14的输入Vcc提供了供应电压以便以自举方式为控制单元供电。为此，高阻抗电阻器49也被连接在PFC变换器10的输出线路12和输入Vcc之间。

在AC电源与图1的电源布置相连接时，某一较小的电流经由电感器18、二极管19和电阻器49流动，以为电容器48充电，并且控制单元14的输入Vcc处的供应电压上升。当其到达例如约13V的起动电压时，其被控制单元14检测到，控制单元14于是相应地起动以驱动LLC变换器11，从而经由次级绕组40和二极管桥47产生输出电压，以将电容器48的电荷维持到控制单元14的期望工作电压，例如约12V。控制单元14的初始工作减少了电容器48的电荷，但并不足以下降到例如约8.5V的停工阈值电压以下。

在图1中没有示出与其的连接的次级绕组41代表了变压器38的任意数目的其他次级绕组，这些其他次级绕组可用于根据需要提供高电压或低电压的其他期望AC和/或DC输出。可以意识到，次级绕组的功能可被组合起来，从而使得变压器38可具有一个或多个次级绕组。

控制单元14的输入Vcc处的供应电压可被控制单元14用来提供足够高的电压以驱动变换器10和11的开关20、29和31。此外，控制单元14使用该供应电压来在输出Vref处产生稳定的供应电压(regulated supplyvoltage)；该供应电压也被用在控制单元14内，用于为其大多数电路供电。此外，利用非稳定供应电压和/或稳定供应电压，控制单元14为带隙电压基准(未示出)供电，并且得出用于控制单元的工作中的各种阈值电压。例如，该稳定供应电压如图1所示被假定为3.3V，而以下提及的其他电压和电压范围是在该供应电压的上下文中给出的。

电阻器50连接在控制单元14的输出Vref和控制单元的输入Fmax之间，该电阻器向该输入Fmax提供一个电流，该电流确定了LLC变换器11的期望最大开关频率。另一电阻器51连接在控制单元14的输出Vref和控制单元的输入Fdbk之间，该电阻器向该输入Fdbk提供一个电流，该电流确定了LLC变换器11的期望最小开关频率。电隔离电压到电流(V-I)变换器52在其输出处产生一个误差电流，该误差电流经由串联电阻器53和二极管54被提供到控制单元14的输入Fdbk，以用于对LLC变换器11的处于由电阻器50和51确定的范围内的频率进行反馈控制。该反馈误差电流与电阻器45和46之间的接点处的、被提供到变换器52并且表示DC输出43处的电压的电压与基准电压(未示出)之间的差异成比例，并且可以例如沿着以上引用的应用手册AN2321的图1所示的线路通过频率补偿方式来产生。

一个如下所述的附加电路提供了在无负载或轻负载状况下LLC变换器11的软起动，从而使得开关频率从其最大值逐渐减小到正常工作值：该附加电路包括在控制单元14的输入Fdbk和输出Vref之间串联的电阻器55和电容器56，并且可选地具有与电阻器55并联的二极管57，如图1所示。

图2示出了图1的电源控制布置的PFC和LLC控制单元14的一种形式的部件的框图。这些部件包括PFC控制单元60、LLC控制单元61、边缘控制单元62、延迟定时器63、PFC输出级64、以及LLC输出级65。为了简单起见，没有示出控制单元14的其他部件，例如用于稳压、产生期望阈值电压、编制期望设置以及测试目的的部件。

除了图2中未示出的连接Gnd、Vcc和Vref之外，图2利用与图1相同的标号示出了控制单元14的与图1相同的外部连接。这些标号也用于指代各连接处的信号。图2还示出了在工作中在控制单元的各种部件之内产生的以及在其间交换的各种信号，下文中将对此进行进一步描述。下面简要描述图2所示的块的功能以及相关信号。

PFC控制单元60被提供以PFC电流感测电压Vis和PFC反馈电压Vfb，并且还具有与补偿点Vcom的连接，如上所述，元件24至26连接到该补偿点。这些元件是针对点Vcom处通常为0.5V到2.5V的电压而选择的，其中PFC控制环带宽在约10Hz到20Hz的量级上。PFC控制单元60将反馈值Vis和Vfb分别与过电流和过电压阈值相比较，并且响应于通过这些比较而确定的PFC变换器10的过电流或过电压状况，它产生PFC故障信号Pflt，该PFC故障信号被提供给边缘控制单元62。PFC控制单元60还将反馈电压Vfb与禁止阈值电压相比较，并且响应于通过该比较确定的欠电压状况(例如，在AC减弱(brown-out)或故障的情况下)，产生禁止信号Inhib，该禁止信号被提供给LLC控制单元61、边缘控制单元62和PFC输出级64。

在正常工作状况下，PFC控制单元60对反馈信号Vis和Vfb进行处理以产生信号Pmul，该信号Pmul被提供给边缘控制单元62，并且与根据以上Doff的式子在任何时刻PFC变换器10提供期望的功率因子校正所需的关断时间占空比Doff成正比。因此，在图1中的线路16上的PFC输入电压的每个经整流的AC周期中，由信号Pmul表示的关断时间占空比Doff始终被PFC控制单元60所改变以向AC电源提供基本为电阻性的等效负载。例如，信号Pmul可具有从0V到2.0V的值，用于表示从0到100％的关断时间占空比。

PFC控制单元60可以可选地使用斜坡信号Lrmp，该斜坡信号如下所述是由LLC控制单元61产生的，并且可被提供给PFC控制单元60，如图2中的虚线所示。

LLC控制单元61被提供以信号Fdbk(如上所述，它是表示LLC变换器的误差电压的电流)，并且使用它来产生受控频率方形波时钟信号Lclk，该时钟信号被提供给LLC输出级65，并且还提供给边缘控制单元62。LLC控制单元61还产生锯齿或斜坡信号Lrmp，该锯齿或斜坡信号被提供给边缘控制单元62，并且如上所述可选地提供给PFC控制单元60。例如，斜坡信号Lrmp具有从0V到2.0V的幅度以及是时钟信号Lclk的频率的两倍的频率。如上所述，LLC时钟信号Lclk的最小频率是由经由电阻器51提供到输入Fdbk的最小电流来设置的，并且LLC时钟信号Lclk的最大频率是由经由输入Fmax向LLC控制单元61中的电流镜布置提供电流的电阻器50来设置的。例如，最大频率可以被设置到等于特定应用的正常LLC工作频率的约2倍或3倍的值，而最小频率则低于该正常工作频率。该正常工作频率通常处于较窄的频率范围内，但是可以针对LLC变换器的任何特定应用从一个较宽的频带中选择，该频带例如在约50kHz到约1MHz的量级上。

LLC控制单元61还为延迟定时器63产生信号DTi，该信号是由LLC控制单元61中的电流镜布置依据提供到其输入Fmax的电流来产生的。延迟定时器63依据电流信号DTi来确定死区时间，从而针对较宽范围的可能LLC频率来调节死区时间。

此外，LLC控制单元61被提供以禁止信号Inhib，以在信号Inhib被断言时禁止信号Lrmp和Lclk的生成。LLC控制单元61还经由输入OvL被提供以跨电阻器33两端降落并且代表LLC变换器11的输入电流的电压，并将其与至少一个阈值相比较，以确定LLC变换器的可能的过载状况，响应于此，它产生被提供给LLC输出级65的LLC故障信号Lflt。LLC控制单元61还被提供以PFC反馈电压信号Vfb，它将该信号与阈值相比较，以仅在PFC变换器输出电压Vp高于所选电平例如360V时才使能LLC变换器的起动。LLC控制单元61中的软起动功能如上所述结合图1中的元件55至57工作，以在LLC变换器被使能时以及任何过载故障之后提供软起动。

边缘控制单元62将占空比信号Pmul与LLC斜坡信号Lrmp相比较，以产生具有期望的占空比的PFC PWM信号Ppwm，该信号被提供到PFC输出级64。信号Ppwm很便利地按1∶1或相同频率的关系与LLC时钟信号Lclk谐波相关，该LLC时钟信号Lclk也被提供给边缘控制单元62。边缘控制单元62产生这样的信号Ppwm，该信号具有被设定时间以避免与信号Lclk的边缘相吻合以便实现最小干扰的边缘或转变，并且具有用于实现电源布置的最大效率的相位。为此，边缘控制单元62还被提供以如下所述由LLC输出级65产生的信号Ldtr，该信号在LLC输出级的死区时间期间为高。边缘控制单元62还被提供以信号Pflt和Inhib，响应于其中的任何一个它禁止信号Ppwm。

延迟定时器63响应于从PFC输出级64提供给它的PFC延迟时间请求信号Pdtr或者从LLC输出级65提供给它的LLC延迟时间请求信号Ldtr，以在如上所述由信号DTi确定的延迟时间之后产生延迟时间完成信号DTd，该延迟时间完成信号被提供到这些输出级64和65中的每一个，从而延迟时间被调节以适应于LLC变换器11的正常工作频率(以及在这里被假设为相同的PFC变换器10的开关频率)。

PFC输出级64包括电平移动器和门驱动器，用于根据信号Ppwm产生用来驱动PFC变换器10的初级开关20的输出P，并且除非它被信号Inhib所禁止，其具有在带死区时间的情况下以互补方式驱动输出S的类似布置，该死区时间如上所述是由延迟定时器63提供的，用于避免PFC变换器开关的不合需要的同时导通。PFC输出级64可包括更复杂的布置，用于产生其输出信号P和S的各种相对时序，以适应于不同类型的PFC变换器可能需要的不同开关布置。

LLC输出级65也包括电平移动器和门驱动器，用于按信号Lclk的频率在带有死区时间的情况下产生其分别用来驱动LLC变换器11的开关29和31的输出信号A和B，除非它们被信号Lflt所禁止，其中所述死区时间如上所述是由延迟定时器63提供的，用于避免开关29和31的同时导通。

下面以示例方式更详细地描述LLC控制单元61和延迟定时器63的特定形式。在以上引用的相关申请中以示例方式更详细地描述了PFC和LLC控制单元14的其他部件的特定形式。

注意，下述LLC控制单元在某些方面可与以上引用的关于SMicroelectronics L6599控制器的数据手册中描述的SMicroelectronicsL6599控制器相比较。如该数据手册的第7部分中具体描述的，L6599控制器的一个引脚(引脚4)在源发一个确定振荡器的频率并因此确定受控谐振模变换器的开关频率的电流的同时，被保持在基准电压上。该电流由去往光电晶体管的反馈信号确定并且被与该光电晶体管串联的电阻器RFmax限制到确定振荡器的最大频率的最大值，并且具有由从引脚到地的另一电阻器RFmin所设置的确定振荡器的最小频率的最小值。从引脚到地的电阻器-电容器电路帮助了提供软起动功能，其利用了另一引脚(引脚1)连接来对该电路的电容器放电。还有一个引脚(引脚3)提供振荡器的主电容器的连接。

在该已知的控制器中，振荡器的主电容器被交替充电和放电，从而使得其电压根据三角波形而变化，该三角波形具有大致相等的上升斜坡电压和下降斜坡电压，这些上升斜坡电压和下降斜坡电压确定了变换器开关的接通时间。但是，如数据手册的图21所示，该主电容器的充电和放电电流经由不同的路径并通过相反极性类型的晶体管流动，从而它们可能没有精确匹配，因此变换器开关的接通时间可能不相等，而这是不合需要的。

此外，如该数据手册的第一页上的框图所示，死区时间块被用于确定开关死区时间，该开关死区时间在该数据手册的表4中被规定成最小为0.2微秒、通常为0.3微秒并且最大为0.3微秒。这样，在该控制器中，死区时间是固定的，而不论振荡器所确定的受控变换器的开关频率如何。

再次参考附图，图3、图4和图5示意性地示出了特定形式的LLC控制单元61的部件。图3示出了控制单元61的部件，用于产生用来控制LLC变换器的频率的控制电流信号Limi、下文中进一步描述的钳位信号Clmp、以及以上提及的电流信号DTi。图3还示出了以与图1中相同的方式连接到输出Vref以及输入Fdbk和Fmax的元件50、51以及54至57。图4示出了LLC控制单元61的振荡器布置，用于依据电流信号Limi产生信号Lrmp和Lclk。图5示出了LLC控制单元61的过载保护和慢起动部件。

参考图3，LLC控制单元61包括电流镜布置，该电流镜布置包括N沟道晶体管70至73。晶体管70以二极管的形式连接，其中它的栅极和漏极连接到输入Fmax，因此它经由电阻器50连接到3.3V供应电压Vref。因此，由电阻器50的电阻以及该电阻器两端的电压降确定的固定电流Ifmax经由晶体管70被传导到地或者说0V。该电流Ifmax确定了PFC变换器10的最大频率(下文将对此进行进一步描述)，并且可通过对电阻器50的适当选择来被确定到期望LLC变换器在其中工作的宽频带内的任何位置。对该电流Ifmax的镜像使得能够对于任何特定功率变换器的工作针对最大频率以及因此针对频率范围适当地确定其他参数。这种参数包括从镜像的电流DTi确定的延迟时间，下文将对此进行进一步描述。注意，与如上所述的已知的L6599布置中的相反，电阻器RFmax只限制反馈电流因此只限制最大频率，而并不允许确定任何其他参数。

晶体管70的漏极电压通常为0.6至0.9V。输入Fmax处的更精确电压以及因此得到的对电流Ifmax的更精确设置也可以改为由耦合到输入Fmax的放大器布置来提供，例如类似于如下所述的与输入Fdbk有关的放大器74的布置。

晶体管70中的电流Ifmax被晶体管73所镜像，以为延迟定时器63产生电流DTi。如下文中进一步描述的，延迟定时器63中的斜坡发生器具有与LLC控制单元振荡器的斜坡发生器类似的形式。因此，由延迟定时器63确定的死区时间根据电流Ifmax被调节以适合于宽频带内的可应用LLC时钟频率，并且在延迟定时器63的特性和LLC时钟频率之间存在粗略的补偿。

输入Fdbk连接到差分放大器74的同相输入，该差分放大器的反相输入被提供以来自带隙基准电压的例如约为1.25V的电压Vbg。放大器74的输出连接到如图3所示具有10∶1的电流比的两个N沟道晶体管75和76的栅极，并被连接到比较器77的同相输入，该比较器的反相输入被提供以电压钳位比较电压Vcl，并且该比较器在其输出处产生钳位信号Clmp。晶体管75的源极连接到晶体管71的漏极，并且其漏极连接到输入Fdbk，该输入Fdbk还被受提供到其栅极的低态有效(active-low)软起动信号SSn控制的P沟道晶体管78耦合到3.3V供应电压。晶体管76在晶体管72的漏极路径中连接到由P沟道晶体管79和80形成的另一电流镜，以产生控制电流信号Limi。

在信号SSn为高并且电容器56具有恒定电荷的稳定工作状态中，元件55至57以及78不起作用。放大器74和晶体管75形成闭环，该闭环通常用来维持输入Fdbk处的电压Vbg。如上所述，与从LLC变换器11得到的输出电压成比例的电流经由二极管54被提供到输入Fdbk。电阻器51也向输入Fdbk提供与被该电阻器51的电阻所划分的、该电阻器两端的电压相等的电流，该电压通常是Vref-Vbg。这样，与这些输入电流的总和相等的电流Ifdbk通常被提供给输入Fdbk并且经由晶体管75和71被传导到地或者0V。该电流Ifdbk被晶体管76以10∶1的比率镜像(该晶体管76传递等于Ifdbk/10的电流)，并且所得到的电流被镜像为控制信号电流Limi，以确定LLC时钟频率，如下所述。因此，控制信号电流Limi是受经过二极管54的反馈电流控制的，因此LLC时钟信号频率也是受经过二极管54的反馈电流控制的，并且最小电流是由电阻器51的电阻确定的，因此最小频率也是由电阻器51的电阻确定的。这样，也可以通过适当地选择电阻器51，来将最小频率确定到可能期望LLC变换器在其中工作的宽频带内的任何位置。

这样，仅利用两个集成电路输入，在实现控制单元的集成电路外部的两个电阻器50和51如上所述将LLC变换器11的最小频率和最大频率确定为较宽的可能频率带内的任何位置。其中一个(Fdbk)还用于反馈信号，并且另一个(Fmax)提供一个电流，该电流不仅可用于确定最大频率，还可根据需要用于确定死区时间和其他参数。

在如上所述的正常工作状况下，被晶体管75和71传递的电流Ifdbk小于被晶体管70传递的电流Ifmax，并且放大器74的输出电压小于电压Vcl，从而信号Clmp为低。与例如由于LLC变换器负载减小而引起的输出43处LLC变换器的输出电压的增大相对应的、经由二极管54的反馈电流的增大以及因此得到的电流Ifdbk的增大导致控制信号电流Limi的增大，因此导致LLC时钟频率的增大，这根据LLC变换器的负增益-频率特性而引起其输出的减小。

经由晶体管75和71的电流被限制到经过晶体管70的电流Ifmax。如果电流Ifdbk试图上升到超过电流Ifmax，那么由放大器74和晶体管75形成的闭环就不再维持输入Fdbk处的电压Vbg，并且该输入Fdbk处的电压上升。因此，放大器74的输出电压上升到超过电压Vcl，并且比较器77产生高电平的钳位信号Clmp，响应于此(经由如图5所示的或门106)信号Lflt被断言以禁止图2中的LLC输出级65，从而导致LLC变换器11的输出减小。这样，LLC变换器的频率被限制到由电阻器50设置的最大频率。

信号SSn在LLC变换器起动时以及响应于故障状况而被断言(断言为低电平)，以使晶体管78至少接通由计数器确定的最小延迟，从而将输入Fdbk拉到3.3V供应电压Vref并经由电阻器55使电容器56放电，或者经由二极管57迅速使电容器56放电，如果该二极管57存在的话。输入Fdbk的高电平导致进到输入Fdbk中的电流达到最小、高电平的信号Clmp被产生或维持、并且信号电流Limi处于其最大值Ifmax/10，这对应于LLC时钟信号Lclk的最大频率。

在去除信号SSn的低电平后，电容器56经由电阻器55被充电，充电电流流进输入Fdbk中并且形成电流Ifdbk的一部分。在电容器56充电时，电流Ifdbk从Ifmax逐渐下降到较低的稳定值，LLC时钟信号Lclk的频率相应地从其最大值逐渐减小到较低的稳定工作值，并且信号Clmp的高电平结束，输入Fdbk处的电压通过由放大器74和晶体管75提供的反馈环再次变得等于Vbg。电阻器55和电容器56可以提供相对较长的时间常数，例如约100μs或更长的量级。该软起动功能减小了LLC变换器11在起动时向PFC电容器21提供的负载。

由于在输入Fdbk处提供的电流Ifdbk确定了LLC变换器11的开关频率并因此确定了其输出电压，因此LLC控制单元61可能对该输入处的噪声敏感。可通过多种方式来减小噪声灵敏度，所述方式例如是对该输入处的电流进行反跳(debounce)或低通滤波，或者减小包括放大器74在内的电路的带宽。但是，已观察到，该输入Fdbk处的某种波纹(ripple)，例如来自AC电源的120Hz波纹，可能有益于引起LLC变换器开关频率的频谱扩展，而该频谱扩展可能能够减小电磁干扰。输入Fdbk处的噪声也可以按LLC振荡器的每隔一个周期的模式以不同方式发生，这对应于LLC变换器的两个不同的开关状态，这可能会不利地影响这些状态的必要相等定时。通过在输入Fdbk提供采样保持功能可以避免该缺点，从而使得反馈电流Ifdbk的同一个值被用于确定LLC振荡器的至少两个接连的周期，从而有助于两个LLC变换器开关状态的定时相等。

参考图4，控制单元61的用于依据控制信号电流Limi产生信号Lrmp和Lclk的振荡器布置包括电流镜81、电流镜82、电容器84、N沟道晶体管85、或门86、脉冲展宽器87、比较器88、以及触发器89，其中所述电流镜81由N沟道晶体管形成，所述电流镜82由P沟道晶体管形成并且具有由开关83选择性地并联连接的多个输出(例如带有二元加权)，所述触发器89具有以传统方式示出的时钟输入、反相输出-Q、连接到该输出-Q的数据输入D、以及复位输入R。

如图4所示，电流Limi被电流镜81所镜像，该电流镜的输出电流被电流镜82所镜像，以产生用于对电容器84充电的电流。开关83被块90所表示的一次编程(OTP)所编程，以对电流镜82所提供的电流进行校准，从而针对制造工艺变化进行补偿，其中所述制造工艺变化中占主导地位的一个是电容器84的电容。此外，开关83可被伪随机(P-R)信号源91所控制，以抖动电容器84的充电电流，并因此抖动如上所述产生的LLC开关频率，以便通过扩展其频谱来减小EMI。

构成LLC斜坡信号Lrmp的、电容器84所被充电到的电压被提供到比较器88的同相输入，该比较器的反相输入被提供以与信号Lrmp的最大幅度相对应的、如图所示为2.0V的比较电压。比较器88的输出被提供到触发器89的时钟输入，该触发器的Q输出构成LLC时钟信号Lclk，并且经由或门86驱动脉冲展宽器87。脉冲展宽器87的输出控制晶体管85的栅极，该晶体管的漏极-源极路径与电容器84并联连接。禁止信号Inhib被提供到触发器89的复位输入和或门86的第二输入，以在信号Inhib为高时禁止信号Lrmp和Lclk的生成。

因此，电容器84被反复地以与信号电流Limi成比例的速率进行线性充电，并通过开关83而被进行校准以及可选的抖动，直到它达到最大电压2.0V并且比较器88产生高输出，从而转换触发器89并且接通晶体管85，以迅速地将电容器84放电到0V，从而在比较器88的输出处恢复低电平。脉冲展宽器87为晶体管85提供了例如为50ns或更短的足够长的接通时段，以便使电容器84完全放电，而同时仍提供锯齿或斜坡信号Lrmp的足够快速的边缘。

因此，可以意识到，LLC斜坡信号Lrmp是在由反馈电流Ifdbk确定的频率下的线性锯齿，并且LLC时钟信号Lclk是在等于该频率一半的频率一直到与最大电流Ifmax相对应的最大时钟频率下的方形波形。另外，该控制布置使得能够在LLC变换器11的较宽的可能频率带上改变时钟频率。

图5示出了控制单元61的过载保护和软起动部件。这些部件包括快速过载(OVL)关断电路100和慢速OVL关断电路101、或门102、105和106、比较器103、反相器104、边缘触发RS触发器107、延迟计数器108和或非门109。

电路100将OvL输入的电压与表示LLC变换器11的相对较高过载的阈值相比较，并且一旦该阈值被超过就立即经由或门102产生高输出。电路101将OvL输入的电压与表示LLC变换器11的较小过载的较低阈值相比较，并且如果该阈值被反复超过则经由或门102产生高输出。在任一情况下，门102的高输出都指示过载状况。比较器103将表示PFC变换器10的输出电压(这是LLC变换器11的输入电压)的输入Vfb的电压与在其之下LLC变换器11就将被关断的停工阈值Vsd相比较，在此情况下产生被反相器104反相的低输出。门102和反相器104的输出在或门105中被组合，该或门的输出被提供到门106和109。或门106还被提供以钳位信号Clmp，其输出构成信号Lflt。门106的此输出的上升缘置位触发器107，以使能延迟计数器108。延迟计数器数出LLC时钟信号Lclk的期望数目的(例如1024个)周期，然后产生使触发器107复位的输出。触发器107的输出Q还连接到或非门109的输入，该或非门的输出构成低态有效软起动信号SSn。

因此，在LLC变换器11过载、PFC变换器10的输出处欠电压、或者如上所述的钳位状态的情况下，信号Lflt被断言以禁止LLC变换器11的输出，并且信号SSn的低值被产生以如上所述将输入Fdbk拉高，后一状况被维持至少由延迟计数器108计数的时段，以允许电容器56有时间被完全放电。在该时段结束时，当触发器107被复位时，如果门105的输出为低，即，如果不存在过载或欠电压状况，则信号SSn的低电平被结束，但是在LLC时钟信号逐渐从其最大频率下降到如上所述的稳定工作频率的同时，信号Clmp的高电平仍保持。信号Clmp随后变低以结束信号Lflt的高电平并使能LLC输出级65。

图6示出了延迟定时器63的特定形式，其中电流DTi被由P沟道晶体管构成并且带有被可编程开关172选择性地并联连接的多个输出的电流镜171所镜像，以产生用于对电容器173充电的经校准的电流Di。开关172被编程以针对制造工艺变化、尤其是针对电容器173进行补偿。

N沟道晶体管174的漏极-源极路径与电容器173并联，并且其栅极连接到或非门175的输出，该或非门的输入被提供以信号Pdtr和Ldtr，从而电容器173两端的电压被保持在零，直到信号Pdtr和Ldtr之一在所请求的死区时间开始时变高为止。然后，电容器173被充电，该电容器173的电压被提供到比较器176的同相输入，该比较器的反相输入被提供以如图所示的2.0V的阈值电压，并且该电容器173的电压线性上升，直到它在死区时间结束时达到该阈值为止，然后比较器状态发生改变，以在其构成信号DTd的输出处产生高值。响应于信号DTd的高值，信号Ldtr的高值例如如上所述在LLC输出级65中被结束；信号Pdtr的高值类似地在PFC输出级64中被结束。已观察到，信号Pdtr和Ldtr不能同时为高。

将会意识到，图6所示的延迟定时器63的形式与图4所示的振荡器的形式类似，从而在任何实现这两者的个体集成电路中，可以存在它们的特性的近似相关。结果，延迟时间可以很好地匹配于LLC变换器的最大开关频率。

虽然以上描述涉及使用半桥拓扑的LLC变换器，但是本发明也可以以类似的方式应用到其他谐振模变换器以及其他功率变换器拓扑，例如应用到全桥拓扑。它还可以以类似的方式被应用来控制除了PFC和LLC变换器之外也可提供的其他功率变换器(未示出)的开关，例如可以应用到一个或多个反激(flyback)变换器或其他PWM变换器，这些变换器可能是提供附加的供应电压而所需要的，例如可能是为由电源布置所供电的设备提供备用和/或工作电源所需要的。

虽然以上通过示例方式描述了电源布置和控制单元的特定形式，但是可以对其进行许多修改、变化和适应性修改。

Claims (18)

1.一种控制谐振模功率变换器(11)的开关频率的方法，该功率变换器包括LLC变换器并且具有依赖于所述开关频率的输出电压，该方法包括以下步骤：

产生依赖于所述输出电压的第一电流(Ifdbk)；以及

以由所述第一电流确定的频率，产生用于所述功率变换器的控制信号；特征在于：

产生与所述第一电流的期望最大值相对应的第二电流(Ifmax)；

在用于镜像所述第二电流的电流镜电路中镜像所述第一电流，依据所述第二电流将所述第一电流限制到所述期望最大值。

2.如权利要求1所述的方法，其中，产生用于所述功率变换器的控制信号的步骤包括利用依赖于所述第一电流的电流来对电容器(84)循环地充电，并且响应于该电容器被充电到阈值电压而使该电容器放电，从而产生锯齿电压波形。

3.如权利要求2所述的方法，还包括以下步骤：以伪随机方式改变所述电容器的充电电流。

4.如权利要求2所述的方法，还包括以下步骤：产生构成用于所述功率变换器的所述控制信号的两个互补开关控制信号(A，B)，用于控制所述功率变换器的两个开关(29，31)在锯齿波形的交替周期中导通，其中在所述两个开关的导通时间之间存在死区时间。

5.如权利要求4所述的方法，还包括以下步骤：依据所述第二电流来确定每个死区时间。

6.如权利要求1至5中任一个所述的方法，还包括以下步骤：

提供所述第一电流的期望最大值；

利用电阻器(50)产生所述第二电流；

利用第二电阻器提供构成所述第一电流的最小值的电流，

其中所述电阻器(50)和所述第二电阻器在实现用于所述谐振模功率变换器的控制单元的集成电路外部，并且仅利用两个集成电路输入确定所述LLC变换器的最大频率和最小频率。

7.如权利要求1至5中任一个所述的方法，其中，限制所述第一电流的步骤包括以下步骤：

将放大器(74)的差分输入分别耦合到电压基准(Vbg)和所述第一电流被提供到的接点；

经由第一晶体管(70)将所述第二电流镜像到第二晶体管(71)；

经由第三晶体管(75)将所述第一电流传导到所述第二晶体管；

依据所述放大器的输出控制所述第三晶体管；以及

响应于所述放大器的输出处的电压的变化来改变(78)所述接点处的电压。

8.如权利要求1至3中任一个所述的方法，还包括以下步骤：依据所述第二电流来确定用于所述功率变换器的所述控制信号的死区时间。

9.如权利要求1至5中任一个所述的方法，还包括以下步骤：通过经由电阻器(55)被充电的电容器(56)的电流来修改所述第一电流，以改变所述功率变换器的开关频率，以便实现所述功率变换器的软起动。

10.一种用于谐振模变换器(11)的控制单元，该谐振模变换器包括LLC变换器并且具有依赖于所述变换器的开关频率的输出电压，该控制单元包括：

反馈电路(52-54)，用于提供依赖于所述变换器的输出电压的第一电流(Ifdbk)；

振荡器电路(84-88)，用于按依赖于所述第一电流的频率产生用于所述变换器的控制信号，从而控制所述输出电压；特征在于

电阻器(50)，用于根据基准电压(Vref)产生第二电流(Ifmax)；

用于将所述第一电流限制到所述第二电流的电路(70-72，74-76)，其中，所述用于将所述第一电流限制到所述第二电流的电路包括用于镜像所述第二电流的电流镜电路。

11.如权利要求10所述的控制单元，其中，所述用于镜像所述第二电流的电流镜电路还镜像所述第一电流。

12.如权利要求10所述的控制单元，其中，所述振荡器电路包括电容器、响应于所述第一电流而向所述电容器提供充电电流的电流镜电路、以及响应于所述电容器被充电到阈值电压而使所述电容器放电的比较器电路，从而产生锯齿电压波形。

13.如权利要求12所述的控制单元，还包括：用于产生构成用于所述功率变换器的所述控制信号的两个互补开关控制信号的电路，该两个互补开关控制信号用于控制所述变换器的两个开关在锯齿波形的交替周期中导通；以及用于在所述两个互补开关控制信号之间产生死区时间的定时器。

14.如权利要求13所述的控制单元，其中，所述定时器响应于所述第二电流，用于依据所述第二电流确定每个死区时间。

15.如权利要求10所述的控制单元，其中，

所述电流镜电路包括第一晶体管和第二晶体管，所述第二电流被提供到该第一晶体管；

所述用于将所述第一电流限制到所述第二电流的电路还包括：

放大器，该放大器具有差分输入，这些差分输入分别耦合到电压基准和所述第一电流被提供到的接点，

第三晶体管，所述第一电流经由该第三晶体管被传导到所述第二晶体管，所述第三晶体管被所述放大器的输出所控制；以及

用于响应于所述放大器的输出处的电压的变化来改变所述接点处的电压的电路。

16.如权利要求10所述的控制单元，还包括与第二电阻器串联的电容器，该第二电阻器用于通过所述电容器的充电电流来修改所述第一电流，以实现所述变换器的软起动。

17.如权利要求10-16中任一个所述的控制单元，还包括用于提供构成所述第一电流的最小值的电流的第二电阻器，其中

用于产生所述第二电流的电阻器(50)和用于提供构成所述第一电流的最小值的电流的第二电阻器在实现所述控制单元的集成电路外部，并且仅利用两个集成电路输入确定所述LLC变换器的最大频率和最小频率。

18.谐振模变换器和如权利要求10至16中任一个所述的控制单元的组合，其中该谐振模变换器包括LLC变换器并且具有依赖于所述变换器的开关频率的输出电压，所述控制单元被布置为利用所述控制信号来控制所述变换器的开关频率。

Images