CN101656550B - 包络限摆电路、信号限摆装置和包络跟踪功放 - Google Patents

Abstract

本发明实施例提供一种包络限摆电路，以解决信号摆率过大的问题。所述包络限摆电路包括单步限摆模块，所述单步限摆模块包括延时单元、摆率产生单元、比较单元和限摆信号生成单元，其中，所述限摆信号生成单元用于接收待限摆信号的包络幅度、延时的待限摆信号包络幅度、比较值和摆率门限，根据所述比较值生成已限摆信号的包络幅度并输出，使所述已限摆信号的摆率的不超出摆率门限的范围。因此，本发明能够保证经过包络限摆电路处理之后的信号输入其他器件再次处理之后不致失真，同时能够避免包络幅度在短时间内急剧变化造成元器件的直接损害或完全损毁。

Description

包络限摆电路、信号限摆装置和包络跟踪功放

技术领域

本发明涉及无线通信技术领域，具体涉及一种包络限摆电路以及使用该包络限摆电路的信号限摆装置和包络跟踪功放。

背景技术

在现代通信系统中，终端采用各种模拟电路(模拟元器件)对信号进行相应处理是经常行为。例如，射频信号在发送之前和接收之后需要通过诸如放大器、混频器和/或滤波器之类的模拟电路进行相应的放大、混频和/或滤波。实际应用中，任何模拟电路都要受到其在设计之初已经设计的电特性的限制，例如，电压、电流的阈值和系统带宽等等的限制。一旦输入信号幅度或输入信号的带宽超过这些限制，模拟电路的电特性就会导致输出信号不可避免地发生失真。

就射频信号而言，人们关注的信号幅度一般是指信号的包络幅度，而不是信号的瞬时幅度。对于包络幅度过大的信号，一种预防信号失真的通常做法是在输入对其进行处理的模拟电路之前，采用限幅电路或限幅器对输入信号的包络幅度进行限制。

然而，本发明的发明人在长期研究和实践中发现，上述采用限幅器或限幅电路对输入信号“限幅”的方法实际上不能完全解决信号失真的问题。这是因为，在某些情况下或某些模拟电路中，元器件电特性的变坏和输出信号的失真不仅仅在于信号的包络幅度过大，同时还因为信号的包络幅度在单位时间内变化过快。例如，对于射频电路(或其他模拟电路)中常用的功放(PA，PowerAmplifier)，如果输入信号的包络幅度在短时间内急剧上升或急剧下降，由于PA的电特性无法适应输入信号的这些急剧变化，由此造成信号的失真，严重情况下会导致电路完全失效(例如，PA被烧毁)。

信号的包络幅度在短时间内上升或下降的快慢程度可以使用包络摆率(ESR，Envelope Slew Rate)表征，即，包络摆率定义为信号包络幅度对时间的导数，而对包络摆率进行限制简称包络限摆或限摆。例如，假设带通信号为：

x(t)＝a(t)cos(2πf_ct+φ(t))

其中，f_c为载波频率，B为信号带宽(即上述带通信号x(t)对应的基带复信号a(t)exp(jφ(t))的双边带宽)，且f_c＞＞B，φ(t)为模拟相位调制量，a(t)为上述基带信号a(t)exp(jφ(t))的包络幅度，则t时刻该带通信号的包络摆率(ESR)为：

$\mathrm{ESR}\left(t\right)=\frac{d}{\mathrm{dt}}a\left(t\right)$

对于数字信号，若带通信号为：

x(n)＝a(n)cos(2πf_cn+φ(n))

其中，n为数字样点号，f_c为数字载波频率，φ(n)为数字相位调制量，a(n)为上述数字带通信号对应得数字基带信号a(n)exp(jφ(n))的包络幅度，则第n样点处数字信号包络摆率(ESR)可以定义为：

ESR(n)＝[a(n)-a(n-1)]/T_s，T_s为采样周期。

由于在一定的电路系统中，T_s是常数，所以[a(n)-a(n-1)]/T_s与a(n)-a(n-1)是一一对应的。限摆处理是将[a(n)-a(n-1)]/T_s限制在一定的范围之内，例如，将[a(n)-a(n-1)]/T_s限制在[th₁，th₂]范围之内，这里th₁是小于0的数，th₂是大于0的数，分别是下坡摆率门限和上坡摆率门限。等效地，就是将a(n)-a(n-1)限制在[th₁*T_s，th₂*T_s]范围之内。所以电路处理的中间变量总是用a(n)-a(n-1)，而不是用[a(n)-a(n-1)]/T_s，因为前者可以省去除法运算，节省资源。基于上述原因，对于数字信号，对第n样点处数字信号包络摆率(ESR)可直接定义为：

ESR(n)＝a(n)-a(n-1)

如前所述，若带通信号x(t)或x(n)的包络摆率过大(在时间-幅度或样点-幅度坐标图中表现为幅度曲线过于陡峭)，同样会造成信号的失真或电路完全失效。综上所述，有必要设法对包络摆率过大的信号进行限制，使其包络摆率的绝对大小(绝对值)减小，以防信号失真乃至彻底损坏元器件。

发明内容

本发明实施例提供一种包络限摆电路，用来限制信号的包络摆率，同时提供使用该包络限摆电路的信号限摆装置和包络跟踪功放。

本发明实施例提供的包络限摆电路包括：

延时单元，用于接收待限摆信号的包络幅度并对所述待限摆信号的包络幅度进行延时，输出延时的待限摆信号包络幅度；

摆率产生单元，用于根据接收的待限摆信号的包络幅度和所述延时的待限摆信号包络幅度，得到待限摆信号的摆率并输出所述待限摆信号摆率；

比较单元，用于接收摆率门限和所述待限摆信号的摆率，并根据所述摆率门限和待限摆信号摆率大小关系输出一比较值；

限摆信号生成单元，用于接收所述待限摆信号的包络幅度、所述延时的待限摆信号包络幅度、所述比较值和所述摆率门限，根据所述比较值生成已限摆信号的包络幅度并输出，所述已限摆信号的摆率不超出摆率门限的范围。

本发明实施例提供的信号限摆装置包括包络产生模块、包络限摆电路、恒包络化模块和相乘模块，其中：

包络产生模块，用于接收输入信号并产生所述输入信号的包络；

包络限摆电路，用于对所述包络产生模块产生的包络的摆率进行限制后输出；

恒包络化模块，用于接收所述输入信号并去除所述输入信号的包络信息后输出；

相乘模块，用于对所述包络限摆电路输出的信号和所述恒包络化模块输出的信号执行相乘后输出；

其中，所述包络限摆电路包括单步限摆模块，所述单步限摆模块包括：

延时单元，用于接收待限摆信号的包络幅度并对所述待限摆信号的包络幅度进行延时，输出延时的待限摆信号包络幅度；

摆率产生单元，用于接收待限摆信号的包络幅度和所述延时的待限摆信号包络幅度，根据所述待限摆信号的包络幅度和延时的待限摆信号包络幅度计算待限摆信号的摆率并输出所述待限摆信号摆率；

比较单元，用于接收摆率门限和所述待限摆信号的摆率，并根据所述摆率门限和待限摆信号摆率大小关系输出一比较值；

限摆信号生成单元，用于接收所述待限摆信号的包络幅度、所述延时的待限摆信号包络幅度、所述比较值和所述摆率门限，根据所述比较值生成已限摆信号的包络幅度并输出，所述已限摆信号的摆率不超出摆率门限的范围。

本发明实施例提供的包络跟踪功放包括包络产生模块、限底模块、第一数模转换器、第二数模转换器、包络放大器、数字上变频器、射频变换/驱动模块和射频功放；

所述包络跟踪功放还包括与所述限底模块直接串联的包络限摆电路，所述限底模块和包络限摆电路位于所述包络产生模块的输出端和所述第一数模转换器的输入端之间，其中：

所述包络限摆电路包括单步限摆模块，用于对所述包络产生模块产生的包络摆率进行限制后输出，所述单步限摆模块包括：

延时单元，用于接收待限摆信号的包络幅度并对所述待限摆信号的包络幅度进行延时，输出延时的待限摆信号包络幅度；

摆率产生单元，用于接收待限摆信号的包络幅度和所述延时的待限摆信号包络幅度，根据所述待限摆信号的包络幅度和延时的待限摆信号包络幅度计算待限摆信号的摆率并输出所述待限摆信号摆率；

比较单元，用于接收摆率门限和所述待限摆信号的摆率，并根据所述摆率门限和待限摆信号摆率大小关系输出一比较值；

限摆信号生成单元，用于接收所述待限摆信号的包络幅度、所述延时的待限摆信号包络幅度、所述比较值和所述摆率门限，根据所述比较值生成已限摆信号的包络幅度并输出，所述已限摆信号的摆率不超出摆率门限的范围。

本发明实施例通过一种由单个单步限摆模块或多个级联的单步限摆模块组成的包络限摆电路，采用不同的摆率门限触发单步限摆模块中的比较单元比较相邻两个样点的包络摆率，根据比较的结果对输入信号的上坡摆率和/或下坡摆率进行限制。由于包络限摆电路可以使得最终输出信号的摆率相对于输入信号的摆率有所减小，因此，本发明在一定程度上能够保证经过包络限摆电路处理之后的信号输入其他器件再次处理之后不致失真，同时，能够很好地避免包络幅度在短时间内急剧上升或急剧下降造成元器件的直接损害或完全损毁。

附图说明

图1是本发明实施例提供的单步限摆模块基本逻辑结构示意图；

图2是本发明实施例提供的本发明实施例提供的对上坡摆率进行限制的单步限摆模块基本逻辑结构示意图；

图3是本发明实施例提供的对下坡摆率进行限制的单步限摆模块基本逻辑结构示意图；

图4是本发明实施例提供的包络限摆电路基本逻辑结构示意图；

图5是本发明实施例提供的限摆前后的时间-包络幅度坐标图；

图6是本发明实施例提供的限摆前后的时间-包络摆率坐标图；

图7是本发明实施例提供的一种信号限摆装置基本逻辑结构示意图；

图8是现有技术的包络跟踪功放基本逻辑结构示意图；

图9是本发明实施例一提供的一种包络跟踪功放基本逻辑结构示意图；

图10本发明实施例二提供的一种包络跟踪功放基本逻辑结构示意图。

具体实施方式

本发明实施例提供一种由单个单步限摆模块或多个级联的单步限摆模块组成的包络限摆电路，采用不同的摆率门限触发单步限摆模块中的比较单元比较相邻两个样点的包络摆率，根据比较的结果对输入信号的上坡摆率和/或下坡摆率进行限制，使包络限摆电路最终输出信号的摆率相对于输入信号的摆率有所减小。本发明实施例还提供一种使用上述包络限摆电路的信号限摆装置和包络跟踪功放。以下分别进行详细说明。

请参考图1，本发明实施例提供的单步限摆模块基本逻辑结构示意图。为了便于说明，仅示出了与本发明实施例相关的部分。该单步限摆模块包括延时单元101、摆率产生单元102、比较单元103和限摆信号生成单元104。

在本实施例中，信号的包络幅度同时从延时单元101、摆率产生单元102和限摆信号生成单元104输入。为了便于说明以及区别限摆之前和限摆之后的输入信号，在本实施例中将输入信号称为待限摆信号，将经过单步限摆模块处理后输出的信号称为已限摆信号。

延时单元101接收待限摆信号的包络幅度，并对接收的待限摆信号的包络幅度进行延时，输出延时的待限摆信号包络幅度，该延时的待限摆信号包络幅度同时作为摆率产生单元102和限摆信号生成单元104的输入信号。

以数字信号为例，假设待限摆信号为x(n)(对应的包络幅度为a(n))，则经过延时单元101的延时一个采样周期T_s之后，输出延时信号x(n-1)的包络幅度a(n-1))。此处的延时单元101可以是一个多位D触发器或其他具有延时功能的数字逻辑器件。

摆率产生单元102同时接收待限摆信号的包络幅度和延时单元101延时输出的延时的待限摆信号包络幅度，根据待限摆信号的包络幅度和延时的待限摆信号包络幅度计算待限摆信号的摆率并输出待限摆信号的摆率，该待限摆信号的摆率作为比较单元103的输入信号。

比较单元103同时接收摆率门限和摆率产生单元102输出的待限摆信号的摆率，并根据摆率门限和待限摆信号摆率大小关系输出一个比较值作为比较的结果。

一般而言，比较的结果可能是摆率门限大于待限摆信号摆率或摆率门限小于待限摆信号摆率，具有两个比较值，因此，在实际应用中，比较单元103可以是一个二值比较逻辑单元。

限摆信号生成单元104同时接收待限摆信号的包络幅度、延时单元101输出的延时的待限摆信号包络幅度、摆率门限和比较单元103输出的比较值，根据比较值的不同生成已限摆信号的包络幅度并输出，该已限摆信号的摆率不超出摆率门限的范围。在本发明实施例中，摆率门限可以为上坡摆率门限或下坡摆率门限，而摆率门限的范围可以是由上坡摆率门限和下坡摆率门限作为端值构成的范围，即，若下坡摆率门限和上坡摆率门限分别用th_dh和th_uh表示，则摆率门限的范围的数学表示式即为[th_dh，th_uh]。

限摆信号生成单元104的处理逻辑会因为其接收的摆率门限的不同、比较单元103接收的摆率门限的不同以及比较值的不同而有所变化。以下以接收的摆率门限分别为上坡摆率门限和下坡摆率门限为例来说明限摆信号生成单元104的处理逻辑。

请参阅图2，本发明实施例提供的对上坡摆率进行限制的单步限摆模块基本逻辑结构示意图。

在本实施例中，假设单步限摆模块接收的输入信号(待限摆信号)为数字信号x(n)，其对应的包络幅度为a(n)。

延时单元201接收待限摆信号的包络幅度a(n)后延时一个采样周期T_s，输出延时的待限摆信号包络幅度a(n-1)，a(n-1)作为摆率产生单元202和限摆信号生成单元204的输入信号。

摆率产生单元202同时接收待限摆信号的包络幅度a(n)和延时单元201输出的延时的待限摆信号包络幅度a(n-1)，根据该待限摆信号的包络幅度和延时的待限摆信号包络幅度计算待限摆信号的摆率。

由背景技术的叙述可知，待限摆信号x(n)的摆率ESR(n)为：

ESR(n)＝a(n)-a(n-1)

摆率产生单元202将摆率ESR(n)输出。

比较单元203同时接收上坡摆率门限th_uh和摆率产生单元202输出的待限摆信号的摆率ESR(n)，比较ESR(n)和th_uh的大小。若ESR(n)大于th_uh，则输出第一比较值(例如，逻辑1)，否则，输出第二比较值(例如，逻辑0)。

限摆信号生成单元204同时接收待限摆信号的包络幅度a(n)、延时单元201输出的延时的待限摆信号包络幅度a(n-1)、上坡摆率门限th_uh和比较单元203输出的比较值。

若限摆信号生成单元204接收到第一比较值(逻辑1)，则由第一比较值触发限摆信号生成单元204，从待限摆信号包络幅度a(n)中减去上坡摆率门限对应的包络幅度得到一差值，则该差值：

a_out(n)＝a(n)-th_uh

这里，a_out(n)是限摆信号生成单元对应于a(n-1)的输出，由摆率计算公式可知，已限摆信号a_out(n)的摆率ESR_out(n)等于上坡摆率门限th_uh，也即不超过上坡摆率门限th_uh确定的范围，即不高于th_uh，达到了限制信号摆率的目的。

若限摆信号生成单元204接收到第二比较值(逻辑0)，则由第二比较值触发限摆信号生成单元204，直接输出从延时单元201输出的延时的待限摆信号包络幅度a(n-1)作为生成的已限摆信号a_out(n)，显然，已限摆信号a_out(n)的摆率ESR_out(n)等于待限摆信号a(n)的摆率ESR(n)，不超过上坡摆率门限th_uh。

请参阅图3，本发明实施例提供的对下坡摆率进行限制的单步限摆模块基本逻辑结构示意图。

本实施例中的延时单元301、摆率产生单元302的功能或处理逻辑分别与图2所示实施例中的延时单元201、摆率产生单元202的功能或处理逻辑相同，不再赘述。

不同的是，比较单元303接收下坡摆率门限th_dh(同时也接收摆率产生单元302输出的待限摆信号的摆率ESR(n))，比较ESR(n)和th_dh的大小。若ESR(n)小于th_dh，则输出第一比较值(例如，逻辑1)，否则，输出第二比较值(例如，逻辑0)。

限摆信号生成单元304同时接收待限摆信号的包络幅度a(n)、延时单元201输出的延时的待限摆信号包络幅度a(n-1)、下坡摆率门限th_dh和比较单元303输出的比较值。

若限摆信号生成单元304接收到第一比较值(逻辑1)，则由第一比较值触发限摆信号生成单元304，从延时的待限摆信号包络幅度a(n-1)中减去下坡摆率门限th_dh对应的包络幅度得到一差值，则该差值：

a_out(n)＝a(n-1)-th_dh

这里，a_out(n)是限摆信号生成单元对应于a(n)的输出，由摆率计算公式可知，已限摆信号a_out(n)的摆率ESR_out(n)等于下坡摆率门限th_dh，也即不超过下坡摆率门限th_dh确定的范围，即不低于th_dh，达到了限制信号摆率的目的。

若限摆信号生成单元304接收到第二比较值(逻辑0)，则由第二比较值触发限摆信号生成单元304，直接输出待限摆信号的包络幅度a(n)作为已限摆信号的包络幅度a_out(n)。显然，已限摆信号的摆率ESR_out(n)等于待限摆信号a(n)的摆率ESR(n)，其绝对值也不超过th_dh的绝对值。

以上虽然是以数字信号作为输入信号(待限摆信号)来说明单步限摆模块的工作原理或各个逻辑功能单元的处理逻辑，但本领域的技术人员应该明白，单步限摆模块能够处理的信号并不限于数字信号而仍然能达到限摆的目的。对于其他类型的信号，也可以采用本发明实施例提供的单步限摆模块或将其他类型的信号简单变换成数字信号后再采用本发明实施例提供的单步限摆模块进行包络幅度摆率的限制。

请参阅图4，本发明实施例提供的包络限摆电路基本逻辑结构示意图。包络限摆电路可以由图1、图2或图3所示实施例中单个单步限摆模块构成，也可以由多个单步限摆模块串联而成。

可以将包含的单步限摆模块的个数称为该包络限摆电路串联(级联)的级数。包络限摆电路能够将输入信号的摆率限制到什么程度(例如，正的最大摆率和负的最小摆率)或限制的效果与级数的大小、单步限摆模块中输入的摆率门限都有关系。一般而言，级数的越大、单步限摆模块中输入的摆率门限越大，则包络限摆电路能够将输入信号的摆率限制到较大的最大摆率和较小的最小摆率，限摆的效果比较好。因此，需要根据使用包络限摆电路的器件或系统的具体要求做出权衡。

图5和图6示出了采用本发明实施例提供的包络限摆电路对输入信号进行限摆的效果图，其中，图5是时间-包络幅度坐标图，图6是对应于图5的时间-包络摆率坐标图，虚曲线和实曲线分别表示限摆之前和限摆之后的包络幅度或包络摆率。从图5可以看出，在同一段时间，对于实曲线，不管是上坡(上升)的“陡度”还是下坡(下降)的“陡度”均比虚曲线对应位置的“陡度”平缓，这就是说，限摆后信号的包络摆率的绝对值确实小于限摆前信号的包络摆率的绝对值。

请参阅图7，本发明实施例提供的一种信号限摆装置基本逻辑结构示意图。为了便于说明，仅表出了与本发明实施例相关的部分。

图7所示信号限摆装置通常用于需要产生信号包络或去除信号包络的场合，例如，基带信号调制/解调之前的预处理。在这些应用场合，为了保护元器件或使信号不失真，通常应该对信号包络的摆率进行限制。信号限摆装置包括包络产生模块701、包络限摆电路702、恒包络化模块703和相乘模块704，其中，包络产生模块701用于接收输入信号并产生该信号的包络，例如，基带信号或带通信号的包络。之后，包络限摆电路702对包络产生模块701产生的包络的摆率进行限制后输出至恒包络化模块703。

恒包络化模块703也接收输入至包络产生模块701的输入信号，例如，基带信号或带通信号，并去除该信号的包络信息后输出；相乘模块704用于对包络限摆电路702输出的信号和恒包络化模块703输出的信号执行相乘后输出。

在本实施例中，包络限摆电路702包括一个或多个单步限摆模块，该单步限摆模块与图1所示实施例中的单步限摆模块相同，包括：

延时单元，用于接收待限摆信号的包络幅度并对该待限摆信号的包络幅度进行延时，输出延时的待限摆信号包络幅度；

摆率产生单元，用于接收待限摆信号的包络幅度和延时的待限摆信号包络幅度，根据待限摆信号的包络幅度和延时的待限摆信号包络幅度计算待限摆信号的摆率并输出待限摆信号摆率；

比较单元，用于接收摆率门限和待限摆信号的摆率，并根据该摆率门限和待限摆信号摆率大小关系输出一比较值；

限摆信号生成单元，用于接收待限摆信号的包络幅度、延时的待限摆信号包络幅度、比较值和摆率门限，根据比较值生成已限摆信号的包络幅度并输出，该已限摆信号的摆率不超出摆率门限的范围。

从限摆装置输出的限摆信号(即从相乘模块704输出的限摆信号)输入到其他器件时，由于限摆信号的包络摆率与限摆装置的输入信号相比有所减小，这样可以在一定程度上保证经过该其他器件处理之后的信号不致失真。

请参阅图9，本发明实施例提供的一种包络跟踪功放基本逻辑结构示意图。为了便于说明，仅示出了与本发明实施例相关的部分。

该包络跟踪功放除了包括包络产生模块901、限底模块903、第一数模转换器904、包络放大器905、数字上变频器906、第二数模转换器907、射频变换/驱动模块908和射频功放909之外，与图8所示现有技术的包络跟踪功放相比，本实施例的包络跟踪功放还包括直接串联于限底模块903之前的包络限摆电路902，即，包络限摆电路903的输出端直接串联于限底模块903的输入端，该限底模块903和包络限摆电路902位于包络产生模块901的输出端和第一数模转换器904的输入端之间。

其中，包络限摆电路902包括一个或多个单步限摆模块，该单步限摆模块与图1所示实施例中的单步限摆模块相同，包括：

延时单元，用于接收待限摆信号的包络幅度并对该待限摆信号的包络幅度进行延时，输出延时的待限摆信号包络幅度；

摆率产生单元，用于接收待限摆信号的包络幅度和延时的待限摆信号包络幅度，根据待限摆信号的包络幅度和延时的待限摆信号包络幅度计算待限摆信号的摆率并输出待限摆信号摆率；

比较单元，用于接收摆率门限和待限摆信号的摆率，并根据该摆率门限和待限摆信号摆率大小关系输出一比较值；

限摆信号生成单元，用于接收待限摆信号的包络幅度、延时的待限摆信号包络幅度、比较值和摆率门限，根据比较值生成已限摆信号的包络幅度并输出，该已限摆信号的摆率不超出摆率门限的范围。

图9所示实施例中名称相同的功能单元与图8所示现有技术中名称相同的功能单元的功能相同，此处不再赘述。

从前文的图5可以看出，对信号进行限摆的同时兼有对信号包络幅度的“限底”作用，例如，经过限摆，信号不再具有低于0.5×10⁴的包络幅度，因此，对信号进行限摆之后再进行限底在一定程度上可以减轻限底模块的工作量甚至不再需要限底模块。

根据前文对包络摆率的定义，对信号进行限底之后，信号被限底之处的摆率实际上已经为0。这就是说，对于由多个单步限摆模块(多级单步限摆模块)组成的包络限摆电路，如果在其之前串联限底模块，由于信号被限底之处实际上是不用再限摆的，因此可以省去对这些摆率为0之处进行“限摆”的单步限摆模块。

基于上述原因，在对信号包络幅度进行一级限摆时所需资源超过限底所需资源时，为了减小包络限摆电路的级数(包络限摆电路包含的单步限摆模块的个数)，节省总的资源而达到相同的效果，作为本发明的一个优选实施例，可以将包络限摆电路直接串联于限底模块之后，如图10所示。在图10中，限底模块1002的输出端直接串联于包络限摆电路1003的输入端，以实现在限摆之前对信号的包络幅度进行限底。

在实际应用中，可以根据具体要求(例如，可利用资源的多寡以及资源的利用率等等)来选择限底模块和包络限摆电路的相对位置不同的图9、图10所示包络跟踪功放。

本发明实施例提供的包络跟踪功放中，信号经过包络限摆电路限摆之后，可以保证信号不致失真、保证输出射频信号的质量，同时，在一定程度上还可以保护包络限摆电路之后的元器件。

本领域普通技术人员可以理解上述实施例的各种方法中的全部或部分步骤是可以通过程序来指令相关的软件来完成，而更通常的是使用数字逻辑硬件来完成。

以上对本发明实施例所提供的包络限摆电路、信号限摆装置和包络跟踪功放进行了详细介绍，本文中应用了具体个例对本发明的原理及实施方式进行了阐述，以上实施例的说明只是用于帮助理解本发明的方法及其核心思想；同时，对于本领域的一般技术人员，依据本发明的思想，在具体实施方式及应用范围上均会有改变之处，综上所述，本说明书内容不应理解为对本发明的限制。

Claims (15)

1.一种包络限摆电路，其特征在于，包括单步限摆模块，所述单步限摆模块包括：

延时单元，用于接收待限摆信号的包络幅度并对所述待限摆信号的包络幅度进行延时，输出延时的待限摆信号包络幅度；

摆率产生单元，用于根据接收的待限摆信号的包络幅度和所述延时的待限摆信号包络幅度，得到待限摆信号的摆率并输出所述待限摆信号摆率；

比较单元，用于接收摆率门限和所述待限摆信号的摆率，并根据所述摆率门限和待限摆信号摆率大小关系输出一比较值；

限摆信号生成单元，用于接收所述待限摆信号的包络幅度、所述延时的待限摆信号包络幅度、所述比较值和所述摆率门限，根据所述比较值生成已限摆信号的包络幅度并输出，所述已限摆信号的摆率不超出摆率门限的范围。

2.根据权利要求1所述的包络限摆电路，其特征在于，所述摆率门限为上坡摆率门限。

3.根据权利要求2所述的包络限摆电路，其特征在于，所述比较单元用于接收所述上坡摆率门限和所述待限摆信号的摆率，若待限摆信号的摆率大于上坡摆率门限，则输出第一比较值，否则输出第二比较值。

4.根据权利要求3所述的包络限摆电路，其特征在于，所述根据比较值生成已限摆信号的包络幅度并输出包括：

所述限摆信号生成单元接收第一比较值；

所述第一比较值触发限摆信号生成单元，将所述待限摆信号包络幅度减去所述上坡摆率门限对应的包络幅度得到一差值，所述差值为已限摆信号的包络幅度；

输出已限摆信号的包络幅度。

5.根据权利要求3所述的包络限摆电路，其特征在于，所述根据比较值生成已限摆信号的包络幅度并输出包括：

所述限摆信号生成单元接收第二比较值；

所述第二比较值触发限摆信号生成单元，以所述延时单元输出的延时的待限摆信号包络幅度作为生成的已限摆信号的包络幅度输出。

6.根据权利要求1所述的包络限摆电路，其特征在于，所述摆率门限为下坡摆率门限。

7.根据权利要求6所述的包络限摆电路，其特征在于，所述比较单元用于接收所述下坡摆率门限和所述待限摆信号的摆率，若待限摆信号的摆率绝对值小于下坡摆率门限绝对值，则输出第一比较值，否则输出第二比较值。

8.根据权利要求7所述的包络限摆电路，其特征在于，所述根据比较值生成已限摆信号的包络幅度并输出包括：

所述限摆信号生成单元接收第一比较值；

所述第一比较值触发限摆信号生成单元，将所述延时单元输出的延时信号包络幅度减去所述下坡摆率门限对应的包络幅度得到一差值，所述差值为已限摆信号的包络幅度；

输出已限摆信号的包络幅度。

9.根据权利要求7所述的包络限摆电路，其特征在于，所述根据比较值生成已限摆信号的包络幅度并输出包括：

所述限摆信号生成单元接收第二比较值；

所述第二比较值触发限摆信号生成单元，以所述待限摆信号的包络幅度作为生成的已限摆信号的包络幅度输出。

10.根据权利要求1所述的包络限摆电路，其特征在于，所述包络限摆电路包括多个单步限摆模块时，所述多个单步限摆模块串联在一起。

11.一种信号限摆装置，其特征在于，所述信号限摆装置包括包络产生模块、包络限摆电路、恒包络化模块和相乘模块，其中，

包络产生模块，用于接收输入信号并产生所述输入信号的包络；

包络限摆电路，用于对所述包络产生模块产生的包络的摆率进行限制后输出；

恒包络化模块，用于接收所述输入信号并去除所述输入信号的包络信息后输出；

相乘模块，用于对所述包络限摆电路输出的信号和所述恒包络化模块输出的信号执行相乘后输出；

其中，所述包络限摆电路包括单步限摆模块，所述单步限摆模块包括：

延时单元，用于接收待限摆信号的包络幅度并对所述待限摆信号的包络幅度进行延时，输出延时的待限摆信号包络幅度；

摆率产生单元，用于接收待限摆信号的包络幅度和所述延时的待限摆信号包络幅度，根据所述待限摆信号的包络幅度和延时的待限摆信号包络幅度计算待限摆信号的摆率并输出所述待限摆信号摆率；

比较单元，用于接收摆率门限和所述待限摆信号的摆率，并根据所述摆率门限和待限摆信号摆率大小关系输出一比较值；

限摆信号生成单元，用于接收所述待限摆信号的包络幅度、所述延时的待限摆信号包络幅度、所述比较值和所述摆率门限，根据所述比较值生成已限摆信号的包络幅度并输出，所述已限摆信号的摆率不超出摆率门限的范围。

12.根据权利要求11所述的信号限摆装置，其特征在于，所述恒包络化模块和包络产生模块接收的输入信号为基带信号或带通信号。

13.一种包络跟踪功放，包括包络产生模块、限底模块、第一数模转换器、第二数模转换器、包络放大器、数字上变频器、射频变换/驱动模块和射频功放，其特征在于，所述包络跟踪功放还包括与所述限底模块直接串联的包络限摆电路，所述限底模块和包络限摆电路位于所述包络产生模块的输出端和所述第一数模转换器的输入端之间，其中，

所述包络限摆电路包括单步限摆模块，用于对所述包络产生模块产生的包络摆率进行限制后输出，所述单步限摆模块包括：

延时单元，用于接收待限摆信号的包络幅度并对所述待限摆信号的包络幅度进行延时，输出延时的待限摆信号包络幅度；

摆率产生单元，用于接收待限摆信号的包络幅度和所述延时的待限摆信号包络幅度，根据所述待限摆信号的包络幅度和延时的待限摆信号包络幅度计算待限摆信号的摆率并输出所述待限摆信号摆率；

比较单元，用于接收摆率门限和所述待限摆信号的摆率，并根据所述摆率门限和待限摆信号摆率大小关系输出一比较值；

限摆信号生成单元，用于接收所述待限摆信号的包络幅度、所述延时的待限摆信号包络幅度、所述比较值和所述摆率门限，根据所述比较值生成已限摆信号的包络幅度并输出，所述已限摆信号的摆率不超出摆率门限的范围。

14.根据权利要求13所述的包络跟踪功放，其特征在于，所述包络限摆电路的输出端直接串联于所述限底模块的输入端。

15.根据权利要求13所述的包络跟踪功放，其特征在于，所述限底模块的输出端直接串联于所述包络限摆电路的输入端。

Images