CN101651142A - 电容支撑结构、电容器结构及其制作方法 - Google Patents

Abstract

本发明提供一种电容支撑结构、电容器结构及其制作方法，用于解决传统DRAM存储单元电容器电容极板易倒塌问题。该电容支撑结构包括依次位于层间绝缘层上的第一阻挡层，中间介质层和第二阻挡层；贯通所述第二阻挡层，中间介质层和第一阻挡层的电容沟槽，该电容沟槽内用于形成电容器。电容器极板位于电容沟槽侧壁和底部，且高于电容沟槽表面。该电容支撑结构握住电容沟槽中的电容器极板，对电容器极板可起到支撑作用，从而可有效解决传统电容器极板在去除模具层后，电容器极板易倒塌的问题。

Description

电容支撑结构、电容器结构及其制作方法

技术领域

本发明涉及动态随机存储器(以下简称DRAM)存储电容的制作领域，尤其涉及DRAM沟槽式存储电容-圆柱形电容的制作领域。

背景技术

随着集成电路的发展，动态随机存储器的存储密度不断增大而尺寸不断缩小，亦即降低存储器单元的整体面积。DRAM存储单元(Memory cell)主要是由一金属氧化物半导体(Metal oxide semiconductor，MOS)晶体管串联一电容器(capacitor)所构成。存储单元通过晶体管实现电容器的充电和放电达到数据输入或输出的目的。

目前DRAM存储单元的电容器包括堆叠电容(Stack capacitor)和沟槽电容(deep trench capacitor)两种。随着DRAM的发展，沟槽电容在DRAM存储单元中应用得越来越广泛。通常，这种沟槽电容也称作为圆柱形电容器。传统的DRAM圆柱形电容极板的制作结构请参阅图1至图2所示横截面示意图。

参阅图1，半导体基底1内已制作好DRAM存储单元的MOS器件，半导体基底1上形成有层间绝缘层2。层间绝缘层2覆盖与半导体基底1内器件导电性连接的位线21；层间绝缘层2内开有贯通整个层间绝缘层2的接触孔3；接触孔3内填充有电容导电塞31以实现后续制作的电容极板与半导体基底1内器件的导电性连接。在制作好电容导电塞31的层间绝缘层2的表面形成阻挡层4，在所述阻挡层4的表面形成模具介质层5，贯通模具介质层5及阻挡层4开有电容槽51。该电容槽51的尺寸大于接触孔3的尺寸，且对准接触孔3，使接触孔3内电容导电塞31表面刚好曝露出来。在所述电容槽51侧壁及底部形成圆柱形电容极板6。目前电容极板层6常用材料为多晶硅，该多晶硅上还采用半球型晶粒(Hemispherical grained：HSG)工艺在多晶硅表面生长半球型多晶硅颗粒，以增大圆柱形电容极板6的表面积。图1所示的电容极板6为圆柱形电容器下极板，圆柱形电容器还包括制作在电容槽51中的上极板和上极板与下极板之间的介质层。为较简单描述传统制作圆柱形电容器存在的问题，因此并没在图中示意出圆柱形电容器的上极板及上极板与下极板之间的介质层。当电容槽51中圆柱形电容器制作完毕，需去除剩余的模具介质层5，请参阅图2。

为增大DRAM单位面积存储量，单位面积内制作的电容器越多越好。然而单位面积制作的越多就会导致圆柱形电容器的底面积越小。为降低圆柱形底面积减小带来圆柱形电容器容量的减小，可通过增高圆柱形电容器高度来提高圆柱形电容器容量。从图2中可看出，当去除模具介质层5之后，制作的圆柱形电容器极板伫立于层间绝缘层2的表面，类似于底面积较小且较高的圆柱筒放在地面上的情况，这样制作出的圆柱形电容极板容易出现倒塌的问题。请参阅图3拍摄的圆柱形电容器扫描电子显微镜(SEM)照片图，如图3这张圆柱形电容器俯视图中所示，D1的位置应该有制作好的圆柱形电容器，由于倒塌因此本应有制作的圆柱形电容器的位置却没有。还有可能出现倾斜的圆柱形电容器，该圆柱形电容器并未倒塌，但是其倾斜使得制作的圆柱形电容器发生错位的缺陷，如图3中D2所示。

DRAM中圆柱形电容器的倒塌或错位，使得制作的存储单元中存储电容器失效。随着DRAM存储单元面积的进一步缩小，电容器容量进一步提高，为增大电容器的极板面积，圆柱形电容极板会做得越高。若按如图2所示的传统圆柱形电容器的制作结构，高的圆柱形电容极板倒塌的问题会更加严重，从而导致高的圆柱形电容极板的制作难以实现，成为阻碍DRAM发展的瓶颈。

综上所述，传统DRAM中电容器的结构存在的电容极板易坍塌的问题严重降低了制作的DRAM存储单元的良率，甚至会导致DRAM失效。

发明内容

本发明要解决的技术问题是提供电容支撑结构、电容器结构及其制作方法用于解决传统DRAM存储单元中去除模具介质层后，电容易倒塌的问题。

为解决上述技术问题，本发明的电容支撑结构，电容支撑结构位于DRAM的层间绝缘层上；电容支撑结构包括依次位于层间绝缘层上的第一阻挡层，中间介质层和第二阻挡层；贯通所述第二阻挡层，中间介质层和第一阻挡层的电容沟槽，所述电容沟槽内用于形成电容器极板。

本发明的电容支撑结构通过第一阻挡层、中间介质层及第二阻挡层握住电容沟槽内的电容器电容极板，有效解决传统DRAM中制作的电容极板在去掉模具层后易倒塌的问题。

本发明还提供了一种电容器结构，它包括电容支撑结构以及电容器极板，所述电容支撑结构位于半导体基底上的层间绝缘层表面，包括依次位于层间绝缘层上的第一阻挡层，中间介质层和第二阻挡层以及贯通所述第二阻挡层，中间介质层和第一阻挡层的电容沟槽；电容器极板覆盖电容沟槽的侧壁和底部，且高于电容沟槽表面。

本发明还提供了以上所述电容器结构的制作方法，它包括以下步骤：a、在半导体基底上的层间绝缘层表面形成第一阻挡层；b、在第一阻挡层表面形成中间介质层；c、在所述中间介质层上形成第二阻挡层；d、在所述第二阻挡层表面形成模具层；e、形成贯通模具层、第二阻挡层、中间介质层和第一阻挡层的电容沟槽；f、在电容沟槽的侧壁和底部形成电容极板；g、去除模具层。

本发明的一种电容器结构及其制作方法，通过制作“三明治”结构的电容支撑结构握住预制作在电容沟槽内的电容极板，解决去除模具层后电容沟槽内电容极板易倒塌的问题。

附图说明

下面结合附图和具体实施例对本发明的电容支撑结构、电容器结构及其制作方法作进一步详细具体的描述。

图1～图2是传统DRAM存储单元的电容极板制作示意图。

图3是传统方法制作出的电容俯视SEM图。

图4是本发明的电容支撑结构示意图。

图5是本发明的电容器结构示意图。

图6～图8是图5所示本发明电容器结构的制作方法示意图。

图9～图10是图8所示电容极板制作示意图。

图11是本发明具有电容支撑结构的电容俯视SEM图。

具体实施方式

本发明的电容支撑结构的实施例1，请参阅图4，本发明的电容支撑结构位于DRAM的层间绝缘层2上。所述的层间绝缘层可以直接位于半导体基底表面，也可以是多层集成电路中的其它介质层。如图4所示，层间绝缘层2直接位于半导体基底1上，覆盖与半导体基底1内器件导电性连接的位线21；层间绝缘层2内开有贯通整个层间绝缘层2的接触孔3；接触孔3内填充有电容导电塞31以实现后续制作的电容极板与半导体基底1内器件的导电性连接。电容导电塞31的另一端连接到半导体基底表面或其他导电层，在图4中并未示意出。

请参阅图4，实施例1的电容支撑结构包括依次位于层间绝缘层2上的第一阻挡层41，中间介质层7和第二阻挡层42。第一阻挡层41位于层间绝缘层2表面。本发明电容支撑结构的实施例中，第一阻挡层41和第二阻挡层42材料均为氮化硅材料。氮化硅是目前半导体制作中用作阻挡层材料十分普遍的一种材料，为与目前制作半导体制作工艺兼容，降低电容支撑结构的制作成本，因此，第一阻挡层41和第二阻挡层42材料均选用氮化硅。第一阻挡层41和第二阻挡层42采用化学气相沉积法沉积形成。化学气相沉积法种类较多，例如低压、常压化学气相沉积法、等离子增强化学气象沉积法和原子层化学气相沉积法等。考虑到各化学气相法的沉积效率和对材料的适应性，本实施例中第一阻挡层41和第二阻挡层42采用低压化学气相沉积法或等离子增强化学气相沉积法形成。

中间介质层7的材料可选择为非掺杂氧化硅，或正硅酸四乙酯等。掺硼掺磷氧化硅材料在DRAM中制作工艺较为成熟，为提高与DRAM制作工艺的兼容程度和资源利用效率，因此，本实施例中中间介质层优选为掺硼掺磷氧化硅。为保证形成的掺硼掺磷氧化硅的中间介质层致密和均匀，本实施例中形成掺硼掺磷氧化硅的中间介质层采用低压化学气相沉积法或等离子增强化学气相沉积法。

如图4所示的电容支撑结构还具有贯通第二阻挡层42，中间介质层7和第一阻挡层41的电容沟槽9。电容沟槽9开在层间绝缘层2内设置有互连结构，即接触孔3，电容沟槽位置与与接触孔3的位置对应，且尺寸相对接触孔3要大，以实现后续制作在电容沟槽中的电容极板与接触孔3内的导电塞31的电性连接。该特征是本领域技术人员所熟知的，因此不在这作进一步详细的说明。电容沟槽9用于制作电容器极板。

请参阅图5所示的电容器结构，该电容器结构作为本发明的实施例2。该电容器结构包括图4所示电容支撑结构以及电容器极板6。电容支撑结构位于半导体基底1上的层间绝缘层2表面，包括依次位于层间绝缘层2上的第一阻挡层41，中间介质层7和第二阻挡层42以及贯通所述第二阻挡层42，中间介质层7和第一阻挡层41的电容沟槽；电容器极板6覆盖电容沟槽9的侧壁和底部，且高于电容沟槽9表面。第一阻挡层和第二阻挡层材料均选用半导体工艺中常用作阻挡层的材料-氮化硅。中间介质层优选为DRAM制作工艺中常用材料掺硼掺磷氧化硅。

对比图2和图5所示制作的结构，图5所示本发明的电容支撑结构通过第一阻挡层41、中间介质层7和第二阻挡层42可握住电容沟槽9中的电容极板6，解决图2所示传统制作的电容器的电容极板6易倒塌的问题。

形成的中间介质层7的厚度，将决定整个第一阻挡层41、中间介质层7和第二阻挡层42形成的“三明治”电容支撑结构的高度。中间介质层7的厚度可依据制作的电容极板6的高度进行调解。若制作的电容极板6的高度较高，将中间介质7的厚度制作得较厚，这样使得形成的电容支撑结构将电容沟槽9内的电容极板6握住得更为牢固，防止电容极板6倒塌。因此，该电容支撑结构应用十分灵活，可根据DRAM存储单元中电容器极板制作的高度调节“三明治”电容支撑结构的高度，达到固定电容极板的目的，解决传统制作方法中电容极板易倒塌的问题。

本发明还提供了一种如实施例2所示的电容器结构的制作方法一实施例3。本实施例3电容支撑结构的制作方法包括以下步骤：请参阅图6，步骤a、在半导体基底1表面的层间绝缘层2表面形成第一阻挡层41。图6所示的半导体基底及位线绝缘层2内所包含的结构，在以上实施例1中已有说明，由于和实施例1中相同，因此不在这重复的进行描述。步骤b、在第一阻挡层41表面形成中间介质层7；步骤c、在中间介质层7上形成第二阻挡层42。以上三个步骤请参阅图6，在层间绝缘层2表面已形成实施例2中的电容支撑结构的“三明治”三介质层：第一阻挡层41、中间介质层7和第二阻挡层42。本实施例中第一阻挡层41和第二阻挡层42的材料均为氮化硅。同样，考虑到各化学气相法的沉积效率和对材料的适应性，本实施例中氮化硅阻挡层41/42采用低压化学气相沉积法或等离子增强化学气相沉积法形成。

本实施例的制作方法还包括步骤d，请参阅图6，在第二阻挡层42表面形成模具层8。步骤d形成预设厚度的模具层8，便于步骤e所开电容沟槽9深度达到预制作在沟槽内的电容极板高度要求。该方法还包括步骤e，请参阅图7，贯通模具层8、第二阻挡层42、中间介质层7和第一阻挡层41形成电容沟槽9。步骤e形成电容沟槽9是采用干法蚀刻所述模具层、第二阻挡层、中间介质层和第一阻挡层形成。干法蚀刻的各向异性较好，蚀刻选择性可进行人为控制。因此，该方法形成电容沟槽9制作简单且效率高。完成步骤e之后，就完成了预制作电容器的制作模具。

如图8所示，步骤f：在步骤e完成的电容器制作模具的电容沟槽的侧壁及底部形成电容极板6。形成的电容极板的材料与传统电容极板材料相同，均为多晶硅，且多晶硅电容极板表面制作有半球型多晶硅晶粒(HSG)，用于增大电容极板表面积，提高制作的电容器的容量。根据目前的工艺制作基础，并非一步就能完成电容器下极板的制作。请参阅9和图10分步形成图8所示步骤f电容极板示意图，电容下极板的制作包括图9所示形成电容极板步骤，在图7所示的电容极板制作模具的表面形成具有半球型多晶硅晶粒的多晶硅极板。该电容极板的形成方法是本领域技术人员所熟知的，因此不在这作进一步的说明。电容下极板的制作还包括化学机械抛光步骤去除图9所示电容沟槽以外的多晶硅电极板，保留电容沟槽内侧壁及底部的多晶硅电极板。该化学机械抛光步骤，请参阅图10，在图9形成好电极板的结构表面填充光阻10，化学机械抛光去除模具层8表面以上的电极板6和光阻10，然后去除电容沟槽内的光阻10，形成图8所示电容极板6。

在电容器极板形成之后进行步骤g：去除模具层。去除多余的模具层8便于后期制作过程中能有效利用DRAM器件的空间。去除图8所示的模具层8之后的结构形成如图5所示电容器结构示意图。为方便利用湿法蚀刻去除剩余模具层，中间介质层7材料不宜与模具层8材料相同，避免湿法去除模具层的同时，去除中间介质层，降低本发明的效果。因此，本实施例中模具层优选材料为正硅酸四乙酯(Tetrathoxysilane：TEOS)，中间介质层优选材料为掺磷掺硼氧化硅。TEOS可用湿法蚀刻干净地去除，且不影响掺磷掺硼氧化硅的中间介质层。掺磷掺硼氧化硅材料是DRAM制作中运用的十分成熟的一种材料。针对于该材料，采用低压化学气相沉积法或等离子增强化学气相沉积法形成的掺磷掺硼氧化硅中间介质层不但制作效率高且质地好。电容沟槽9内实际上还有电容器介质层制作及电容器另一极板制作，由于不涉及本发明要披露的重点，因此没作相应描述。

具有电容支撑结构的实施例3所制作出的电容器结构俯视SEM照片，请参阅图11，对比图3和图11看出，图11所示本发明带有电容支撑结构的电容器的排列相对图3要更为规则，未出现如图3所示电容倒塌或倾斜的问题。“三明治”电容支撑结构握住电容沟槽内电容极板，对电容沟槽内电容极板起支撑作用，从而解决传统制作的沟槽电容器易出现电容极板倒塌的问题。

Claims (17)

1、一种电容支撑结构，位于半导体基底上的层间绝缘层表面，其特征在于，所述电容支撑结构包括依次位于层间绝缘层上的第一阻挡层，中间介质层和第二阻挡层；贯通所述第二阻挡层，中间介质层和第一阻挡层的电容沟槽，所述电容沟槽内用于形成电容器极板。

2、如权利要求1所述的电容支撑结构，其特征在于，所述层间绝缘层内设置有互连结构，电容沟槽位置与互连结构的位置对应。

3、如权利要求1所述的电容支撑结构，其特征在于，所述第一阻挡层和第二阻挡层材料均为氮化硅。

4、如权利要求1所述的电容支撑结构，其特征在于，所述中间介质层为掺硼掺磷氧化硅。

5、如权利要求1所述的电容支撑结构，其特征在于，所述电容沟槽采用干法蚀刻所述第二阻挡层、中间介质层和第一阻挡层形成。

6、一种电容器结构，其特征在于，包括电容支撑结构以及电容器极板，所述电容支撑结构位于半导体基底上的层间绝缘层表面，包括依次位于层间绝缘层上的第一阻挡层，中间介质层和第二阻挡层以及贯通所述第二阻挡层，中间介质层和第一阻挡层的电容沟槽；电容器极板覆盖电容沟槽的侧壁和底部，且高于电容沟槽表面。

7、如权利要求6所述的电容器结构，其特征在于，所述层间绝缘层内设置有互连结构，电容沟槽位置与互连结构的位置对应。

8、如权利要求6所述的电容器结构，其特征在于，所述第一阻挡层和第二阻挡层材料均为氮化硅。

9、如权利要求6所述的电容器结构，其特征在于，所述中间介质层为掺硼掺磷氧化硅。

10、一种电容器结构的制作方法，其特征在于，它包括以下步骤：a、在半导体基底上的层间绝缘层表面形成第一阻挡层；b、在第一阻挡层表面形成中间介质层；c、在所述中间介质层上形成第二阻挡层；d、在所述第二阻挡层表面形成模具层；e、形成贯通模具层、第二阻挡层、中间介质层和第一阻挡层的电容沟槽；f、在电容沟槽的侧壁和底部形成电容极板，所述电容器极板高于电容沟槽表面；g、去除模具层。

11、如权利要求10所述的电容器结构的制作方法，其特征在于，所述层间绝缘层内设置有互连结构，电容沟槽位置与互连结构的位置对应。

12、如权利要求10所述的电容器结构的制作方法，其特征在于，所述中间介质层材料与所述模具层材料相异。

13、如权利要求12所述的电容器结构的制作方法，其特征在于，所述中间介质层为掺磷掺硼氧化硅，所述模具层为正硅酸四乙酯。

14、如权利要求10所述的电容器结构的制作方法，其特征在于，所述步骤e形成的电容沟槽是采用干法蚀刻所述模具层、第二阻挡层、中间介质层和第一阻挡层形成。

15、如权利要求10所述的电容器结构的制作方法，其特征在于，所述形成的第一阻挡层和第二阻挡层材料均为氮化硅。

16、如权利要求10所述的电容极板制作方法，其特征在于，所述步骤f形成的电容极板的材料为多晶硅，所述多晶硅电容极板表面制作有半球型多晶硅晶粒。

17、如权利要求16所述的电容极板制作方法，其特征在于，所述步骤f包括形成电容极板步骤和化学机械抛光步骤；在所述步骤e形成的具有电容沟槽的结构表面形成具有半球形多晶硅晶粒的多晶硅电极板；化学机械抛光去除电容沟槽以外的多晶硅电极板，保留电容沟槽侧壁及底部形成的多晶硅电极板。

Images