CN101651130A - 用于互连结构的含氮金属帽 - Google Patents

用于互连结构的含氮金属帽 Download PDF

Info

Publication number
CN101651130A
CN101651130A CN200910163320A CN200910163320A CN101651130A CN 101651130 A CN101651130 A CN 101651130A CN 200910163320 A CN200910163320 A CN 200910163320A CN 200910163320 A CN200910163320 A CN 200910163320A CN 101651130 A CN101651130 A CN 101651130A
Authority
CN
China
Prior art keywords
noble metal
nitrogenous
dielectric material
electric conducting
cap
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN200910163320A
Other languages
English (en)
Other versions
CN101651130B (zh
Inventor
杨智超
胡朝坤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Youci Information Technology Co., Ltd
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of CN101651130A publication Critical patent/CN101651130A/zh
Application granted granted Critical
Publication of CN101651130B publication Critical patent/CN101651130B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53228—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being copper
    • H01L23/53238—Additional layers associated with copper layers, e.g. adhesion, barrier, cladding layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H01L21/76846—Layer combinations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H01L21/76849—Barrier, adhesion or liner layers formed in openings in a dielectric the layer being positioned on top of the main fill metal
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53214—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being aluminium
    • H01L23/53223—Additional layers associated with aluminium layers, e.g. adhesion, barrier, cladding layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53257—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being a refractory metal
    • H01L23/53266—Additional layers associated with refractory-metal layers, e.g. adhesion, barrier, cladding layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/5329—Insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本发明提供一种互连结构，其具有增强的电迁移可靠性而不使电路短路发生率恶化，并具有改善的技术可扩展性。本发明的互连结构包括具有约3.0或更小的介电常数的介电材料。介电材料具有至少一种导电材料嵌入在其中。含氮贵金属帽主要(即基本上)位于所述至少一个导电区的上表面上。含氮贵金属帽不延伸到介电材料的上表面上。在一些实施例中，含氮贵金属帽与嵌入的导电材料自对准，而在其他实施例中，含氮贵金属帽的一些部分延伸到将所述至少一种导电材料与介电材料分隔的扩散阻挡层的上表面上。本发明还提供利用低温(约200℃或更低)化学沉积工艺制造这样的互连结构的方法。

Description

用于互连结构的含氮金属帽
相关申请
[0001]本申请涉及2007年6月21日提交的序号为11/766,261的共同待决的美国申请，2008年1月29日提交的序号为12/021,316的共同待决的美国申请，以及2008年4月3日提交的序号为12/062,130的共同待决的美国申请。
技术领域
[0002]本发明涉及半导体互连结构及其制造方法。更具体地，本发明涉及具有增强的电迁移(EM)可靠性的半导体互连结构，其中含氮贵金属帽(cap)主要位于嵌入在互连介电材料中的导电材料的表面上。也提供形成这样的互连结构的方法。
背景技术
[0003]通常，半导体器件包括形成制造在半导体衬底上的集成电路(IC)的多个电路。通常将布设(route)信号路径的复杂网络以连接分布在衬底表面上的电路元件。这些信号在器件中的有效路由需要形成多级或多层的方案，例如单或双的镶嵌布线(damascene wiring)结构。布线结构典型地包括铜(Cu)，因为与基于铝(Al)的互连相比，基于Cu的互连在复杂半导体芯片上的大量晶体管之间提供较高速信号传输。
[0004]在典型的互连结构中，金属过孔(via)与半导体衬底垂直并且金属线与半导体衬底平行。在今天的IC产品芯片中，通过在具有低于4.0的介电常数的介电材料中嵌入金属线和金属过孔(如导电件)实现信号速度的进一步增强以及在相邻的金属线中信号(被称为″串扰″)的减弱。
[0005]在半导体互连结构中，电迁移(EM)已经被确定为一种金属失效机理。电迁移是由于传导电子和扩散金属原子之间的动量传递使得导体中由离子逐渐移动而引起的材料输运。该效应在使用高直流密度的应用中(例如在微电子学及相关的结构中)是重要的。随着结构尺寸减小，EM的实际重要性增加。
[0006]EM是自从19世纪60年代以来与超大规模集成(VLSI)电路及制造有关的最不利的可靠性问题之一。为了使工艺合格，不仅在工艺开发期间需要克服该问题，而且在贯穿芯片的使用期限该问题持续存在。由于高密度电流流动所引起的金属离子运动，而导致在互连结构的金属导体内部产生空洞(void)。
[0007]虽然在金属互连中快速扩散路径根据总体集成方案和芯片制造使用的材料而变，然而已经观察到沿着金属/后(post)平坦化的电介质帽界面输运的金属原子(诸如Cu原子)对EM寿命预测(lifeprojection)起重要作用。EM初始空洞首先在金属/电介质帽界面处成核，然后在朝着互连的底部方向上生长，最终导致电路完全断开(dead opening)。
[0008]图1A-1D是在不同的EM失效阶段现有技术互连结构的图示。在这些附图中，附图标记12表示电介质帽，并且附图标记10表示金属互连件；为避免使EM问题模糊，没有标记现有技术互连结构的所有其他组件。图1A是在初始应力阶段。图1B是在金属互连件10/电介质帽12界面处空洞14成核开始时。图1C是在空洞14朝导电件10的底部生长时，并且图1D是在空洞14生长越过金属互连件10导致电路完全断开时。
[0009]已经证明通过用Cu/金属界面代替Cu/电介质界面可以将对电迁移抗性提高100倍以上。现有技术金属帽典型地由含Co合金(例如CoWP)组成，其被选择性地沉积在互连结构的Cu导体区域的顶上。利用这样的选择性沉积的金属帽的一个问题是一些金属帽延伸到互连介电材料的邻接表面上，如此，可能在相邻的互连之间出现电学短路。例如，这在图2中可见，其中附图标记20表示介电材料，附图标记22表示嵌入在介电材料20中的导电材料，附图标记24表示含Co合金金属帽，附图标记25表示来自含Co合金帽工艺残余的金属。
[0010]除上述之外，已知通过使互连导电材料凹陷(recess)于互连介电材料的表面下而提供直接在诸如Cu的互连导电材料表面上的金属帽。这样的结构例如在图3中示出。在该图中，附图标记20表示互连介电材料，附图标记22表示嵌入在介电材料20中的互连导电材料，附图标记23表示电介质帽，附图标记24表示金属帽。尽管该现有技术凹陷工艺提供仅位于凹陷的导电材料表面上的金属帽，但由于存在与之关联的高工艺成本，这样的工艺是有问题的。
[0011]此外，值得一提的是，在通常用于清洗互连介电材料的表面的稀释的氢氟酸中的清洗期间，可能发生金属帽腐蚀。尤其在CoWP被用作金属帽材料时，观察到金属帽腐蚀。
[0012]除上述的含Co金属帽之外，在现有技术中已经使用Ru及其他类似的贵金属作为金属帽的材料。尽管在现有技术互连结构中已经成功地使用Cu及其他类似贵金属，但是本申请的申请人已经通过实验确定Ru及其他类似贵金属不是有效的氧扩散阻挡物(barrier)。从而，在互连介电材料中嵌入的包括Ru及其他类似贵金属帽的导电材料可能氧化，导致互连结构的抗电迁移性下降。
[0013]鉴于上述内容，需要提供这样一种互连结构，其避免通过在采用现有技术的选择性地沉积的含Co金属帽时显现出来的由EM失效所引起的电路完全断开和在相邻的互连结构之间的电学短路。此外，需要提供抗氧化的互连结构，其中避免与Ru及其他类似贵金属帽相关的问题。
发明内容
[0014]本发明提供具有改善的EM可靠性的半导体互连结构。本发明还提供避免了在相邻的互连结构之间的电学短路和嵌入的互连导电材料氧化的半导体互连结构。本发明还提供对于半导体工业具有较好的可靠性和技术可扩展性的互连结构。
[0015]具体地，本发明提供一种互连结构，其中含氮贵金属帽层主要(即基本上)存在于嵌入在低k介电材料中的非凹陷导电材料暴露的上表面上。即，含氮贵金属帽层与非凹陷导电材料的暴露的上表面自对准，或者其一部分可以延伸到下面的U形扩散阻挡层上。然而，在这两个实施例中，含氮贵金属帽不延伸到互连电介质层的表面上。在本发明的优选实施例中，没有含氮贵金属帽层延伸到将导电材料与低k介电材料分隔的扩散阻挡层上。
[0016]在本申请全文中使用术语″低k″表示介电常数为约3.0或更小的互连介电材料。在本文中使用术语″非凹陷导电材料″表示具有与低k介电材料的上表面共面的上表面的导电材料。申请人已确定：通过提供与非凹陷导电材料的上表面自对准的含氮贵金属帽层，提供了与现有技术结构相比具有较好的泄漏控制和改善的EM抗性的结构，现有技术结构例如在本申请的相关申请部分中提到的共同待决的申请中描述的结构。
[0017]一般地说，本发明的互连结构包括：
介电常数为约3.0或更小的介电材料，该介电材料具有至少一种嵌入在该介电材料中的导电材料，并且该至少一种导电材料具有与该介电材料的上表面共面的上表面；以及
基本上位于该至少一种导电材料的上表面上的含氮贵金属帽，该含氮贵金属帽不延伸到该介电材料的上表面上。
[0018]在本发明的结构中，没有来自在电介质表面上沉积的含氮贵金属帽的″残余物″。对于″残余物″，其意味着在介电材料表面上没有形成含氮贵金属材料的碎片。
[0019]本发明的互连结构中存在的介电材料可以是介电常数为约3.0或更小的任何互连介电材料。示例性地，在本发明中采用的介电材料包括：硅倍半氧烷，至少包括Si、C、O和H原子的C掺杂氧化物(即有机硅酸盐)，热固性聚芳醚，或多层上述材料。介电材料可以是多孔的、无孔的，或者可以包含多孔的区域和/或表面以及无孔的其他区域和/或表面。
[0020]在互连结构中形成嵌入的导电区的导电材料包括具有电能传输力的任何材料。可以存在于该导电区的导电材料示例包括例如多晶硅、导电金属、导电金属合金、导电金属硅化物、或上述材料的组合及多层。在本发明的一个实施例中，导电材料包括导电金属，例如Cu、W和/或Al。在本发明的高度优选的实施例中，导电材料包括含Cu的导电材料，例如Cu或Cu合金(例如AlCu)。
[0021]如上所述，通过扩散阻挡层将导电材料与介电材料分隔。扩散阻挡层防止导电材料扩散到介电材料中。可以存在于导电区内的扩散阻挡层的示例包括例如Ta、TaN、Ti、TiN、Ru、RuN、RuTa、RuTaN、IrTa、IrTaN、W、WN、或上述材料的组合及多层。
[0022]导电材料可以存在于过孔开口、线开口、组合的过孔和线开口或其任何组合中。
[0023]在涉及基本上位于至少一种导电材料上的帽时，术语″含氮贵金属″包括任何包括至少一个抗腐蚀或氧化的含氮区域的金属层。含氮贵金属帽的示例包括(1)双层结构，包括含氮贵金属的顶层；(2)多层的结构(包括多于两层)，其中至少其顶层包括含氮贵金属，例如RuN；(3)单层结构，包括含氮贵金属；或(4)包括从下表面向上增加的氮浓度梯度的结构。可被用于本发明作为含氮贵金属帽的优选贵金属是从由Ru、Ir、Rh、Pt、Co及其合金组成的组中选出来的。更优选地，被采用作为含氮贵金属帽的贵金属包括Ru或Ru合金。术语″合金″用于表示贵金属和诸如W、B和P的元素的混合物。
[0024]除上述的互连结构之外，本发明还提供制造上述互连结构的方法。一般地说，本发明的方法包括：
提供介电常数为约3.0或更小的介电材料，该介电材料具有至少一种嵌入在该介电材料中的导电材料，并且该至少一种导电材料具有与该介电材料的上表面共面的上表面；以及
形成基本上位于该至少一种导电材料的上表面上的含氮贵金属帽，该含氮贵金属帽不延伸到该介电材料的上表面上，该含氮贵金属帽的形成在介电材料的上表面上不导致含氮贵金属残余，以及所述形成包括在约200℃或更低的温度下进行的化学沉积工艺。
附图说明
[0025]图1A-1D是(通过截面图)示出在由EM失效所引起的现有技术互连结构中电路完全断开的形成的图示。
[0026]图2是包括位于导电材料顶上的含Co合金金属帽的现有技术互连结构(通过截面图)，该导电材料嵌入在介电材料中并且在电介质表面上存在来自含Co合金帽工艺的金属残余。
[0027]图3是现有的互连结构(通过截面图)，其包括嵌入在介电材料中的凹陷的导电材料，所述凹陷的导电材料具有位于其上的金属帽层。
[0028]图4A-4E是示出经过本发明的不同的工艺步骤的互连结构的图示(通过截面图)。
[0029]图5A-5D是示出可被用于本发明的不同的含氮贵金属帽结构的图示(通过截面图)。
具体实施方式
[0030]现在将参考下列讨论和本申请附图更详细地描述本发明，本发明提供具有增强的电迁移(EM)可靠性而不使电路短路发生率恶化的互连结构及其形成方法。注意，本申请的附图仅为说明性目的而提供，因而附图不是按比例绘制的。
[0031]在下列描述中，为了提供对本发明的深入了解，阐明许多具体的细节，例如特定结构、组件、材料、尺度、工艺步骤以及技术。然而，本领域技术人员将理解不用这些具体细节也可以实施本发明。在其他实例中，不详细描述公知的结构或工艺步骤以免模糊本发明。
[0032]应当明白，在作为层、区域或衬底的一个要素被称为在另一个要素″上″或″之上″时，其可以直接在其他要素上，或者也可以存在中间要素。相反，在一个要素被称为″直接在另一个要素上″或″直接在另一个要素之上″时，没有中间要素存在。还应当明白，在一个要素被称为与另一个要素″连接″或″耦合″时，其可以直接连接或耦合到其他要素，或者可以存在中间要素。相反，在一个要素被称为与另一个要素″直接连接″或″直接耦合″时，没有中间要素存在。
[0033]如上所述，本发明提供包括介电常数为约3.0或更小的介电材料的互连结构。该低k介电材料具有上表面嵌入在其中的至少一种导电材料。含氮贵金属帽或者直接位于所述至少一种导电材料的上表面上，或者其一些部分可以延伸到下面的U形扩散阻挡层的上表面上。在本发明的优选实施例中，含氮贵金属帽自对准于导电材料的上表面，即，直接位于导电材料的上表面″上″。因为低k介电材料的存在以及在形成含氮贵金属帽中采用的低温沉积，含氮贵金属帽基本不延伸到将所述至少一种导电材料与电介质分隔的扩散阻挡层的上表面上，并且在介电材料表面上没有来自含氮贵金属帽沉积的金属残余形成。此外，由于本发明的帽层包括氮，从而由于含氮帽层是有效的氧扩散阻挡层，因而其防止嵌入的导电材料氧化，所以本发明的互连结构具有改善的EM抗性。改善的EM抗性是与与包括Co及贵金属帽的现有技术结构相比的。
[0034]本发明还提供制造这样的互连结构的方法，其中与低k介电材料一起使用低温化学沉积工艺(约200℃或更低的温度)以选择性地形成基本上在互连结构的所述至少一种导电材料(即导电件(feature))顶上的含氮贵金属帽。
[0035]首先参考图4A-4E，其作为(通过截面图)示出经过不同的工艺步骤的本发明的示范性互连结构的图示。在这些附图示出的工艺流程中，含氮贵金属帽被示出为与下面的导电材料自对准。尽管描述并示出了该实施例，但是本发明还预期这样的实施例，其中含氮贵金属帽的一些部分延伸到下面的U形扩散阻挡层的上表面上。在任何实施例中，本发明的含氮贵金属帽层都不延伸到嵌入导电材料的介电材料上。
[0036]具体地，图4A示出在制造本发明的互连结构中本发明可以采用的初始结构50。初始结构50包括介电材料52，其具有位于其上表面上的衬垫(pad)叠层54。
[0037]注意，初始结构50典型地位于衬底(在本申请的附图中未示出)上。衬底可以包括半导体材料、绝缘材料、导电材料、或包括多层上述材料的任何组合。在衬底由半导电材料组成时，可以使用任何半导体，例如Si、SiGe、SiGeC、SiC、Ge合金、GaAs、InAs、InP、及其他III/V或II/VI化合物半导体。除这些所列举类型的半导电材料之外，本发明也预期半导体衬底是分层的半导体的情形，例如Si/SiGe、Si/SiC、绝缘体上硅(SOI)、或绝缘体上硅锗(SGOI)。
[0038]在衬底是绝缘材料时，绝缘材料可以是有机绝缘体、无机绝缘体、或其包括多层的组合。在衬底是导电材料时，衬底可以包括例如多晶硅、元素金属、元素金属的合金、金属硅化物、金属氮化物、或其包括多层的组合。在衬底包括半导电材料时，可以在其上制造一个或多个半导体器件，例如互补金属氧化物半导体(CMOS)器件。
[0039]在衬底包括绝缘材料和导电材料的组合时，衬底可以表示多层的互连结构的第一互连层级。
[0040]初始结构50的介电材料52包括任何层级间(interlevel)或层级内(intralevel)电介质，包括无机电介质或有机电介质。介电材料52可以是多孔的、无孔的，或者可以包含多孔的区域和/或表面以及其可以是无孔的其他区域和/或表面。可以用作介电材料52的适当的电介质的一些示例包括但不限于：硅倍半氧烷，包括Si、C、O和H原子的C掺杂的氧化物(即有机硅酸盐)，热固聚芳醚，或多层上述材料。在本申请中使用术语″聚芳″表示通过键、稠环(fusedring)或惰性的链接基团，例如氧、硫、砜、亚砜、羰基等等，链接在一起的芳基部分(aryl moieties)或惰性取代的芳基部分。
[0041]介电材料52典型地具有约3.0或更低的介电常数，更典型地具有约2.8或更低的介电常数。除非另作说明，否则本文中提到的全部介电常数都是相对于真空的。与具有高于4.0的介电常数的介电材料相比，这些电介质通常具有较低的寄生串扰。介电材料52的厚度可以根据使用的介电材料和在介电材料52中的电介质层的准确数量而变化。典型地并且对于通常的互连结构，介电材料52具有从约50到约1000nm的厚度。
[0042]利用任何传统沉积工艺形成介电材料52，传统沉积工艺包括但不限于化学气相沉积(CVD)、等离子体增强化学气相沉积(PECVD)、蒸发、化学溶液沉积以及旋涂(spin-on coating)。
[0043]在形成介电材料52之后，在介电材料52暴露的上表面上形成衬垫叠层54。衬垫叠层54包括氧化物、氮化物、氧氮化物、或其多层(如，衬垫叠层包括衬垫氧化物和衬垫氮化物)。衬垫叠层54典型地包括半导体氧化物、半导体氮化物和/或半导体氧氮化物。优选地，衬垫叠层54包括硅的氧化物和/或硅的氮化物。
[0044]在一些实施例中，可以利用任何传统沉积工艺形成衬垫叠层54，传统沉积工艺包括例如CVD、PECVD、蒸发、化学溶液沉积、物理汽相淀积(PVD)和原子层沉积。在其他实施例中，利用诸如热氧化、热氮化和/或热氧化氮化(oxynitridation)工艺的热工艺形成衬垫叠层54。在其他实施例中，利用沉积和热工艺的结合形成衬垫叠层54。
[0045]衬垫叠层54的厚度可以根据在衬垫叠层本身中的材料的数量及在其形成中使用的技术而改变。典型地，衬垫叠层54具有从约10到约80nm的厚度。
[0046]在形成图4A中示出的初始结构50之后，利用衬垫叠层54作为图案掩模将至少一个开口56形成到介电材料52中。在例如图4B中示出了包括至少一个开口56的生成结构。所述至少一个开口56可以包括过孔开口、线开口、组合的过孔和线开口，或其任何组合。在附图中，通过非限制的例子示出三个过孔开口。
[0047]利用传统光刻和刻蚀形成所述至少一个开口56。光刻步骤包括利用诸如CVD、PECVD和旋涂的传统沉积工艺在衬垫叠层54顶上形成光致抗蚀剂(有机的、无机的或混合的)。在光致抗蚀剂形成之后，光致抗蚀剂被暴露于期望图案的辐照。接下来，利用传统抗蚀剂显影工艺显影被曝光的光致抗蚀剂。
[0048]在显影步骤之后，进行刻蚀步骤将图案从图案化的光致抗蚀剂首先转移到衬垫叠层54中，然后转移到介电材料52中。在将图案转移到衬垫叠层54中之后，典型地利用诸如灰化(ashing)的传统抗蚀剂剥离工艺将图案化的光致抗蚀剂从结构的表面移除。在所述至少一个开口56的形成中使用的刻蚀步骤包括干法刻蚀工艺(包括反应离子刻蚀、离子束刻蚀、等离子刻蚀或激光烧蚀)、湿法化学刻蚀工艺、或其任何组合。典型地，反应离子刻蚀用于形成所述至少一个开口56。
[0049]接下来，如图4C所示，扩散阻挡层58和导电材料60被形成到所述至少一个开口56中的每个中。扩散阻挡层58包括Ta、TaN、Ti、TiN、Ru、RuN、RuTa、RuTaN、IrTa、IrTaN、W、WN或可以充当阻挡层以防止导电材料穿过其扩散的任何其他材料。扩散阻挡层58的厚度可以根据使用的沉积工艺和采用的材料而变化。典型地，扩散阻挡层58具有从约4到约40nm的厚度，更典型地具有从约7到约20nm的厚度。
[0050]利用包括例如CVD、PECVD、PVD、溅射和镀覆的任何传统沉积工艺形成位于导电材料60和介电材料52之间的扩散阻挡层58。
[0051]在互连结构的导电区的形成中使用的导电材料60包括例如多晶硅、导电金属、包括至少一种导电金属的合金、导电金属硅化物、或其组合。优选地，在导电区的形成中使用的导电材料60是导电金属，例如Cu、W或Al，在本发明中高度优选Cu或Cu合金(诸如AlCu)。
[0052]利用包括诸如CVD、PECVD、PVD、溅射、镀覆、化学溶液沉积和无电镀的任何传统沉积工艺将导电材料60形成到衬有扩散阻挡层58的每个开口56中。在沉积导电材料60之后，该结构经过平坦化工艺，例如化学机械抛光(CMP)和/或研磨。平坦化工艺提供例如在图3C中示出的平坦的结构，其中介电材料52、扩散阻挡层58(现在是U形的)和导电材料60的上表面彼此基本共面。注意，在平坦化工艺期间，从该结构移除残余的衬垫叠层54。
[0053]接下来，如图4D所示，基本上在导电材料60顶上选择性地形成含氮贵金属帽62。再次观察到，图4D中示出的实施例代表本发明的优选实施例，其中含氮贵金属帽与下面的导电材料自对准。尽管示出该实施例，但本发明的方法和结构还预期含氮贵金属帽的一些部分可以延伸到下面的扩散阻挡层的上表面上的实施例。在本发明的实施例中，含氮贵金属帽的没有任何部分延伸到介电材料52的表面上。即，在介电材料52表面上没有沉积(或形成)含氮贵金属帽62(或其残余)的任何部分。
[0054]在涉及基本上位于所述至少一个导电区(即导电材料60)顶上的含氮贵金属帽62时，术语″贵金属″包括抗腐蚀或氧化的任何金属。可被用于本发明作为含氮贵金属帽的优选贵金属是从由Ru、Ir、Rh、Pt、Co、及其合金所组成的组中选出来的。术语″合金″用于表示贵金属以及诸如W、B和P的元素的混合物。更优选地，作为贵金属帽采用的贵金属包括Ru或Ru合金。在一些实施例中，含氮贵金属帽62包括多层的贵金属或贵金属合金叠层。
[0055]如上所述，在涉及基本上位于所述至少一种导电材料顶上的帽时，术语″含氮贵金属″包括任何包括至少一个包含抗腐蚀或氧化的氮的区域的金属层。含氮贵金属帽的示例包括：双层结构100，该双层结构100包括含氮贵金属的顶层102、可以由贵金属组成的底层104，参见图5A；多层的结构(包括多于两层)106，其中其至少顶层108包括含氮贵金属(如RuN)、其他层(没有具体标记出)可以是贵金属和含氮贵金属的任何组合，参见图5B；包括含氮贵金属的单层结构110，参见图5C；或(4)包括从下表面向上增加的氮浓度梯度的结构112，参见图5D。在多层或双层结构中的贵金属可以是相同的或不同的，高度优选具有相同类型的贵金属。
[0056]含氮贵金属帽62的厚度可以根据存在于帽中的贵金属类型、使用的沉积技术和条件以及在帽中的贵金属的数量而变化。典型地，含氮贵金属帽62具有从约1到约
Figure A20091016332000171
的厚度，更高度优选具有从约5到约
Figure A20091016332000172
的厚度。
[0057]利用包括诸如CVD、PECVD、低压CVD和ALD的低温化学沉积工艺形成含氮贵金属帽62。对于″低温″，意味着约200℃或更低的沉积温度，更优选低于约150℃的沉积温度。选择沉积条件以提供在导电材料60上含氮贵金属帽62的从约0.2到约
Figure A20091016332000173
的沉积速率。在本发明的一些实施例中，低温沉积用于形成含贵金属的层和含氮层。在其他实施例中，低温沉积用于形成贵金属层，并且氮化工艺用于形成含氮帽的含氮表面区域。在其他实施例中，在含氮贵金属帽的沉积期间，以渐增的浓度加入氮。在其他实施例中，进行贵金属和含氮贵金属的交替低温沉积。
[0058]再次强调，申请人已经确定：通过利用低k介电材料52(k为约3.0或更小)以及低温化学沉积工艺增强了主要在导电材料60顶上的含氮贵金属帽的选择性沉积(含氮贵金属帽的一些部分可以延伸到下面的扩散阻挡层的表面上)。为避免在介电材料52上形成含氮贵金属帽，这两个因素在本发明中是关键的。
[0059]在主要在导电材料60上选择性地形成含氮贵金属帽62之后，在图4D中示出的总体结构中形成电介质帽层64。例如在图4E中示出了包括电介质帽层64的生成结构。电介质帽层64包括任何适当的电介质帽材料，例如SiC、Si4NH3、SiO2、碳掺杂的氧化物、氮和氢掺杂的碳化硅SiC(N，H)、或其多层。
[0060]电介质帽层64的厚度可以根据用于形成该层的技术以及组成该层的材料而变化。典型地，电介质帽层64具有从约15到约100nm的厚度，更典型地具有从约25到约45nm的厚度。
[0061]利用包括诸如CVD、PECVD、蒸发、旋涂和化学溶液沉积的任何传统沉积工艺形成电介质帽层64。
[0062]图4E示出根据本发明的一个实施例的互连结构。具体地，本发明的互连结构包括具有约3.0或更小的介电常数的介电材料52。介电材料52具有至少一个导电区(由导电材料60表示)嵌入在该介电材料52中，所述至少一个导电区具有上表面。含氮贵金属帽62直接位于所述至少一个导电区(即导电材料60)的上表面上。再次强调，在图4E中示出的结构是本发明的优选实施例。本发明还预期含氮贵金属帽的一些部分延伸到下面的U形扩散阻挡层的上表面上的替代结构。然而，含氮贵金属帽在任何情况下都不延伸到介电材料52的上表面上。因为低k介电材料的存在和在含氮贵金属帽的形成中使用的低温化学沉积工艺，含氮贵金属帽62不延伸到介电材料52的上表面上。此外，在介电材料52的表面上没有贵金属帽的残余形成。在图4E中，附图标记60A表示导电材料60的上表面。
[0063]申请人已确定：在图4E中示出的本发明的互连结构比现有技术的其中金属帽延伸到将嵌入的导电材料与介电材料分隔开的扩散阻挡层上的互连结构具有更好的泄漏控制。此外，申请人已确定：在图4中示出的本发明的互连结构具有增加的EM抗性，这是由于本发明的含氮贵金属帽比其中金属帽由贵金属或贵金属合金组成的现有技术互连结构更容易阻止下面的导电材料氧化。
[0064]尽管图4中示出的结构具有较好的泄漏控制，申请人还预期其中含氮贵金属帽的一些部分延伸到U形扩散阻挡层的上表面上的替代结构。在该替代结构中，在介电材料上没有含氮贵金属帽的部分或其残余形成。
[0065]已经就本发明的优选实施例具体地示出本发明，本领域技术人员将理解，可以在形式和细节方面作出前述的及其他的改变，而不偏离本发明的精神和范围。因此，本发明不限于所描述和示出的精确形式和细节，而是落在所附权利要求的范围内。

Claims (25)

1.一种互连结构，包括：
介电常数为约3.0或更小的介电材料，所述介电材料具有至少一种导电材料嵌入在所述介电材料中，所述至少一种导电材料具有与所述介电材料的上表面共面的上表面；和
含氮贵金属帽，基本上位于所述至少一种导电材料的所述上表面上，所述含氮贵金属帽不延伸到所述介电材料的所述上表面上，并且在所述介电材料的上表面上没有含氮贵金属残余存在。
2.根据权利要求1的互连结构，其中所述含氮贵金属帽包括：
双层结构，其包括含氮贵金属的顶层；
包括多于两层的多层结构，其中至少其顶层包括含氮贵金属；
包括含氮贵金属的单层结构；或
包括从下表面向上增加的氮浓度梯度的结构。
3.根据权利要求1的互连结构，其中所述含氮贵金属帽包括从由Ru、Ir、Rh、Pt、Co、及其合金组成的组中选出来的贵金属。
4.根据权利要求3的互连结构，其中所述含氮贵金属帽与所述导电材料自对准。
5.根据权利要求1的互连结构，还包括位于所述介电材料和所述含氮贵金属帽顶上的电介质帽层，所述电介质帽是从由SiC、Si4NH3、SiO2、碳掺杂的氧化物、氮和氢掺杂的碳化硅SiC(N，H)、和其多层组成的组中选出来的。
6.根据权利要求1的互连结构，其中所述至少一种导电材料包括多晶硅、导电金属、导电金属合金、导电金属硅化物、或其组合和多层。
7.根据权利要求6的互连结构，其中所述至少一种导电材料是从Cu、W和Al之一中选择出来的导电金属。
8.根据权利要求7的互连结构，其中所述至少一种导电材料是Cu或Cu合金。
9.根据权利要求1的互连结构，其中所述介电材料包括：硅倍半氧烷，至少包括Si、C、O和H原子的C掺杂的氧化物，热固聚芳醚，或其多层。
10.一种互连结构，包括：
介电常数为约3.0或更小的介电材料，所述介电材料具有至少一种含Cu的导电材料嵌入在所述介电材料中，所述至少一种含Cu的导电材料具有与所述介电材料的上表面共面的上表面；和
RuN帽，基本上位于所述至少一种含Cu的导电材料的所述上表面上，所述RuN帽不延伸到所述介电材料的上表面上，并且在所述介电材料的上表面上没有RuN残余存在。
11.根据权利要求10的互连结构，还包括位于所述介电材料和所述RuN帽顶上的电介质帽层，所述电介质帽层是从由SiC、Si4NH3、SiO2、碳掺杂的氧化物、氮和氢掺杂的碳化硅SiC(N，H)、和其多层组成的组中选出来的。
12.根据权利要求10的互连结构，其中所述RuN帽包括：
包括RuN的顶层的双层结构；包括多于两层的多层结构，其中至少其顶层包括RuN；或包括RuN的单层结构；或具有从下表面向上增加的氮浓度梯度的包括Ru的结构。
13.根据权利要求10的互连结构，其中所述RuN与所述至少一种含Cu的导电材料自对准。
14.根据权利要求10的互连结构，其中所述介电材料包括：硅倍半氧烷，至少包括Si、C、O和H原子的C掺杂的氧化物，热固聚芳醚，或其多层。
15.一种形成互连结构的方法，包括：
提供介电常数为约3.0或更小的介电材料，所述介电材料具有至少一种导电材料嵌入在所述介电材料中，所述至少一种导电材料具有与所述介电材料的上表面共面的上表面；和
形成基本上在所述至少一种导电材料的所述上表面上的含氮贵金属帽，所述含氮贵金属帽不延伸到所述介电材料的所述上表面上，所述含氮贵金属帽的形成不导致所述介电材料的上表面上含氮贵金属残余，并且所述形成包括在约200℃或更低的温度下进行的化学沉积工艺。
16.根据权利要求15的方法，其中所述化学沉积工艺包括化学气相沉积工艺或原子层沉积。
17.根据权利要求15的方法，其中所述含氮贵金属帽包括：包括含氮贵金属的顶层的双层结构；包括多于两层的多层结构，其中至少其顶层包括含氮贵金属；或包括含氮贵金属的单层结构；或包括从下表面向上增加的氮浓度梯度的结构。
18.根据权利要求15的方法，其中所述含氮贵金属帽与所述至少一种导电材料自对准。
19.根据权利要求15的方法，还包括形成位于所述介电材料和所述含氮贵金属帽顶上的电介质帽层，所述电介质帽层是从由SiC、Si4NH3、SiO2、碳掺杂的氧化物、氮和氢掺杂的碳化硅SiC(N，H)、和其多层所组成的组中选出来的。
20.根据权利要求15的方法，其中所述形成含氮贵金属帽包括选择RuN、IrN、RhN、PtN、CoN及其合金中的一个。
21.根据权利要求20的方法，其中所述含氮贵金属帽包括RuN或Ru合金。
22.根据权利要求15的方法，其中所述至少一种导电材料包括多晶硅、导电金属、导电金属合金、导电金属硅化物、或其组合和多层。
23.根据权利要求22的方法，其中所述至少一种导电材料是从Cu、W和Al之一中选择出来的导电金属。
24.根据权利要求15的方法，其中所述介电材料包括：硅倍半氧烷，至少包括Si、C、O和H原子的C掺杂的氧化物，热固聚芳醚，或其多层。
25.根据权利要求15的方法，其中将U形扩散阻挡层置于所述至少一种导电材料和所述介电材料之间，所述U形扩散阻挡层包括Ta、TaN、Ti、TiN、Ru、RuN、RuTa、RuTaN、IrTa、IrTaN、W、WN、或其组合及多层。
CN2009101633208A 2008-08-12 2009-08-11 用于互连结构的含氮金属帽 Active CN101651130B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US12/190,277 2008-08-12
US12/190,277 US8013446B2 (en) 2008-08-12 2008-08-12 Nitrogen-containing metal cap for interconnect structures

Publications (2)

Publication Number Publication Date
CN101651130A true CN101651130A (zh) 2010-02-17
CN101651130B CN101651130B (zh) 2012-09-26

Family

ID=41673316

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2009101633208A Active CN101651130B (zh) 2008-08-12 2009-08-11 用于互连结构的含氮金属帽

Country Status (2)

Country Link
US (1) US8013446B2 (zh)
CN (1) CN101651130B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104299939A (zh) * 2013-07-16 2015-01-21 中芯国际集成电路制造(上海)有限公司 互连结构的形成方法
CN112164686A (zh) * 2020-08-26 2021-01-01 日月光半导体制造股份有限公司 半导体基板、半导体封装结构及形成半导体器件的方法

Families Citing this family (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8232645B2 (en) 2008-08-14 2012-07-31 International Business Machines Corporation Interconnect structures, design structure and method of manufacture
US20110045171A1 (en) * 2009-08-19 2011-02-24 International Business Machines Corporation Multi-Step Method to Selectively Deposit Ruthenium Layers of Arbitrary Thickness on Copper
US8957519B2 (en) * 2010-10-22 2015-02-17 International Business Machines Corporation Structure and metallization process for advanced technology nodes
CN107275309B (zh) 2011-12-20 2021-02-09 英特尔公司 保形低温密闭性电介质扩散屏障
US8796853B2 (en) * 2012-02-24 2014-08-05 International Business Machines Corporation Metallic capped interconnect structure with high electromigration resistance and low resistivity
US8803321B2 (en) 2012-06-07 2014-08-12 International Business Machines Corporation Dual damascene dual alignment interconnect scheme
US9281211B2 (en) * 2014-02-10 2016-03-08 International Business Machines Corporation Nanoscale interconnect structure
KR102161263B1 (ko) 2014-04-04 2020-10-05 삼성전자주식회사 자기정렬된 보호막으로 캡핑된 관통전극을 갖는 반도체 소자 및 그 제조방법
US9305836B1 (en) * 2014-11-10 2016-04-05 International Business Machines Corporation Air gap semiconductor structure with selective cap bilayer
US10032643B2 (en) 2014-12-22 2018-07-24 Intel Corporation Method and structure to contact tight pitch conductive layers with guided vias using alternating hardmasks and encapsulating etchstop liner scheme
US9748169B1 (en) 2016-04-04 2017-08-29 International Business Machines Corporation Treating copper interconnects
US10312181B2 (en) 2016-05-27 2019-06-04 International Business Machines Corporation Advanced through substrate via metallization in three dimensional semiconductor integration
US10396012B2 (en) 2016-05-27 2019-08-27 International Business Machines Corporation Advanced through substrate via metallization in three dimensional semiconductor integration
US9786605B1 (en) 2016-05-27 2017-10-10 International Business Machines Corporation Advanced through substrate via metallization in three dimensional semiconductor integration
US9711400B1 (en) * 2016-06-07 2017-07-18 International Business Machines Corporation Interconnect structures with enhanced electromigration resistance
US9646931B1 (en) 2016-07-22 2017-05-09 International Business Machines Corporation Formation of liner and metal conductor
US9728399B1 (en) 2016-07-22 2017-08-08 International Business Machines Corporation Simultaneous formation of liner and metal conductor
US9721788B1 (en) 2016-07-22 2017-08-01 International Business Machines Corporation Simultaneous formation of liner and metal conductor
US9870993B1 (en) 2016-07-22 2018-01-16 International Business Machines Corporation Simultaneous formation of liner and metal conductor
US10347825B2 (en) * 2017-02-17 2019-07-09 International Business Machines Corporation Selective deposition and nitridization of bottom electrode metal for MRAM applications
WO2019132889A1 (en) 2017-12-27 2019-07-04 Intel Corporation Integrated circuits with line breaks and line bridges within a single interconnect level
WO2019132899A1 (en) * 2017-12-27 2019-07-04 Intel Corporation Integrated circuits (ics) with electromigration (em)-resistant segments in an interconnect level
US10971393B2 (en) 2017-12-27 2021-04-06 Intel Corporation Metal-insulator-metal (MIM) structure supporting high voltage applications and low voltage applications
CN111133599A (zh) 2017-12-27 2020-05-08 英特尔公司 多层金属-绝缘体-金属（mim）结构
US10914008B2 (en) * 2018-09-27 2021-02-09 Imec Vzw Method and solution for forming interconnects

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5300813A (en) 1992-02-26 1994-04-05 International Business Machines Corporation Refractory metal capped low resistivity metal conductor lines and vias
US5695810A (en) 1996-11-20 1997-12-09 Cornell Research Foundation, Inc. Use of cobalt tungsten phosphide as a barrier material for copper metallization
US6342733B1 (en) 1999-07-27 2002-01-29 International Business Machines Corporation Reduced electromigration and stressed induced migration of Cu wires by surface coating
US6441492B1 (en) 1999-09-10 2002-08-27 James A. Cunningham Diffusion barriers for copper interconnect systems
KR100805843B1 (ko) 2001-12-28 2008-02-21 에이에스엠지니텍코리아 주식회사 구리 배선 형성방법, 그에 따라 제조된 반도체 소자 및구리 배선 형성 시스템
US6787912B2 (en) 2002-04-26 2004-09-07 International Business Machines Corporation Barrier material for copper structures
US7279423B2 (en) 2002-10-31 2007-10-09 Intel Corporation Forming a copper diffusion barrier
US6706625B1 (en) 2002-12-06 2004-03-16 Chartered Semiconductor Manufacturing Ltd. Copper recess formation using chemical process for fabricating barrier cap for lines and vias
US6975032B2 (en) 2002-12-16 2005-12-13 International Business Machines Corporation Copper recess process with application to selective capping and electroless plating
US20050147762A1 (en) * 2003-12-30 2005-07-07 Dubin Valery M. Method to fabricate amorphous electroless metal layers
US7265048B2 (en) 2005-03-01 2007-09-04 Applied Materials, Inc. Reduction of copper dewetting by transition metal deposition
US7402883B2 (en) 2006-04-25 2008-07-22 International Business Machines Corporation, Inc. Back end of the line structures with liner and noble metal layer

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104299939A (zh) * 2013-07-16 2015-01-21 中芯国际集成电路制造(上海)有限公司 互连结构的形成方法
CN112164686A (zh) * 2020-08-26 2021-01-01 日月光半导体制造股份有限公司 半导体基板、半导体封装结构及形成半导体器件的方法
CN112164686B (zh) * 2020-08-26 2023-07-11 日月光半导体制造股份有限公司 半导体基板、半导体封装结构及形成半导体器件的方法

Also Published As

Publication number Publication date
US8013446B2 (en) 2011-09-06
CN101651130B (zh) 2012-09-26
US20100038782A1 (en) 2010-02-18

Similar Documents

Publication Publication Date Title
CN101651130B (zh) 用于互连结构的含氮金属帽
US8669182B2 (en) Metal cap with ultra-low κ dielectric material for circuit interconnect applications
JP5441926B2 (ja) 相互接続構造のための貴金属キャップおよびこれを形成する方法（相互接続構造のための貴金属キャップ）
US8288276B2 (en) Method of forming an interconnect structure including a metallic interfacial layer located at a bottom via portion
EP2139037B1 (en) Method of fabricating an interconnect structure for electromigration enhancement
JP2011511469A (ja) 高い漏れ抵抗を有する相互接続構造体
US8889546B2 (en) Discontinuous/non-uniform metal cap structure and process for interconnect integration
CN101536170A (zh) 具有增强的电迁移可靠性的互连结构及其制造方法
WO2009106520A1 (en) Bilayer metal capping layer for interconnect applications
US8802563B2 (en) Surface repair structure and process for interconnect applications
US9947580B2 (en) Interconnect structures with enhanced electromigration resistance
WO2010016958A1 (en) Interconnect structure with metal cap self-aligned to a surface of an embedded conductive material

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
TR01 Transfer of patent right

Effective date of registration: 20210414

Address after: 116 Lu'an Road, Nanhui new town, Pudong New Area, Shanghai

Patentee after: Shanghai Youci Information Technology Co., Ltd

Address before: New York, USA

Patentee before: International Business Machines Corp.

TR01 Transfer of patent right