CN101650382A

CN101650382A - 接地电位交越检测与电源电位交越检测的检测电路

Info

Publication number: CN101650382A
Application number: CN200810129869A
Authority: CN
Inventors: 傅明
Original assignee: NEOTEC SEMICONDUCTOR CO Ltd
Current assignee: NEOTEC SEMICONDUCTOR CO Ltd; Neotec Semiconductor Ltd
Priority date: 2008-08-14
Filing date: 2008-08-14
Publication date: 2010-02-17

Abstract

本发明是关于接地电位交越检测与电源电位交越检测的检测电路，所述的检测电路用以检测一通过接地电位的交越输入信号，所述的电路包含二个PMOS晶体管以及二个NMOS晶体管，且其相互连接的，PMOS晶体管具有连接至一电源电位的源极，相连接在一起的栅极，以及第二PMOS晶体管的漏极，第一NMOS晶体管具有一源极，做为一输入端以接收一输入信号，以及具有一漏极，做为一输出端，且所述的第二NMOS晶体管具有一源极接地，二NMOS晶体管的栅极相连接在一起，且共同与一偏电压相连接；若输入端设置于第一PMOS晶体管的源极，且第一NMOS晶体管的源极是接地的，则所述的电路亦能用来检测一通过电源电位的交越输入信号。本发明的电路仅由四个晶体管所构成大大减少电流消耗。

Description

接地电位交越检测与电源电位交越检测的检测电路

技术领域

本发明是关于一检测电路，特别是指接地电位交越检测(或称交越接地电位检测)与电源电位交越检测的检测电路。

背景技术

请参照图1，其为传统靠一单电源3以及13个晶体管执行接地电位交越(ground voltage crossing)的检测电路，所述的13个晶体管构成5个电流源，在图1中，编号1为一输入端，编号2为一输出端；编号14为一CMOS-type差动放大电路，其是由p型晶体管7、10、11以及n型晶体管8、9所组成的；p型晶体管18相当于一第一电位位移器，视同一第一源极追随器，以及p型晶体管17相当于第二电位位移器，视同一第二源极追随器。

所述的电路的作动原理说明如下：藉由一电源电位3启动n型晶体管6，因此A点电压被往下拉，进而维持恒定，又p型晶体管15、7、16、5、12的栅极电位都被固定于A点电位，故晶体管15、7、16、5、12提供了5个恒定电流源，B点的电压因此维持稳定。

P型晶体管17为一个源极追随器，其具有一个栅极接地，其作动如同一位移电压器用以提供一拉升残余电压(residual voltage)的功能，其可将E点的残余电压拉升以提供CMOS type差动放大电路14第一输入端的输入电压；P型晶体管18亦为一个源极追随器，且其作动如同一电压位移器，栅极接受一输入端1馈入待检测的输入信号，P型晶体管18与P型晶体管17具有相同的特性。

因N型晶体管8、9构成一电流镜，所以I1(I_ref)通过p型晶体管10时，将与电流I2(I₀)通过p型晶体管11时相同。

请同时参照图2A以及图2B，待检测的输入信号L1比接地电位高时，为输入端1所接收，CMOS type差动放大电路14的第二输入端F电位藉由拉升位移电位18被拉升至一电位L2，同样地，CMOS type差动放大电路14的第一输入端E接地电位藉由拉升位移电位17被拉升至一电位L3；当电位L2高于电位L3时，PMOS晶体管11二端的电位差因此减低，因此，藉由n型晶体管13放大输出端2的电压后，将减少C点的电压。

当待检测的输入信号L1低于接地电位时为输入端1所接收，如上述，CMOS type差动放大电路14的第二输入端F电位与第一输入端E电位被分别拉升至一电位L2与L3。然而，电位L2低于电位L3，PMOS晶体管10二端的电位差因此增加，因而使得D点电压减少，因此，在C点的PMOS晶体管11二端电位差值为高的，ΔV2的电位变化低时，将使ΔV1升高，结果是输出端2电位低，其情形如图2B所示。

当输入信号L相当于接地电位时，CMOS的第二输入端E的电位以及第一输入端F的电位是相等的，因此输出端2的电位是未定的；输出端2的电位将依据其前后状态作相对应的改变，例如：如输入信号L从低于接地电位升高至高于接地电位，输出端2的电位将由一低状态改变为一高状态，或是如输入信号L从高于接地电位降低至低于接地电位，输出端2的电位将由一高状态改变为一低状态，因此当输入信号通过接地时，所述的电路可提供一检测接地电位交越的功能。

发明内容

本发明揭露一检测电路，检测一输入信号交越接地电位或VCC电源电位，当电路使用检测交越接地电位时，所述的电路包括二个PMOS晶体管，所述的二PMOS晶体管分别连接于二个NMOS晶体管，所述的二PMOS晶体管接具有一源极，且所述的二源极连接于一电源电位，第二PMOS晶体管的栅极与漏极是相连接的，第一NMOS晶体管具有一如同输入端的源极以及一如同输出端的漏极，所述的源极收回一输入信号，而第二NMOS晶体管具有一源极接地；所述的二NMOS晶体管的栅极是相连接的，且亦连接于一偏电压；若输入端设置于第一PMOS晶体管的源极，且所述的第一NMOS晶体管的源极是接地的，所述的电路亦能够用来检测电源电位交越。

本发明的优点如下：

1.因为本发明的电路仅由四个晶体管所构成，因此相对于习知技术，本发明可大大减少电流消耗。

2.只需改变晶体管的通道宽度长度比(W/L)_N1/(W/L)_N2，即可调高或调低交越电位的检测点。

关于本发明所述的检测电路，可以藉由以下发明详述及附图，得到进一步的了解。

附图说明

图1，传统接地电位交越的检测电路；

图2A以及图2B，依据图1电路的输入以及输出的电位改变；

图3A，依据本发明第一实施例交越接地电位的检测电路；

图3B以及图3C，依据图3A电路的输入以及输出的电位改变；

图4A，依据本发明第二实施例检测交越Vcc电位的检测电路；

图4B以及第图4C，依据图4A电路的输入以及输出的电位改变。

附图标号

1、IN输入端

2、OUT输出端

F第一输入端

E第二输入端

3电源电位

6、8、9、13N型晶体管

5、7、10、11、12、15、16、17、18P型晶体管

A、B、C、D、D₂电压点

14差动放大电路

I₀、I_ref、I₁、I₂电流

L、L1、L2、L3、L4信号

V_in输入信号

V_out输出信号

L2、L3、ΔV1、ΔV2、V_D2、V_SG、V_SGP2电压电位

P1、P2PMOS晶体管

N1、N2NMOS晶体管

Vcc电源

BIAS偏压信号

V_tN2起始电位

GND接地电位

具体实施方式

如现有技术所述，不论交越接地电位或交越Vcc的检测电路皆包含13个晶体管以及5个电流源，因此，传统的检测电路是相当复杂且高电流消耗的，对于电池供给电力的设备是不利的。

针对电池供给电力的设备，本发明设计出一电路，仅包含四个晶体管以及二个电流源，可节省电源消耗，如图3A所示，其为本发明第一实施例交越接地电位的检测电路，是由二个PMOS晶体管P1，P2以及二个NMOS晶体管N1，N2所构成的检测电路。

在所述的电路中，所述的PMOS晶体管P1，P2的源极共同连接于一电源Vcc，所述的二栅极是相连接的，且所述的二漏极分别与NMOS晶体管N1与NMOS晶体管N2的漏极相连接，另外，PMOS晶体管P2的栅极更与其本身的漏极相连接，NMOS晶体管N1，N2的栅极共同连接于一偏压信号BIAS，NMOS晶体管N2的源极是接地的，但NMOS晶体管N1的源极与一输入信号IN相连接，NMOS晶体管N1的漏极作为一输出端OUT。

所述的交越接地电位检测电路的运作说明如下：请同时参照图3B以及图3C，当一输入信号V_IN的电位高于接地电位或输入端浮置，当高于NMOS晶体管N2启始电位V_tN2的电位V_BIAS施加于NMOS晶体管N1、N2的栅极，即NMOS晶体管N2呈启动状态，且进入三态，但NMOS晶体管N1呈关闭状态，因为V_BIAS-V_tN1-V_IN＜0，因此产生I₂，而I₁＝0，没有电流通过PMOS晶体管P1，因而将输出端OUT的电位拉升至VCC。

当输入信号V_IN的电位减少至接近接地电位(＞0+)时，V_BIAS-V_tN1-V_IN的总合会稍大于0，且电流I₁开始流动，亦即，I₁≠0，但仍然小于I₂，在这个状况下，V_D2＜VCC-V_SG+abs(V_tp2)，在abs(Vtp2)，V_SG的V_SG+abs(V_tp2)分别为一启始电压的绝对值以及一PMOS晶体管P2源极至栅极的电压；PMOS晶体管P1，P2将进入一饱和状态，因此输出端OUT的电压V_OUT仍然拉升至接近VCC。

当输入信号V_IN的电位等于接地电位时，所述的电路变成一电流镜，因此I₂＝I₁，输出端OUT的电压V_OUT在VCC以及GND之中。当输入信号V_IN的电位低于接地电位时，I₁＞I₂，且V_in0与V_BIAS将使NMOS晶体管N1进入一饱和状态，输出端OUT的电压V_OUT仍然维持在低状态。因此，输出端OUT的电压V_OUT将由高转为低，或是由低转为高，输入信号V_IN交越接地电位时将能够被检测到。

上述的实施例是建立于NMOS晶体管N1，N2的大小相等，若NMOS晶体管N1的大小比例与NMOS晶体管N2不同，则可调高交越电位或调低交越电位，不限于接地电位的交越检测。

上述电路也可以如下变化以检测一交越VCC电位的输入信号IN如图4A所示，晶体管的数量，形式以及连接方式与图3A相似，不同之处在于输入端IN的位置，请参照图4A，其为本发明的第二最佳实施例，输入端IN设置于PMOS晶体管P1的源极，跨VCC检测电路的输入信号IN的说明将于以下详细叙述。

请参照图4A，当输入信号IN的电压是接地的或低于接地电位，高于NMOS晶体管N2电压V_tN2的电压V_BIAS将应用于NMOS晶体管N2，N1的栅极，因为V_BIAS-V_tN2＞0，因此NMOS晶体管N2呈开启状态，且使其进入三态，此时电压V_D2＜VCC-V_SGP2+abs(V_tp2)，一恒定电流I₂流通过NMOS晶体管N2至接地，没有电流流通过PMOS晶体管P1(I₁＝0)，输出电压OUT系维持低状态。

当输入信号IN的电位由接地电位拉升时(仍然低于VCC)，电流I₁开始流动，且流通过NMOS晶体管N1至接地，V_BIAS电压以及电流I₁使NMOS晶体管N1进入三态，此时I₁＜＜I₂，因此输出端OUT的电压维持低状态。当输入信号IN的电位等于VCC时，所述的电路变为一电流镜，所述的电流镜具有一镜像电流I₁，通过PMOS晶体管P1的镜像电流I₁与通过PMOS晶体管P2的参考电流I₂相等的，输出端OUT的电位被拉升至VCC，因此跨VCC电位的输入信号IN将被检测到，请参照图4B以及第图4C，所述的输入信号改变且所述的输出信号改变。

本发明的优点如下：

1.因为本发明的电路仅由四个晶体管所构成，因此相对于现有技术，本发明可大大减少电流消耗。

本发明虽以较佳实例阐明如上，然其并非用以限定本发明的精神与发明实体仅止于上述实施例。所以，在不脱离本发明的精神与范围内所作的修改，均应包括在权利要求书所界定的范围内。

Claims

1.一种检测电路，用以检测交越一指定电压的输入信号，其特征在于，所述的检测电路包含：

一第一PMOS晶体管、一第二PMOS晶体管、一第一NMOS晶体管以及一第二NMOS晶体管，其中所述的第一PMOS晶体管以及所述的第二PMOS晶体管皆具有一栅极，所述的二栅极皆与所述的第二PMOS晶体管以及所述的第二NMOS晶体管的漏极相连接，且所述的第一NMOS晶体管以及所述的第二NMOS晶体管亦皆具有一栅极，所述的二栅极皆连接于一BIAS电压，所述的第二NMOS晶体管的源极接地，而所述的第二PMOS晶体管的源极连接于一电源电位，所述的第一PMOS晶体管以及所述的第一NMOS晶体管的漏极连接于一输出端；以及

当所述的指定电压为接地电位时，所述的第一NMOS晶体管的源极连接于所述的输入信号，且所述的第一PMOS晶体管的源极连接于所述的电源电位；

当所述的指定电压为电源电位时，所述的第一NMOS晶体管的源极接地，且第一PMOS晶体管的源极连接于所述的输入信号。

2.如权利要求1所述的检测电路，其特征在于，所述的指定电压相对于所述的接地电位可作微调，根据所述的第二NMOS晶体管与第一NMOS晶体管大小的比例而决定。

3.如权利要求1所述的检测电路，其特征在于，所述的指定电压相对于所述的电源电位可作微调，根据所述的第二PMOS晶体管与第一PMOS晶体管大小的比例而决定。

4.一种检测交越接地电位电路，用以检测输入信号交越接地电位，其特征在与，所述的检测交越接地电位电路包含：

一第一PMOS晶体管，具有一源极，所述的源极连接一电源电位；

一第二PMOS晶体管，具有一源极以及一栅极，所述的源极连接所述的电源电位，所述的栅极连接其漏极以及所述的第一PMOS晶体管的栅极；

一第一NMOS晶体管，具有一漏极以及一源极，所述的漏极连接所述的第一PMOS晶体管的漏极，所述的源极提供一输入信号；以及

一第二NMOS晶体管，具有一接地源极、一漏极，以及一栅极，所述的漏极与所述的第二PMOS晶体管的漏极相连接，所述的栅极与第一NMOS晶体管的栅极以及一BIAS电压相连接。

5.如权利要求4所述的检测交越接地电位电路，其特征在于，所述的接地电位可微调，根据所述的第二NMOS晶体管与第一NMOS晶体管大小的比例而决定。

6.一种检测电源电位交越电路，用以检测输入信号交越电源电位，其特征在于，所述的检测电源电位交越电路包含：

一第一NMOS晶体管，具有一漏极以及一源极，所述的漏极连接所述的第一PMOS晶体管的漏极，所述的源极接地；以及

一第二NMOS晶体管，具有一接地源极、一漏极，以及一栅极，所述的源极提供一输入信号，所述的漏极与所述的第二PMOS晶体管的漏极相连接，所述的栅极与第一NMOS晶体管的栅极以及一BIAS电压相连接。

7.如权利要求6所述的检测电源电位交越电路，其特征在于所述的电源电位可微调，根据所述的第二PMOS晶体管与第一PMOS晶体管大小的比例而决定。