CN101645477A - 使用沉积法的发光二极管芯片封装结构及其制作方法 - Google Patents
使用沉积法的发光二极管芯片封装结构及其制作方法 Download PDFInfo
- Publication number
- CN101645477A CN101645477A CN200810144903A CN200810144903A CN101645477A CN 101645477 A CN101645477 A CN 101645477A CN 200810144903 A CN200810144903 A CN 200810144903A CN 200810144903 A CN200810144903 A CN 200810144903A CN 101645477 A CN101645477 A CN 101645477A
- Authority
- CN
- China
- Prior art keywords
- colloid
- powder
- mixed
- main body
- accommodation space
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000151 deposition Methods 0.000 title claims abstract description 41
- 238000004519 manufacturing process Methods 0.000 title claims description 33
- 238000004806 packaging method and process Methods 0.000 title abstract 8
- 239000000084 colloidal system Substances 0.000 claims abstract description 159
- 239000000843 powder Substances 0.000 claims abstract description 122
- 238000010438 heat treatment Methods 0.000 claims abstract description 34
- 238000005538 encapsulation Methods 0.000 claims description 126
- 238000000034 method Methods 0.000 claims description 69
- 230000004308 accommodation Effects 0.000 claims description 59
- 238000010276 construction Methods 0.000 claims description 49
- 238000004062 sedimentation Methods 0.000 claims description 48
- 238000004020 luminiscence type Methods 0.000 claims description 46
- 230000008021 deposition Effects 0.000 claims description 34
- 239000000463 material Substances 0.000 claims description 19
- 239000000853 adhesive Substances 0.000 claims description 8
- 230000001070 adhesive effect Effects 0.000 claims description 8
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 6
- 239000003795 chemical substances by application Substances 0.000 claims description 6
- 230000005484 gravity Effects 0.000 claims description 4
- 239000003822 epoxy resin Substances 0.000 claims description 3
- 238000009434 installation Methods 0.000 claims description 3
- 229920000647 polyepoxide Polymers 0.000 claims description 3
- 239000000741 silica gel Substances 0.000 claims description 3
- 229910002027 silica gel Inorganic materials 0.000 claims description 3
- 238000005507 spraying Methods 0.000 claims description 3
- 238000009700 powder processing Methods 0.000 claims description 2
- 238000003825 pressing Methods 0.000 claims description 2
- 239000000758 substrate Substances 0.000 abstract 3
- 238000010586 diagram Methods 0.000 description 6
- 230000000694 effects Effects 0.000 description 6
- 239000002932 luster Substances 0.000 description 5
- 238000005516 engineering process Methods 0.000 description 4
- 239000010410 layer Substances 0.000 description 4
- 230000003287 optical effect Effects 0.000 description 4
- 238000002360 preparation method Methods 0.000 description 4
- 239000000126 substance Substances 0.000 description 4
- 230000000704 physical effect Effects 0.000 description 2
- 239000002356 single layer Substances 0.000 description 2
- 239000004593 Epoxy Substances 0.000 description 1
- 230000008034 disappearance Effects 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 238000000465 moulding Methods 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 239000004094 surface-active agent Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
Abstract
一种使用沉积法的发光二极管芯片封装结构，其包括：一封装本体、至少两个导电基板、至少一发光组件、及一胶体单元。其中，该封装本体具有一容置空间。上述至少两个导电基板设置于该封装本体的容置空间内。上述至少一发光组件固设于该封装本体的容置空间内，并且电性地连接于上述至少两个导电基板。该胶体单元具有一混有粉末的胶体，其中该胶体单元填充于该封装本体的容置空间内，并且该粉末分别通过静置于室温中的方式及后续加温固化的方式，以均匀地沉积并固化于该封装本体的容置空间内。
Description
技术领域
本发明是关于一种发光二极管芯片封装结构及其制作方法，特别是指一种使用沉积法的发光二极管芯片封装结构及其制作方法。
背景技术
请参阅图1所示，其为现有以打线制程(wire-bonding process)制作的发光二极管封装结构的剖面示意图。由图中可知，现有的发光二极管封装结构包括：一基底结构1、一设置于该基底结构1上端的发光二极管2、两条导线3、及一混有荧光粉40的胶体4。
其中，该发光二极管2以其出光表面20背向该基底结构1而设置于该基底结构1上，并且该发光二极管2上端的正、负电极区域21、22由上述两条导线3以电性连接于该基底结构1的相对应的正、负电极区域11、12。进一步，该混有荧光粉40的胶体4覆盖该发光二极管2及上述两条导线3，以保护该发光二极管2。因此，当该发光二极管2为一蓝色发光二极管(blue LED)时，该蓝色发光二极管所产生的投射光线可穿透该混有荧光粉40的胶体4以产生白色光源。
然而，由于现有的荧光粉40混杂于胶体4内而呈现一分布不均的状况，因此当蓝色发光二极管所产生的投射光线穿透该混有荧光粉40的胶体4时，现有发光二极管封装结构所投射出来的白色光源容易产生聚旋光性(condensing capability)及色泽(color and luster)不一致的问题。
所以，由上可知，目前现有的发光二极管封装结构，显然具有不便与缺失，而待加以改善。
发明内容
本发明所要解决的技术问题，在于提供一种使用沉积法的发光二极管芯片封装结构及其制作方法。本发明通过荧光粉的沉积，以使得发光二极管封装结构所投射出来的白色光源不会产生聚旋光性(condensing capability)及色泽(color and luster)不一致的问题。换言之，本发明通过该荧光粉的沉积效果，使得荧光粉均匀的被发光二极管芯片所激发，进而让发光二极管封装结构能产生最佳的投光质量。
为了解决上述技术问题，根据本发明的其中一种方案，提供一种使用沉积法的发光二极管芯片封装结构，其包括：一封装本体、至少两个导电基板、至少一发光组件、及一胶体单元。其中，该封装本体具有一容置空间。上述至少两个导电基板设置于该封装本体的容置空间内。上述至少一发光组件固设于该封装本体的容置空间内，并且电性地连接于上述至少两个导电基板。该胶体单元为具有一混有粉末的胶体，其中该胶体单元填充于该封装本体的容置空间内，并且该粉末分别通过静置于室温中的方式及后续加温固化的方式，以均匀地沉积并固化于该封装本体的容置空间内。
进一步，该胶体单元至少可分成下列三种实施态样：
1、第一种实施态样：该胶体单元完全为该具有一混有粉末的胶体，其完全填充于该封装本体的容置空间内。
2、第二种实施态样：该胶体单元的一部分为该具有一混有粉末的胶体，其填充于该封装本体的一部分的容置空间内。此外，该胶体单元的另一部分为一透明胶体，其填充于该封装本体的另一部分容置空间内，并且该混有粉末的胶体覆盖于上述至少一发光组件上，该透明胶体形成于该混有粉末的胶体上，以保护该混有粉末的胶体。
3、第三种实施态样：该胶体单元的一部分为该具有一混有粉末的胶体，其填充于该封装本体的一部分的容置空间内。此外，该胶体单元的另一部分为一透明胶体，其填充于该封装本体的另一部分容置空间内，并且该透明胶体覆盖于上述至少一发光组件上，该混有粉末的胶体形成于该透明胶体上，以避免该混有粉末的胶体的质量受到上述至少一发光组件的发热所影响。
为了解决上述技术问题，根据本发明的其中一种方案，提供一种使用沉积法的发光二极管芯片封装结构的制作方法，其包括下列步骤：首先，将至少一发光组件固设于一具有一容置空间的封装本体内；然后，将上述至少一发光组件电性地连接于至少两个导电基板；接着，将混有粉末的胶体填充于该封装本体的容置空间内；接下来，将该混有粉末的胶体静置于室温中，以使得该粉末均匀地沉积于该封装本体的容置空间内。
进一步，在上述将该混有粉末的胶体静置于室温中的步骤后，更进一步包括：将该混有粉末的胶体进行加温制程，以固化该混有粉末的胶体。其中该加温制程为一温度为80～150度且时间为1～6小时的一阶段加温；或者，该加温制程为两阶段加温，其包括一温度为30～100度且时间为10～120分钟的第一阶段加温及一温度为80～150度且时间为1～6小时的第二阶段加温。
此外，在上述将该混有粉末的胶体进行加温制程的步骤后，更进一步包括：将一透明胶体填充于该封装本体的容置空间内，并形成于上述混有粉末的胶体上；然后，将该透明胶体进行80～150度且1-6小时的烘烤而固化。
另外，在上述将混有粉末的胶体填充于该封装本体的容置空间内的步骤前，更进一步包括：将一透明胶体填充于该封装本体的容置空间内，以覆盖上述至少一发光组件；然后，将该透明胶体进行80～150度且1-6小时的烘烤而固化，以使得该混有粉末的胶体能固化于该透明胶体上。
因此，本发明针对混有粉末的胶体先进行沉积制程，然后再进行加温固化制程，以使得被固化后的粉末能达到完全的沉积。换言之，本发明的制程因为先沉积后加温固化，所以可以绝对的避免未完全沉积的粉末产生固化的情况发生。此外，本发明能减短加热烘烤的时间，因此可避免该混有粉末的胶体因为热所造成寿命缩短的可能性。
进一步，依照产品所需的出旋光性与封装结构性，本发明荧光粉的沉积形式可分为以下三种：
1、型式一：单层胶体沉积，其优点在于可提供最简易的制程。
2、型式二：双层胶体结构(内层沉积)，其优点在于外层可以采用与内层不同或相同化学性与物理性的胶体(此指的化学性质与物理性质-例如：黏着性、硬度、折射率等)来达到产品最佳的光学性质与封装结构性。
3、型式三：双层胶体结构(外层沉积)，其优点为可以兼顾避免荧光粉因受到芯片高温的接面温度而产生发光效率与寿命减短的情况，又可以得到最佳的产品出光性质。
为了能更进一步了解本发明所达到预定目的所采取的技术、手段及功效，请参阅以下有关本发明的详细说明与附图，相信本发明的目的、特征与特点，当可由此得一深入且具体的了解，然而所附图式仅提供参考与说明用，并非用来对本发明加以限制。
附图说明
图1为现有以打线制程(wire-bonding process)制作的发光二极管封装结构的剖面示意图；
图2为本发明使用沉积法的发光二极管芯片封装结构的制作方法的第一实施例的流程图；
图2A至图2C分别为本发明使用沉积法的发光二极管芯片封装结构的第一实施例的剖面示意图；
图3为本发明使用沉积法的发光二极管芯片封装结构的制作方法的第二实施例的流程图；
图3A至图3C分别为本发明使用沉积法的发光二极管芯片封装结构的第二实施例的剖面示意图；
图4为本发明使用沉积法的发光二极管芯片封装结构的制作方法的第三实施例的流程图；
图4A至图4C分别为本发明使用沉积法的发光二极管芯片封装结构的第三实施例的剖面示意图；
图5A至图5B分别为本发明加速粉末沉积的第一种方法的示意图；
图6A至图6B分别为本发明加速粉末沉积的第二种方法的示意图；
图7A至图7B分别为本发明加速粉末沉积的第三种方法的局部放大示意图。
图中，
现有技术
1 基底结构 11 正电极区域
12 负电极区域
2 发光二极管 20 发光表面
21 正电极区域 22 负电极区域
3 导线
4 胶体 40 荧光粉
本发明
G 重力装置 C 离心装置
S 界面活性剂
第一实施例
1a 发光组件
2a 封装本体 20a 容置空间
3a 固晶胶体
40a 导电基板 41a 导电基板
5a 导线
6a 胶体 60a 粉末
6a’ 胶体 60a’ 粉末
第二实施例
1b 发光组件
2b 封装本体 20b 容置空间
40b 导电基板 41b 导电基板
6b 胶体 60b 粉末
6b’ 胶体 60b’ 粉末
7b 透明胶体
第三实施例
1c 发光组件
2c 封装本体 20c 容置空间
40c 导电基板 41c 导电基板
6c 胶体 60c 粉末
6c’ 胶体 60c’ 粉末
7c 透明胶体
具体实施方式
请参阅图2、及图2A至图2C所示，其中图2为本发明使用沉积法的发光二极管芯片封装结构的制作方法的第一实施例的流程图；图2A至图2C分别为本发明使用沉积法的发光二极管芯片封装结构的第一实施例的剖面示意图。
由上述图中可知，本发明第一实施例提供一种使用沉积法的发光二极管芯片封装结构的制作方法，其包括下列步骤：
步骤S100：请参阅图2及图2A所示，将至少一发光组件1a固设于一具有一容置空间20a的封装本体2a内。以第一实施例为例，上述至少一发光组件1a为一蓝色发光二极管芯片，并且该封装本体的形状可为一碗状(bowl-shaped)。此外，一固晶胶体3a设置于上述至少一发光组件1a及该封装本体2a之间，因此上述至少一发光组件1a可通过该固晶胶体3a以稳固地固设于该呈碗状的封装本体2a的内底面。进一步，该固晶胶体3a经过155度且3小时的烘烤而固化，以使得上述至少一蓝色发光二极管芯片能稳固地固设于该呈碗状的封装本体2a的内底面。
步骤S102：请再次参阅图2及图2A所示，将上述至少一发光组件1a电性地连接于至少两个导电基板40a、41a(上述至少两个导电基板40a、41a其中的一为正极，另一为负极)。以本发明的实施例而言，至少两条导线5a分别电性连接于上述至少一发光组件1a及上述至少两个导电基板40a、41a之间，以使得上述至少一发光组件1a的正极端(图未示)及负极端(图未示)能通过打线的方式以分别电性地连接于上述至少两个导电基板40a、41a。
步骤S104：请参阅图2及图2B所示，将混有粉末60a的胶体6a填充于该封装本体2a的容置空间20a内。以第一实施而言，该粉末60a可为荧光粉，并且该胶体6a可为硅胶(silicon)或环氧树酯(epoxy)。此外，依据实际的需要，该混有粉末60a的胶体6a可通过点入(dropping)、压模(press molding)、或喷涂(spraying)的方式填充于该封装本体2a的容置空间20a内。
步骤S106：请参阅图2及图2C所示，将该混有粉末60a的胶体6a静置于室温中，以使得该粉末60a’均匀地沉积于该封装本体2a的容置空间20a内(换言之，该粉末60a’均匀地沉积于上述至少一发光组件1a、上述至少两个导电基板(40a、41a)、及该封装本体2a的内表面上)，其中上述室温的温度界于13～25度之间，并且随着该胶体的特性，上述静置的时间为1～168小时之间。
步骤S108：将该混有粉末60a’的胶体6a’进行加温制程，以固化该混有粉末60a’的胶体6a’，其中上述的加温制程可依据不同的加工需求而可为下列至少两种选择：
1、该加温制程为一温度为80～150度且时间为1～6小时的一阶段加温；或者
2、该加温制程为两阶段加温，其包括一温度为30～100度且时间为10～120分钟的第一阶段加温及一温度为80～150度且时间为1～6小时的第二阶段加温。
换言之，本发明针对该混有粉末60a的胶体6a先进行沉积制程，然后再进行加温固化制程，以使得被固化后的粉末60a’能达到完全的沉积。换言之，本发明的制程因为先沉积后加温固化，所以可以绝对的避免未完全沉积的粉末产生固化的情况发生。
因此，由制作完成后的图2C可知，本发明第一实施例提供一种使用沉积法的发光二极管芯片封装结构，其包括：至少一发光组件1a、一封装本体2a、至少两个导电基板(40a、41a)、及一胶体单元。其中，该封装本体2a具有一容置空间20a。该至少两个导电基板40a、41a设置于该封装本体2a的容置空间20a内。上述至少一发光组件1a固设于该封装本体2a的容置空间20a内，并且电性地连接于上述至少两个导电基板40a、41a。该胶体单元具有一混有粉末60a’的胶体6a’，其中该胶体单元填充于该封装本体2a的容置空间20a内，并且该粉末60a’分别通过静置于室温中的方式及后续加温固化的方式，以均匀地沉积并固化于该封装本体2a的容置空间20a内。
请参阅图3、及图3A至图3C所示，其中图3为本发明使用沉积法的发光二极管芯片封装结构的制作方法的第二实施例的流程图；图3A至图3C分别为本发明使用沉积法的发光二极管芯片封装结构的第二实施例的剖面示意图。由上述图中可知，本发明第二实施例的步骤S200至S202与第一实施例的步骤S100至S102相同。
进一步，于步骤S202之后，本发明第二实施例提供一种使用沉积法的发光二极管芯片封装结构的制作方法，其包括下列步骤：
步骤S204：请参阅图3及图3A所示，将混有粉末60b的胶体6b填充于该封装本体2b的一部分容置空间20b内。
步骤S206：请参阅图3及图3B所示，将该混有粉末60b的胶体6b静置于室温中，以使得该粉末60b’均匀地沉积于该封装本体2b的一部分容置空间20b内(换言之，该粉末60b’均匀地沉积于上述至少一发光组件1b、上述至少两个导电基板(40b、41b)、及该封装本体2b的内表面上)，其中上述室温的温度界于13～25度之间，并且随着该胶体的特性，上述静置的时间为1～168小时之间。
步骤S208：将该混有粉末60b’的胶体6b’进行加温制程，以固化该混有粉末60b’的胶体6b’。换言之，本发明针对该混有粉末60b的胶体6b先进行沉积制程，然后再进行加温固化制程，以使得被固化后的粉末60b’能达到完全的沉积。换言之，本发明的制程因为先沉积后加温固化，所以可以绝对的避免未完全沉积的粉末产生固化的情况发生。
步骤S210：请参阅图3及图3C所示，将一透明胶体7b填充于该封装本体2b的另一部分容置空间20b内，并形成于上述混有粉末60b’的胶体6b’上。
步骤S212：最后，将该透明胶体7b进行80～150度且1-6小时的烘烤而固化。
因此，由制作完成后的图2C可知，本发明第二实施例提供一种使用沉积法的发光二极管芯片封装结构，其包括：至少一发光组件1b、一封装本体2b、至少两个导电基板(40b、41b)、及一胶体单元。其中，该封装本体2b具有一容置空间20b。该至少两个导电基板40b、41b设置于该封装本体2b的容置空间20b内。上述至少一发光组件1b固设于该封装本体2b的容置空间20b内，并且电性地连接于上述至少两个导电基板40b、41b。该胶体单元具有一混有粉末60b’的胶体6b’，其中该胶体单元填充于该封装本体2b的容置空间20b内，并且该粉末60b’分别通过静置于室温中的方式及后续加温固化的方式，以均匀地沉积并固化于该封装本体2b的容置空间20b内。此外，该胶体单元具有一透明胶体7b，其填充于该封装本体2b的容置空间20b内，其中该混有粉末60b’的胶体6b’覆盖于上述至少一发光组件1b上，该透明胶体7b形成于该混有粉末60b’的胶体6b’上，以保护该混有粉末60b’的胶体6b’不会受到外力的破坏。
请参阅图4、及图4A至图4C所示，其中图4为本发明使用沉积法的发光二极管芯片封装结构的制作方法的第三实施例的流程图；图4A至图4C分别为本发明使用沉积法的发光二极管芯片封装结构的第三实施例的剖面示意图。由上述图中可知，本发明第三实施例的步骤S300至S302与第一实施例的步骤S100至S102相同。
进一步，于步骤S302之后，本发明第三实施例提供一种使用沉积法的发光二极管芯片封装结构的制作方法，其包括下列步骤：
步骤S304：请参阅图4及图4A所示，将一透明胶体7c填充于该封装本体2c的一部分容置空间20c内，以覆盖上述至少一发光组件1c。
步骤S306：将该透明胶体7c进行80～150度且1-6小时的烘烤而固化。
步骤S306：请参阅图4及图4B所示，将混有粉末60c的胶体6c填充于该封装本体2c的另一部分容置空间20c内，并且形成于该固化后的透明胶体7c上。
步骤S308：请参阅图4及图4C所示，将该混有粉末60c的胶体6c静置于室温中，以使得该粉末60c’均匀地沉积于该透明胶体7c的上表面，其中上述室温的温度界于13～25度之间，并且随着该胶体的特性，上述静置的时间为1～168小时之间。
步骤S310：将该混有粉末60c’的胶体6c’进行加温制程，以固化该混有粉末60c’的胶体6c’于该透明胶体7c上。换言之，本发明针对该混有粉末60c的胶体6c先进行沉积制程，然后再进行加温固化制程，以使得被固化后的粉末60c’能达到完全的沉积。换言之，本发明的制程因为先沉积后加温固化，所以可以绝对的避免未完全沉积的粉末产生固化的情况发生。
因此，由制作完成后的图3C可知，本发明第三实施例提供一种使用沉积法的发光二极管芯片封装结构，其包括：至少一发光组件1c、一封装本体2c、至少两个导电基板(40c、41c)、及一胶体单元。其中，该封装本体2c具有一容置空间20c。该至少两个导电基板40c、41c设置于该封装本体2c的容置空间20c内。上述至少一发光组件1c固设于该封装本体2c的容置空间20c内，并且电性地连接于上述至少两个导电基板40c、41c。该胶体单元填充于该封装本体2c的容置空间20c内，并且该胶体单元具有一透明胶体7c，其填充于该封装本体2c的容置空间20c内，并且该透明胶体7c覆盖于上述至少一发光组件1c上。此外，该胶体单元更进一步具有一混有粉末60c’的胶体6c’，其形成于该透明胶体7c上，并且该粉末60c’分别通过静置于室温中的方式及后续加温固化的方式，以均匀地沉积并固化于该封装本体2c的容置空间20c内。另外，该混有粉末60c’的胶体6c’形成于该透明胶体7c上用以避免该混有粉末60c’的胶体6c’的质量受到上述至少一发光组件1c的发热所影响。
请参阅图5A至图5B所示，其分别为本发明加速粉末沉积的第一种方法的示意图。由图中可知，以第一实施例为例，上述将该混有粉末的胶体静置于室温中的步骤中，更进一步包括：通过一重力装置(gravity device)G，将该混有粉末60a的胶体6a(如图5A所示)以重复快速上升的方式(如向上的箭头所示)来增加该粉末60a的沉积速度(如图5B向下的箭头所示)。
请参阅图6A至图6B所示，其分别为本发明加速粉末沉积的第二种方法的示意图。由图中可知，以第一实施例为例，上述将该混有粉末的胶体静置于室温中的步骤中，更进一步包括：通过一离心装置(centrifugal device)C，将该混有粉末60a的胶体6a(如图6A所示)以离心旋转的方式(如旋转的箭头所示)来增加该粉末60a的沉积速度(如图6B向下的箭头所示)。
请参阅图7A至图7B所示，其分别为本发明加速粉末沉积的第三种方法的局部放大示意图。由图中可知，以第一实施例为例，上述将该混有粉末的胶体静置于室温中的步骤中，更进一步包括：加入界面活性剂(surface-activeagent)S于该混有粉末60a的胶体6a内(如图7A所示)，并且通过该界面活性剂S携带该粉末60a的能力(如朝向该界面活性剂S的箭头所示)，以增加该粉末60a的沉积速度(如图7B向下的箭头所示)。
综上所述，本发明通过荧光粉的沉积，以使得发光二极管封装结构所投射出来的白色光源不会产生聚旋光性(condensing capability)及色泽(color andluster)不一致的问题。换言之，本发明通过该荧光粉的沉积效果，以使得荧光粉均匀的被发光二极管芯片所激发，进而让发光二极管封装结构能产生最佳化的投光质量。
因此，本发明针对混有粉末的胶体先进行沉积制程，然后再进行加温固化制程，以使得被固化后的粉末能达到完全的沉积。换言之，本发明的制程因为先沉积后加温固化，所以可以绝对的避免未完全沉积的粉末产生固化的情况发生。此外，本发明能减短加热烘烤的时程，因此可避免该混有粉末的胶体因为热所造成寿命缩短的可能性。
进一步，依照产品所需的出旋光性与封装结构性，本发明荧光粉的沉积形式可分为以下三种：
1、型式一：单层胶体沉积，其优点在于可提供最简易的制程。
2、型式二：双层胶体结构(内层沉积)，其优点在于外层可以采用与内层不同或相同化学性与物理性的胶体(此指的化学性质与物理性质-例如：黏着性、硬度、折射率..等)来达到产品最佳的光学性质与封装结构性。
3、型式三：双层胶体结构(外层沉积)，其优点为可以兼顾避免荧光粉因受到芯片高温的接面温度而产生发光效率与寿命减短的情况，又可以得到最佳的产品出光性质。
以上所述仅为用以解释本发明的较佳实施例，并非企图据以对本发明做任何形式上的限制，所以，凡有在相同的精神下所作有关的任何修饰或变更，都应包括在本发明意图保护的范畴内。
Claims (25)
1.一种使用沉积法的发光二极管芯片封装结构，其特征在于，包括：
一封装本体，其具有一容置空间；
至少两个导电基板，其设置于所述封装本体的容置空间内；
至少一发光组件，其固设于所述封装本体的容置空间内，并且电性地连接于所述至少两个导电基板；以及
一胶体单元，其具有一混有粉末的胶体，其中所述胶体单元填充于所述封装本体的容置空间内，并且所述粉末分别通过静置于室温中的方式及后续加温固化的方式，以均匀地沉积并固化于所述封装本体的容置空间内。
2.如权利要求1所述的使用沉积法的发光二极管芯片封装结构，其特征在于：
所述至少一发光组件为一蓝色发光二极管芯片，并且所述封装本体的形状为一碗状。
3.如权利要求2所述的使用沉积法的发光二极管芯片封装结构，其特征在于，更进一步包括：
一固晶胶体，其设置于所述至少一发光组件及所述封装本体之间，以使得所述至少一发光组件通过所述固晶胶体以稳固地固设于所述呈碗状的封装本体的内底面。
4.如权利要求1所述的使用沉积法的发光二极管芯片封装结构，其特征在于，更进一步包括：
至少两条导线，其分别电性连接于所述至少一发光组件及所述至少两个导电基板之间，以使得所述至少一发光组件通过打线的方式以电性地连接于所述至少两个导电基板。
5.如权利要求1所述的使用沉积法的发光二极管芯片封装结构，其特征在于：
所述粉末为荧光粉，并且所述胶体为硅胶或环氧树脂。
6.如权利要求1所述的使用沉积法的发光二极管芯片封装结构，其特征在于：
所述粉末均匀地沉积于所述至少一发光组件、所述至少两个导电基板、及所述封装本体的内表面上。
7.如权利要求1所述的使用沉积法的发光二极管芯片封装结构，其特征在于：
所述胶体单元具有一透明胶体，其填充于所述封装本体的容置空间内，并且所述混有粉末的胶体覆盖于所述至少一发光组件上，所述透明胶体形成于所述混有粉末的胶体上，以保护所述混有粉末的胶体。
8.如权利要求1所述的使用沉积法的发光二极管芯片封装结构，其特征在于：
所述胶体单元具有一透明胶体，其填充于所述封装本体的容置空间内，并且所述透明胶体覆盖于所述至少一发光组件上，所述混有粉末的胶体形成于所述透明胶体上，以避免所述混有粉末的胶体的质量受到所述至少一发光组件的发热所影响。
9.一种使用沉积法的发光二极管芯片封装结构的制作方法，其特征在于，包括下列步骤：
将至少一发光组件固设于一具有一容置空间的封装本体内；
将所述至少一发光组件电性地连接于至少两个导电基板；
将混有粉末的胶体填充于所述封装本体的容置空间内；以及
将所述混有粉末的胶体静置于室温中，以使得所述粉末均匀地沉积于所述封装本体的容置空间内。
10.如权利要求9所述的使用沉积法的发光二极管芯片封装结构的制作方法，其特征在于：
所述至少一发光组件为一蓝色发光二极管芯片，并且所述封装本体的形状为一碗状。
11.如权利要求10所述的使用沉积法的发光二极管芯片封装结构的制作方法，其特征在于：
所述至少一蓝色发光二极管芯片通过固晶胶体以固设于所述呈碗状的封装本体的内底面。
12.如权利要求11所述的使用沉积法的发光二极管芯片封装结构的制作方法，其特征在于：
所述固晶胶体经过155度且3小时的烘烤而固化，以使得所述至少一蓝色发光二极管芯片稳固地固设于所述呈碗状的封装本体的内底面。
13.如权利要求9所述的使用沉积法的发光二极管芯片封装结构的制作方法，其特征在于：
所述至少一发光组件通过打线的方式以电性地连接于所述至少两个导电基板。
14.如权利要求9所述的使用沉积法的发光二极管芯片封装结构的制作方法，其特征在于：
所述混有粉末的胶体通过点入、压模、或喷涂的方式填充于所述封装本体的容置空间内。
15.如权利要求9所述的使用沉积法的发光二极管芯片封装结构的制作方法，其特征在于：
所述粉末为荧光粉，并且所述胶体为硅胶或环氧树脂。
16.如权利要求9所述的使用沉积法的发光二极管芯片封装结构的制作方法，其特征在于：
所述室温的温度界于13～25度之间，并且随着所述胶体的特性，所述静置的时间为1～168小时之间。
17.如权利要求9所述的使用沉积法的发光二极管芯片封装结构的制作方法，其特征在于：
所述粉末均匀地沉积于所述至少一发光组件、所述至少两个导电基板、及所述封装本体的内表面上。
18.如权利要求9所述的使用沉积法的发光二极管芯片封装结构的制作方法，其特征在于，所述将所述混有粉末的胶体静置于室温中的步骤后，更进一步包括：
将所述混有粉末的胶体进行加温制程，以固化所述混有粉末的胶体。
19.如权利要求18所述的使用沉积法的发光二极管芯片封装结构的制作方法，其特征在于：
所述加温制程为一温度为80～150度且时间为1～6小时的一阶段加温。
20.如权利要求18所述的使用沉积法的发光二极管芯片封装结构的制作方法，其特征在于：
所述加温制程为两阶段加温，其包括一温度为30～100度且时间为10～120分钟的第一阶段加温及一温度为80～150度且时间为1～6小时的第二阶段加温。
21.如权利要求18所述的使用沉积法的发光二极管芯片封装结构的制作方法，其特征在于，将所述混有粉末的胶体进行加温制程的步骤后，更进一步包括：
将一透明胶体填充于所述封装本体的容置空间内，并形成于所述混有粉末的胶体上；以及
将所述透明胶体进行80～150度且1-6小时的烘烤而固化。
22.如权利要求18所述的使用沉积法的发光二极管芯片封装结构的制作方法，其特征在于，将混有粉末的胶体填充于所述封装本体的容置空间内的步骤前，更进一步包括：
将一透明胶体填充于所述封装本体的容置空间内，以覆盖所述至少一发光组件；以及
将所述透明胶体进行80～150度且1-6小时的烘烤而固化，以使得所述混有粉末的胶体能固化于所述透明胶体上。
23.如权利要求9所述的使用沉积法的发光二极管芯片封装结构的制作方法，其特征在于，将所述混有粉末的胶体静置于室温中的步骤中，更进一步包括：
通过一重力装置，将所述混有粉末的胶体以重复快速上升的方式来增加所述粉末的沉积速度。
24.如权利要求9所述的使用沉积法的发光二极管芯片封装结构的制作方法，其特征在于，将所述混有粉末的胶体静置于室温中的步骤中，更进一步包括：
通过一离心装置，将所述混有粉末的胶体以离心旋转的方式来增加所述粉末的沉积速度。
25.如权利要求9所述的使用沉积法的发光二极管芯片封装结构的制作方法，其特征在于，将所述混有粉末的胶体静置于室温中的步骤中，更进一步包括：
加入界面活性剂于所述混有粉末的胶体内，并且通过所述界面活性剂携带所述粉末的能力，以增加所述粉末的沉积速度。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN2008101449031A CN101645477B (zh) | 2008-08-07 | 2008-08-07 | 使用沉积法的发光二极管芯片封装结构及其制作方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN2008101449031A CN101645477B (zh) | 2008-08-07 | 2008-08-07 | 使用沉积法的发光二极管芯片封装结构及其制作方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN101645477A true CN101645477A (zh) | 2010-02-10 |
| CN101645477B CN101645477B (zh) | 2012-03-07 |
Family
ID=41657261
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN2008101449031A Active CN101645477B (zh) | 2008-08-07 | 2008-08-07 | 使用沉积法的发光二极管芯片封装结构及其制作方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN101645477B (zh) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102130233A (zh) * | 2010-12-30 | 2011-07-20 | 东莞高埗佰鸿电子厂 | 一种led反射杯的荧光粉上粉方法 |
| CN102222750A (zh) * | 2010-04-19 | 2011-10-19 | 海洋王照明科技股份有限公司 | 白光led装置及其制作方法 |
| CN102244179A (zh) * | 2010-05-13 | 2011-11-16 | 展晶科技(深圳)有限公司 | 发光二极管封装结构及其制造方法 |
| CN102496672A (zh) * | 2011-12-22 | 2012-06-13 | 日月光半导体制造股份有限公司 | 发光二极管封装结构及其制造方法 |
| CN107946435A (zh) * | 2017-11-27 | 2018-04-20 | 广州硅能照明有限公司 | 一种led cob点粉装置及其加工方法 |
| TWI792645B (zh) * | 2021-10-29 | 2023-02-11 | 優潔光科技股份有限公司 | 具加熱功能之離心裝置 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN100414701C (zh) * | 2006-06-08 | 2008-08-27 | 弘元科技有限公司 | 发光系统、发光装置及其形成方法 |
| CN1976026A (zh) * | 2006-12-06 | 2007-06-06 | 亚世达科技股份有限公司 | 发光元件的封装结构 |
-
2008
- 2008-08-07 CN CN2008101449031A patent/CN101645477B/zh active Active
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102222750A (zh) * | 2010-04-19 | 2011-10-19 | 海洋王照明科技股份有限公司 | 白光led装置及其制作方法 |
| CN102244179A (zh) * | 2010-05-13 | 2011-11-16 | 展晶科技(深圳)有限公司 | 发光二极管封装结构及其制造方法 |
| CN102130233A (zh) * | 2010-12-30 | 2011-07-20 | 东莞高埗佰鸿电子厂 | 一种led反射杯的荧光粉上粉方法 |
| CN102496672A (zh) * | 2011-12-22 | 2012-06-13 | 日月光半导体制造股份有限公司 | 发光二极管封装结构及其制造方法 |
| CN107946435A (zh) * | 2017-11-27 | 2018-04-20 | 广州硅能照明有限公司 | 一种led cob点粉装置及其加工方法 |
| TWI792645B (zh) * | 2021-10-29 | 2023-02-11 | 優潔光科技股份有限公司 | 具加熱功能之離心裝置 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN101645477B (zh) | 2012-03-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN101645477B (zh) | 使用沉积法的发光二极管芯片封装结构及其制作方法 | |
| TWI307973B (en) | Light emitting diode package with metal reflective layer and method of manufacturing the same | |
| US8623680B2 (en) | LED chip package structure using sedimentation and method for making the same | |
| EP2984686B1 (en) | Method of fabricating led with high thermal conductivity particles in phosphor conversion layer | |
| EP1922767B1 (en) | Color converted light emitting diode | |
| US7728507B2 (en) | Radiation-emitting component provided with metallic injected-molded carrier | |
| CN102130235B (zh) | 一种led芯片的封装方法及封装器件 | |
| CN102610599B (zh) | 发光器件封装件及其制造方法 | |
| CN104078551A (zh) | 发光装置及其制造方法 | |
| JP2000156528A (ja) | 発光素子 | |
| TW201218435A (en) | Light emitting diode (LED) package and method of fabrication | |
| CN103311400A (zh) | 发光二极管封装结构的制造方法 | |
| JP2006302965A (ja) | 半導体発光装置およびその製造方法 | |
| CN103367599A (zh) | 发光二极管封装结构的制造方法 | |
| US20120086035A1 (en) | LED Device With A Light Extracting Rough Structure And Manufacturing Methods Thereof | |
| CN102479785A (zh) | 具有沉积式荧光披覆层的发光结构及其制作方法 | |
| TWI399873B (zh) | 發光二極體封裝結構及其製作方法 | |
| CN101546739A (zh) | 不通过打线即达成电性连接的芯片封装结构及其制作方法 | |
| CN101694861A (zh) | 一种防止led荧光粉沉降的封装方法 | |
| CN100463239C (zh) | 发光半导体组件封装结构及其制造方法 | |
| CN102244179A (zh) | 发光二极管封装结构及其制造方法 | |
| CN107123721A (zh) | 一种带透镜式led封装结构及封装方法 | |
| CN208127204U (zh) | 一种cob封装结构 | |
| KR20090073598A (ko) | Ｌｅｄ 패키지 | |
| KR100757825B1 (ko) | 발광 다이오드 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant |