CN101631213B - 视频逐行字符/图形叠加方法与装置 - Google Patents

Abstract

本发明提供一种利用单片机(MCU)控制RAM中的数据输出，完成视频字符叠加功能的装置。其中MCU控制RAM中预存的像素数据，分奇偶场输出不同的像素点，使得屏幕上的像素点比现有产品显示的效果细腻，垂直像素点较现有技术尺寸小一倍，在电视屏幕上字符占据同样面积时，可以显示笔画更多的汉字；并且可以自由定义每个字符的大小，像素点阵的数量行列可变化，易于使用标准字库，也可以叠加图形，显示内容由存入RAM中的数据决定，使用方便灵活。

Description

视频逐行字符/图形叠加方法与装置

技术领域

本发明涉及视频监控，其作用类似电视台在发射的节目中加入台标，向图形观察者指明图形来源，显示的内容可以动态改变。

背景技术

目前国内使用的电视制式是PAL制，每秒显示25帧图形，形成连续画面，每一帧图形又被分为两场图形传送，奇场和偶场。

目前市售的视频字符叠加产品大多是在视频的奇偶场叠加相同的像素，如图1所示，字符点阵不够细腻，占用屏幕面积大，显示文字笔画多时，问题更严重，因为每个字符的点阵数量是固定的，例如常用的upd6453等类似芯片，水平方向12点垂直方向18点，不能显示笔画较多的文字，像水平分辨超过9行的文字，如：“警”、“赢”、“灌”等字。

有鉴于此，亟待提出一种在视频逐行字符叠加方法与装置。

发明内容

针对现有技术中存在的许多弊端，本发明提出了一种利用单片机(MCU)控制RAM中的数据输出，完成视频字符叠加功能的装置。

MCU控制RAM中预存的像素数据，分奇偶场输出不同的像素点，使得屏幕上的像素点比现有产品显示的效果细腻，垂直像素点较现有技术尺寸小一倍，在电视屏幕上字符占据同样面积时，可以显示笔画更多的汉字(效果如图2所示)；并且可以自由定义每个字符的大小，即像素点阵的数量行列可变化，易于使用标准字库，也可以叠加图形，显示内容由存入RAM中的数据决定，使用方便灵活。

根据本发明，一种视频逐行字符叠加方法包括：

步骤1：从原始视频信号中分离出行同步、场同步信号以及场奇偶标志信号，输出到MCU；

步骤2：MCU接收步骤1输出的行同步、场同步信号及场奇偶标志信号，判断应该输出预先存储在RAM中存储的像素数据中的奇场数据还是偶场数据；

步骤3：MCU根据行、场同步信号和预先设定的显示位置判断像素点的输出位置，符合条件时，命令RAM输出像素数据；像素数据来驱动叠加电路将输入的原始视频信号与像素数据混合完成字符叠加功能。

根据本发明的优选实施例，该方法还包括：在FLASH存储器中存储像素数据，且断电不会丢失；当系统启动时，将其中的数据转存到RAM中备用。

再者，根据本发明的优选实施例，所述叠加电路输出的信号经过输出缓冲电路将信号放大与阻抗变换后输出。

根据本发明，提供一种视频逐行字符叠加系统，包括：

同步分离电路，用于从原始视频输入信号中分离出行同步信号、场同步信号、奇偶场标记信号送到MCU，用于同步像素输出的时间，从而形成稳定的图形；

像素数据输出控制电路，由MCU、RAM及其软件构成，用于根据所述场同步信号和场奇偶信号选择奇场或偶场的不同的像素数据；当像素数据确定后，根据行同步信号确定像素数据输出的时间，从而改变字符或图形在屏幕上的显示水平位置；对像素数据的受控输出，是MCU通过控制RAM的地址完成的；

叠加电路，用于将原始视频信号的特定位置的亮度电平受控改变，从而使视频信号显示在屏幕上时，叠加显示所述像素数据规定的字符或图形。

根据本发明的优选实施例，其中所述字符或图形为像素点的集合。

根据本发明的优选实施例，该系统还包括：FLASH存储器，其中存储要叠加的像素数据和显示位置控制数据，且断电不会丢失；当系统启动时，经由所述MCU将FLASH存储器中的像素数据和显示位置控制数据转存到RAM中备用。

根据本发明的优选实施例，所述FLASH存储器由MCU写入，所述像素数据和显示位置控制数据是由MCU通过自身串行接口接收的，数据来源可以是PC机串口，接收像素数据和显示位置控制数据，并存储到FLASH存储器以防断电丢失。

根据本发明的优选实施例，该系统还包括：输出缓冲电路，用于将所述像素数据叠加电路输出的信号放大与阻抗变换后输出。

虽然在下文中将结合一些示例性实施及使用方法来描述本发明，但本领域技术人员应当理解，并不旨在将本发明限制于这些实施例。反之，旨在覆盖包含在所附的权利要求书所定义的本发明的精神与范围内的所有替代品、修正及等效物。

本发明的其他优点、目标，和特征在某种程度上将在随后的说明书中进行阐述，并且在某种程度上，基于对下文的考察研究对本领域技术人员而言将是显而易见的，或者可以从本发明的实践中得到教导。本发明的目标和其他优点可以通过下面的说明书，权利要求书，以及附图中所特别指出的结构来实现和获得。

附图说明

为了使本发明的目的、技术方案和优点更加清楚，下面将结合附图对本发明作进一步的详细描述，其中：

图1示出了现有技术中字符叠加后的显示效果；

图2示出了根据本发明的字符叠加后的显示效果；

图3是根据本发明的视频逐行字符叠加系统的功能框图；

图4是根据本发明的视频逐行字符叠加方法的流程图；以及

图5是根据本发明实施例的电路原理图。

具体实施方式

下面结合附图对本发明的具体实施方式作进一步的详细描述。需要注意的是，根据本发明的视频逐行字符叠加的实施方式仅仅作为例子，但本发明不限于该具体实施方式。

所谓视频字符叠加，就是在原始视频信号的规定位置改变原来视频信号的亮度电平，经处理的视频信号显示在屏幕上时，图形上叠加了新的像素点，通常是字符信息，也可以包括图形信息。

根据本发明的视频逐行字符叠加方法包括：步骤1，从原始视频信号中分离出行同步、场同步信号以及场奇偶标志信号，输出到MCU；步骤2，MCU接收步骤1输出的行同步、场同步信号及场奇偶标志信号，判断应该输出预先存储在RAM中存储的像素数据中的奇场数据还是偶场数据；步骤3，MCU根据行、场同步信号和预先设定的显示位置判断像素点的输出位置，符合条件时，命令RAM输出像素数据；像素数据来驱动叠加电路将输入的原始视频信号与像素数据混合完成字符叠加功能。

其中在FLASH存储器中存储像素数据，且断电不会丢失；当系统启动时，将其中的数据转存到RAM中备用。再者，所述叠加电路输出的信号经过输出缓冲电路将信号放大与阻抗变换后输出。

根据本发明的视频逐行字符叠加系统，包括：同步分离电路，用于从原始视频输入信号中分离出行同步信号、场同步信号、奇偶场标记信号送到MCU，用于同步像素输出的时间，从而形成稳定的图形；像素数据输出控制电路，由MCU、RAM及其软件构成，用于根据所述场同步信号和场奇偶信号选择奇场或偶场的不同的像素数据；当像素数据确定后，根据行同步信号确定像素数据输出的时间，从而改变字符或图形在屏幕上的显示水平位置；对像素数据的受控输出，是MCU通过控制RAM的地址完成的；叠加 电路，用于将原始视频信号的特定位置的亮度电平受控改变，从而使视频信号显示在屏幕上时，叠加显示所述像素数据规定的字符或图形。

其中所述字符或图形为像素点的集合。

根据本发明的优选实施例，该系统还包括FLASH存储器，其中存储要叠加的像素数据和显示位置控制数据，且断电不会丢失；当系统启动时，经由所述MCU将FLASH存储器中的像素数据和显示位置控制数据转存到RAM中备用。所述FLASH存储器由MCU写入，此数据是由MCU通过自身串行接口接收的，数据来源可以是PC机串口，接收像素数据和显示位置控制数据，并存储到FLASH存储器以防断电丢失。

根据本发明的优选实施例，该系统还包括：输出缓冲电路，用于将所述像素数据叠加电路输出的信号放大与阻抗变换后输出。

以下将参见图3，对本发明的框架以及工作过程进行详细描述。

1，输入的原始视频信号分别进入叠加电路和同步分离电路；

2，同步分离电路，从原始视频信号中分离出，行同步信号、场同步信号、场奇偶信号，

3，MCU(Micro Controller Unit)：接收到场同步后，判别场奇偶信号，确定将要输出的数据地址，准备输出，当行脉冲到来后，累计行同步计数，到达预定行后，使能控制端允许RAM工作，按预定地址输出RAM中的像素数据，

4，RAM：其中存储像素数据，随地址的改变，RAM输出规定的数据，控制叠加电路在视频信号的规定位置叠加像素点，RAM数据的来源为FLASH存储器；

5，经过处理的原始视频信号经过缓冲电路输出；

6，系统上电时，FLASH存储器中的数据复制到RAM中，断电数据不会丢失

7，FLASH存储器中的数据可以被改变，通过PC机的串口将像素数据 下载到FLASH存储器；

接下来，参见图4，描述了本发明的视频逐行字符叠加方法的流程图。

1，初始化：

1.1首先检查有无新的像素数据，如果有，则接收数据并存储到FLASH存储器备用；

1.2将FLASH存储器中的像素数据转移到RAM中；

1.3设置MCU自身的工作状态，开启中断，复位行计数器；

2，主程序入口，主程序循环起点；

3，场中断有效后，复位行计数器、允许行中断，等待行中断信号到来；

4，行中断信号到来后，复位像素计数器，行计数器+1；

5，行计数器到达设置值后关闭禁止行中断，不再输出像素数据；

6，判断此时的奇偶场信号，在本场锁定允许奇场或偶场像素数据输出；

7，连续输出数据，输出像素后地址+1，直到到达像素计数器的设置值，返回主程序入口，等待下一个行中断信号。

根据本发明的优选实施例，垂直位置的控制是由软件控制的，控制的依据是显示位置控制数据中的垂直数据，在场中断到来后，复位行计数器时作为初值赋值给行计数器，当行同步到来时计数，直到值等于垂直数据时开始输出像素数据，垂直数据的数值越大，显示位置越靠下，值＝0时字符显示在最上面。

现在转到图5，示出了根据本发明的电路原理图。

图中1881及其周边器件组成同步分离模块；

U00是MCU其周边电路包括U3:C、U3:B、U5:D以及相关联的RC器件、晶振组成MCU模块；

U2是8x32K静态存储器即RAM；

U5:A、U5:B、U5:C、U3:A、R11、R12、R9、R9B、R10、R10B组成叠加模块；

U4、R4、R5、R13组成缓冲放大模块；

V1为整个电路提供稳定电压，电压值＝5v。

输入的视频信号经同步分离芯片出同步信号，其中行同步信号连接到U00的INT0管脚(外部中断0)、场同步信号连接到U00的INT1管脚(外部中断1)、奇偶标志信号连接到U00的I/O接口P3.0以备查询；

当场同步信号有效时，引发中断，MCU响应中断后，查询I/O口P3.0

根据P3.0的电平判断引发中断的场同步信号是奇场还是偶场，如果是奇场，则将修正RAM的地址到奇场的启始地址，(此时RAM中的数据并不输出)设置开启中断0，允许行同步信号引发中断0，同时将软件行计时器归零，；

外部中断0被开启后，当行同步信号到来，MCU响应中断0，行计数器将在每一次行同步信号到来时自动+1，当行计数器的值等于设置值(行计数器设置值的意义在于确定首个像素点在屏幕上的垂直位置)时，复位软件像素计数器，(行同步引发中断0后自动以固定的时间间隔计数，本实例采用的时间间隔为100ns)当像素计数器的值等于设置值时，令RAM有效，连续以固定的时间间隔改变RAM的地址，输出RAM中当前行的像素数据，当前行的数据输出完毕后，令RAM无效并修正RAM的地址，等代下一个行同步信号的到来。

在一场中，每当行同步信号出现，便在此复位软件像素计数器重复上述过程，直到本场的数据输出完毕；关闭外部中断0，禁止RAM中的数据输出，等待偶场的同步脉冲到来，输出偶场像素数据；输出过程于上述过程相同。

由于RAM可以针对奇偶场存储不同的数据，如图2所示，显示的图形较现有技术效果更细腻。

由于RAM中的数据在规定区域里连续输出，所以显示的内容可以自由定义，不受局限，同样可以用于黑白显示图形。

叠加模块是常用电路，在本装置中其作用是受RAM中的数据控制，适时的将原始视频信号的电平替换为R9-R10、R9B-R10B所产生的分压

R9-R10的分压是白电平，R9B-R10B的分压是黑电平

本发明的视频逐行字符叠加方法和系统，字符细腻，字符的尺寸可任意改变。

以上所述仅为本发明的优选实施例而已，并不用于限制本发明，显然，本领域的技术人员可以对本发明进行各种改动和变型而不脱离本发明的精神和范围。这样，倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内，则本发明也意图包含这些改动和变型在内。

Claims (5)

1.一种视频逐行字符叠加系统，包括：

同步分离电路，用于从原始视频输入信号中分离出行同步信号、场同步信号、奇偶场标记信号送到单片机(MCU)，用于同步像素输出的时间，从而形成稳定的图形；

像素数据输出控制电路，由单片机(MCU)、RAM及其软件构成，用于根据所述场同步信号和场奇偶信号选择奇场或偶场的不同的像素数据；当像素数据确定后，根据行同步信号确定像素数据输出的时间，从而改变字符或图形在屏幕上的显示水平位置；对像素数据的受控输出，是单片机(MCU)通过控制RAM的地址完成的；

叠加电路，用于将原始视频信号的特定位置的亮度电平受控改变，从而使视频信号显示在屏幕上时，叠加显示所述像素数据规定的字符或图形。

2.根据权利要求1的字符叠加系统，其中所述字符或图形为像素点的集合。

3.根据权利要求1的字符叠加系统，该系统还包括：FLASH存储器，其中存储要叠加的像素数据和显示位置控制数据，且断电不会丢失；当系统启动时，经由所述单片机(MCU)将FLASH存储器中的像素数据和显示位置控制数据转存到RAM中备用。

4.根据权利要求3的字符叠加系统，所述FLASH存储器由单片机(MCU)写入，所述像素数据和显示位置控制数据是由单片机(MCU)通过自身串行接口接收的，数据来源为PC机串口，接收像素数据和显示位置控制数据，并存储到FLASH存储器以防断电丢失。

5.根据权利要求1的字符叠加系统，该系统还包括：输出缓冲电路，用于将所述像素数据叠加电路输出的信号放大与阻抗变换后输出。 

Images