CN105355191B - 一种基于fpga的多模式图像显示控制方法 - Google Patents
一种基于fpga的多模式图像显示控制方法 Download PDFInfo
- Publication number
- CN105355191B CN105355191B CN201510897999.9A CN201510897999A CN105355191B CN 105355191 B CN105355191 B CN 105355191B CN 201510897999 A CN201510897999 A CN 201510897999A CN 105355191 B CN105355191 B CN 105355191B
- Authority
- CN
- China
- Prior art keywords
- display
- fpga
- display pattern
- row
- image
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
- G09G5/22—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators characterised by the display of characters or indicia using display control signals derived from coded signals representing the characters or indicia, e.g. with a character-code memory
- G09G5/222—Control of the character-code memory
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
- G09G5/22—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators characterised by the display of characters or indicia using display control signals derived from coded signals representing the characters or indicia, e.g. with a character-code memory
- G09G5/24—Generation of individual character patterns
- G09G5/246—Generation of individual character patterns of ideographic or arabic-like characters
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N5/00—Details of television systems
- H04N5/44—Receiver circuitry for the reception of television signals according to analogue transmission standards
- H04N5/445—Receiver circuitry for the reception of television signals according to analogue transmission standards for displaying additional information
- H04N5/44504—Circuit details of the additional information generator, e.g. details of the character or graphics signal generator, overlay mixing circuits
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Computer Graphics (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Controls And Circuits For Display Device (AREA)
Abstract
本发明涉及一种基于FPGA的多模式图像显示控制方法,该方法包括如下步骤:1)FPGA中的显示模式和显示通道信息接收判断模块根据内部状态寄存器中的显示模式和显示通道信息,判断当前图像数据输入通道及显示模式;2)根据当前图像数据输入通道及显示模式,将图像数据和控制信号进行相应的格式编码,并输出显示。本发明的方法解决了传统的显示方式显示模式单一或在进行多模式显示时采用CPU进行处理占用大量的运算资源,严重影响系统实时处理能力的弊端。
Description
技术领域
本发明涉及机载图像处理中的显示控制技术,具体涉及一种基于FPGA的多模式图像显示控制方法。
背景技术
目前越来越多的机载火力控制系统和光电探测系统配备多路传感器进行探测来提高系统的性能,这就要求对应的图像处理模块需要具备能够显示多路传感器图像和具备多种工作模式下的图像显示能力。传统的显示方式很难在一路显示DA上实现多种显示模式的控制切换,或者采用CPU进行处理占用大量的运算资源,严重影响系统的实时处理能力。
发明内容
本发明提供了一种基于FPGA的多模式图像显示控制方法,旨在解决传统的显示方式在进行多模式显示时采用CPU进行处理占用大量的运算资源,严重影响系统的实时处理能力的问题。
为解决上述技术问题,本发明的基于FPGA的多模式图像显示控制方法包括如下步骤:
1)FPGA中的显示模式和显示通道信息接收判断模块根据内部状态寄存器中的显示模式和显示通道信息,判断当前图像数据输入通道及显示模式;
2)根据当前图像数据输入通道及显示模式,将图像数据和控制信号进行相应的格式编码,并输出显示。
所述内部状态寄存器为8位,用于存储当前需要显示的通道和显示模式状态标志。
当需要进行字符叠加显示时,按照行列地址读取预先存储在FPGA内部存储器中的叠加标记字符,对于叠加标记字符位,显示数据为‘255’,否则,显示步骤2)中经过格式编码后的图像数据。
叠加标记字符在FPGA内部存储器中的存储过程为:显示叠加标记字符的位用‘1’表示,用行有效、像素时钟生成像素时钟计数,像素时钟作为计数信号,行同步作为清零信号,生成的计数器作为像素列地址,用帧有效、行有效生成行计数,行有效作为计数信号,帧有效作为清零信号,生成的计数器作为行地址。
本发明的有益效果:该方法通过FPGA内部丰富资源实现图像格式编码和显示通路切换,实现了多种显示模式的切换,解决了传统的显示方式显示模式单一或在进行多模式显示时采用CPU进行处理占用大量的运算资源,严重影响系统实时处理能力的弊端。
附图说明
图1为本实施例中内部寄存器标志位示意图;
图2本实施例中显示控制示意图;
图3本实施例中显示格式编码示意图;
图4本实施例中图像数据输出显示示意图。
具体实施方式
下面结合附图,对本发明的技术方案作进一步详细说明。
图像显示控制的FPGA实现主要由3个部分组成:显示模式和显示通道信息接收判断切换控制、显示格式编码、字符标记叠加控制。
实现方式为:1)FPGA中的显示模式和显示通道信息接收判断模块根据内部状态寄存器中的显示模式和显示通道信息,判断当前图像数据输入通道及显示模式;
2)根据当前图像数据输入通道及显示模式,将图像数据和控制信号进行相应的格式编码,并输出显示。
下面纤细阐述上述步骤:
对于步骤1)以2个图像输入通道,每个图像输入通道具备2种图像显示模式模式为例来阐述显示模式和显示通道信息接收判断切换控制过程。
在FPGA内部生成内部显示通道信息和显示模式状态寄存器,外部CPU将当前需要显示的通道和显示模式状态标志写入内部状态寄存器。设内部状态寄存器为8位,具体标志位示意如图1,显示通道标志为‘1’的通道打开,并按照显示模式标志位的模式进行显示。
bit0:图像输入通道0显示模式,‘0’表示模式0,‘1’表示模式1;
bit1:图像输入通道0打开标志,‘0’表示关闭,‘1’表示打开;
bit2-bit3:无效;
bit4:图像输入通道1显示模式,‘0’表示模式0,‘1’表示模式1;
bit5:图像输入通道1打开标志,‘0’表示关闭,‘1’表示打开;
bit6-bit7:无效。
例如内部状态寄存器bit7-bit0为“00000010”的显示控制示意图如图2所示。
对于步骤2)按照不同显示模式的数据格式要求对输入图像数据和控制信号进行格式转换,并输出。现以抽行显示8bit图像求反为例:
将输入的图像数据与最大灰度值255作差,生成2bit计数器对数据行有效进行计数,数据帧有效作为计数器清零信号,计数器的高位为显示输出所用的行有效。
本实施例还可利用FPGA实现字符标记叠加控制,现以显示图像大小为640×480为例,在FPGA内部生成640×480=307200bit大小的内部存储器,每一位对应一个像素,外部处理器将需要显示的叠加标记字符写入该存储器,显示字符的位用‘1’表示,用行有效、像素时钟生成像素时钟计数,像素时钟作为计数信号,行同步作为清零信号,生成的计数器作为像素列地址,用帧有效、行有效生成行计数,行有效作为计数信号,帧有效作为清零信号,生成的计数器作为行地址,按照行列地址读取字符标记存储器内容与做过显示格式编码的图像数据进行判断,如果字符标记存储器的数据为‘1’,则显示数据为255表示字符标记,否则显示格式编码后的图像。
Claims (2)
1.一种基于FPGA的多模式图像显示控制方法,其特征在于,该方法包括如下步骤:
1)FPGA中的显示模式和显示通道信息接收判断模块根据内部状态寄存器中的显示模式和显示通道信息,判断当前图像数据输入通道及显示模式;
2)根据当前图像数据输入通道及显示模式,将图像数据和控制信号进行相应的格式编码,并输出显示;
所述内部状态寄存器为8位,用于存储当前需要显示的通道和显示模式状态标志;
当需要进行字符叠加显示时,按照行列地址读取预先存储在FPGA内部存储器中的叠加标记字符,对于叠加标记字符位,显示数据为‘255’,否则,显示步骤2)中经过格式编码后的图像数据。
2.根据权利要求1所述基于FPGA的多模式图像显示控制方法,其特征在于,叠加标记字符在FPGA内部存储器中的存储过程为:显示叠加标记字符的位用‘1’表示,用行有效、像素时钟生成像素时钟计数,像素时钟作为计数信号,行同步作为清零信号,生成的计数器作为像素列地址,用帧有效、行有效生成行计数,行有效作为计数信号,帧有效作为清零信号,生成的计数器作为行地址。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201510897999.9A CN105355191B (zh) | 2015-12-05 | 2015-12-05 | 一种基于fpga的多模式图像显示控制方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201510897999.9A CN105355191B (zh) | 2015-12-05 | 2015-12-05 | 一种基于fpga的多模式图像显示控制方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN105355191A CN105355191A (zh) | 2016-02-24 |
CN105355191B true CN105355191B (zh) | 2019-05-03 |
Family
ID=55331154
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201510897999.9A Active CN105355191B (zh) | 2015-12-05 | 2015-12-05 | 一种基于fpga的多模式图像显示控制方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN105355191B (zh) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN108259797B (zh) * | 2018-01-09 | 2023-05-16 | 武汉精测电子集团股份有限公司 | 一种对图像进行字符叠加的方法及装置 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101213834A (zh) * | 2005-06-29 | 2008-07-02 | 英特尔公司 | 在视频显示模式之间切换的技术 |
CN101553861A (zh) * | 2006-04-11 | 2009-10-07 | Lg电子株式会社 | 显示系统和其功率控制方法 |
CN101631213A (zh) * | 2009-07-07 | 2010-01-20 | 北京市警视达机电设备研究所 | 视频逐行字符/图形叠加方法与装置 |
CN102097049A (zh) * | 2011-03-14 | 2011-06-15 | 昆山精讯电子技术有限公司 | 一种液晶模组测试信号自适应的装置及方法 |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100814426B1 (ko) * | 2001-07-14 | 2008-03-18 | 삼성전자주식회사 | 다 채널 영상 중계 처리기 및 이를 적용한 다 채널 영상보안 시스템 |
US8493482B2 (en) * | 2010-08-18 | 2013-07-23 | Apple Inc. | Dual image sensor image processing system and method |
-
2015
- 2015-12-05 CN CN201510897999.9A patent/CN105355191B/zh active Active
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101213834A (zh) * | 2005-06-29 | 2008-07-02 | 英特尔公司 | 在视频显示模式之间切换的技术 |
CN101553861A (zh) * | 2006-04-11 | 2009-10-07 | Lg电子株式会社 | 显示系统和其功率控制方法 |
CN101631213A (zh) * | 2009-07-07 | 2010-01-20 | 北京市警视达机电设备研究所 | 视频逐行字符/图形叠加方法与装置 |
CN102097049A (zh) * | 2011-03-14 | 2011-06-15 | 昆山精讯电子技术有限公司 | 一种液晶模组测试信号自适应的装置及方法 |
Also Published As
Publication number | Publication date |
---|---|
CN105355191A (zh) | 2016-02-24 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
ES2667724T3 (es) | Máquina y método para controlar la máquina de marcado por láser utilizando el tratamiento de los datos de marcado por análisis sintáctico en paquetes | |
CN101777034B (zh) | 具有硬件定时发送功能的rs422异步串行卡及其通信方法 | |
CN201937742U (zh) | 一种高速图像采集系统 | |
CN105611114B (zh) | 用于aer图像传感器的全数字多卷积核卷积处理芯片 | |
CN103810521A (zh) | 无源rfid电子标签数字基带处理器 | |
CN103488600B (zh) | 通用从机同步串行接口电路 | |
CN206272746U (zh) | 一种基于fpga的数字视频显示接口模块 | |
CN105355191B (zh) | 一种基于fpga的多模式图像显示控制方法 | |
CN103346931A (zh) | 一种1553b总线监听系统 | |
TW200627929A (en) | Information receiver, DTV system and method for sharing pins of cryptocard module and external memory in DTV system | |
CN104243083A (zh) | 一种数据映射方法、装置及电子设备 | |
CN103455479A (zh) | 一种新建联系人的方法及终端 | |
CN102629235A (zh) | 一种提高ddr存储器读写速率的方法 | |
CN105389282B (zh) | 处理器和arinc429总线的通信方法 | |
CN105163045A (zh) | 一种用于图像传感器的像素信号读出方法 | |
CN101937517B (zh) | 一种基于网络的商品防伪二维码冗余设计方法 | |
CN205210900U (zh) | 一种基于物联网的条码信息采集装置 | |
CN206058210U (zh) | 多二维码同时识读与定位装置 | |
CN102065105B (zh) | 用于数字化变电站的iec61850-9-2协议数据帧的组帧方法 | |
CN105472390B (zh) | 一种视频解码方法和系统 | |
CN201385478Y (zh) | 电子防伪毕业文凭 | |
CN204667397U (zh) | 一种适用于网络用户行为信息审计的流量采集设备的机芯电路 | |
CN204180194U (zh) | 一种塔钟远程监控系统 | |
CN101770356A (zh) | 一种定长信元交换中的数据位宽的转换装置和方法 | |
CN103425618A (zh) | 单传输线传输方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant | ||
TR01 | Transfer of patent right |
Effective date of registration: 20200605 Address after: 471000 No. 696, Wangcheng Avenue, Luolong District, Luoyang City, Henan Province Patentee after: AVIC Luoyang Photoelectric Technology Co., Ltd Address before: 471009 No. 25 triumph West Road, Henan, Luoyang Patentee before: LUOYANG INSTITUTE OF ELECTRO-OPTICAL EQUIPMENT OF AVIC |
|
TR01 | Transfer of patent right |