CN101630591A - 具多功能性积层陶瓷电容制程方法 - Google Patents

Abstract

本发明公开了一种具多功能性积层陶瓷电容制程方法，包含下列步骤，生胚制作中混合的陶瓷浆料进行制带、印迭及切割成固状的陶瓷电容半成品，再利用黏着剂粘附于一个以上陶瓷电容半成品表面进行黏合呈堆栈状态，而后以陶瓷电容半成品整体两端镀上导电材质形成端电极，再进行烧附程序使导电材质与陶瓷体的两端结合，令陶瓷电容半成品二端电极表面镀上用以保护的金属材质，如此，即可使熟胚表面与另一熟胚表面呈黏合状态，提供复数积层陶瓷电容形成堆栈及并排固定状态于电路板上使用，达到增加电容值以及不同外型的结构方式来供使用者依其需求选择使用，具有适用性广泛、扩充性更佳及符合市场需求性的功效。

Description

具多功能性积层陶瓷电容制程方法

技术领域

本发明涉及一种具多功能性积层陶瓷电容制程方法，属于电子信息技术产品制造的技术领域。具体说属于电子信息技术产品中积层陶瓷电容制造程序或方法的技术领域。

背景技术

现今电子相关产品均需使用到主动组件及被动组件，其中主动组件(如IC或CPU)可以单独执行运算、处理功能，而被动组件则是相对于主动组件，在进行电流或电压改变时，其电阻或阻抗不会随之改变的组件，而以电阻(resistor)、电容(capacitor)与电感(inductor)合称三大被动电子组件，就以功能而言，其电容器是以静电模式储存电荷，在预定的时间内将电能释放出来，或作为滤波、旁波协调的用，而电阻器则是调整电路中电压及电流的用，而电感器的主要功能是过滤电流里的杂质，以防止电磁波干扰，以三者互相搭配来达成电子回路控制的功能，其可应用于信息、通讯、消费电子及其它工业产品领域。

另于被动组件的生产已有朝向芯片化发展的趋势，随着积体电路设计朝向高性能化和高密度化的发展趋势，加上高速组装功能的表面黏着技术(Surface MountTechnology；SMT)的开发，促使许多电子组件逐渐以芯片型表面黏着取代传统插件型的加工方式，因此芯片化的被动组件需求快速提升，其要求尺寸愈来愈小，其中以被动组件的电容器而言，为以两导电物质间以极薄的介质隔离，并将静电储存于其间，而达成储存电荷、旁路、滤波、调谐及震荡等作用，而电容器以使用材质可分为铝质电解电容器、陶瓷电容器、塑料薄膜电容器、钽质电容器、云母电容器及纸质电容器等，且依不同介质区分为固定电容器、可变电容器及芯片电容器三大类。

以其中的陶瓷电容器又可分为单层及积层型陶瓷电容器(Multi-layer Ceramic Capacitor，MLCC)，其积层陶瓷电容器为具有介电系数高、绝缘度好、耐热性佳、体积小、价格低廉、适合大量生产、稳定性高等特性，而形成一多量(电子产品中包含信息、通讯与消费性电子商品等3C产品皆需要组件)多样化(包含不同材质如Y5V/X7R/X5R/NPO等)、不同尺寸如0201/0402/0603/0805/1206等、不同工作电压50V/25V/16V/10V/6.3V等效果来广受各类电子设备所使用，且积层陶瓷电容器由于物理特性有耐高电压和高热、运作温度范围广的优点，且能够芯片化，再加上积层陶瓷电容器可以透过表面黏着技术(Surface Mount Technology；SMT)直接黏着的优势，生产速度较电解电容与钽质电容来的快，使得积层陶瓷电容器成为电容器产业的主流产品，更为促使积层陶瓷电容器在电子产品日益朝小型化以及高功能化的发展趋势下受到大量的使用。

积层陶瓷电容器成份为可由高介电性质的钛酸钡组成，其电容值含量与产品表面积大小、陶瓷薄膜堆栈层数成正比，其内部为一层电极层、一层介电层、一层电极层的交错堆栈，形成一层层并联在一起的电容，也就是每一陶瓷层都被上下两个平行电极夹住，形成一个平板电容，再藉由内部电极与外部电极相连结，使每一个电容并联起来，如此可提高电容器的总储存电量，其电容并联时，该电压V＝V1＝V2＝V3＝...＝Vi，因带电量Q＝电容量C*电压V，故电容量C＝C1+C2+C3+...+Ci，因此积层陶瓷电容器的总电容量为各电容量之和，其并联的目的在于增加电容量或储存电荷。

由上得知，如使用者欲增加积层陶瓷电容器的电容值，为透过内部陶瓷薄膜堆栈的层数以及表面积大小来扩充，然而在积层陶瓷电容器经过制程中生胚(BRICK)及后段熟胚(BULK)程序后，该积层陶瓷电容器会成为成品，而使层数、面积皆以确定(即是电容值已确定)，无法提供使用上将其变更来增加电容值，如此，一般业者会将一个一个积层陶瓷电容器相互并排连结，再对位电路板接点上进行焊接作业，以使复数并排积层陶瓷电容器达到提高电容器的总储存电量，如以各积层陶瓷电容器的成品表面相互连结时，会因各积层陶瓷电容器的体积、角度等质量参差不一，而使各连结接触面的端电极无法有效贴齐，造成接触面之间产生缝隙，而使传输讯号状态不良、连接效果差及整体质量降低的问题，同时会使部份积层陶瓷电容器的端电极与电路板上金属接点产生高低落差而接触不良，造成失效的积层陶瓷电容器，同时影响了组件的可靠性及良品率，进而导致电气性质缺陷，不连续接触、电阻值变更、电容量衰减及漏电过度等问题发生。

要如何解决习用的缺失与不足，即为从事此行业者所亟欲改善的方向所在。

发明内容

本发明提供一种具多功能性积层陶瓷电容制程方法，实现积层陶瓷电容加工制程中可依使用者需求将半成品进行堆栈结合使用，达到增加电容值以及不同外型的结构方式，具有适用性广泛、扩充性更佳及符合市场需求性的功效的目的。

为达到上述目的本发明所采用的方法是：

一种具多功能性积层陶瓷电容制程方法，尤指积层陶瓷电容加工制程中可依使用者需求将陶瓷电容半成品先进行堆栈结合使用，其制程方法包含以下步骤：

(1)生胚制作中将已混合的陶瓷浆料进行制带、印迭及切割成固状的陶瓷电容半成品；

(2)利用黏着剂粘附于一个以上陶瓷电容半成品表面进行黏合呈堆栈状态；

(3)将黏合堆栈后的陶瓷电容半成品整体两端镀上导电材质形成端电极，再进行烧附程序使导电材质与陶瓷体的两端结合；

(4)将已沾烧附端电极的陶瓷电容半成品二端电极表面电镀上用以保护的金属材质。

第1步骤中的生胚制作的制带程序为将混合浆料送到刮刀机容器内，调整刮刀与塑料载送膜距离，涂布成薄膜后进行烘干，得到所需厚度的薄膜，再进行印迭程序中的选择薄膜、网版及内电极膏，以内电极膏利用印刷机于陶瓷空白薄膜上印刷内电极，印有内电极的薄膜与未印有内电极的薄膜交替堆栈并压缩成陶瓷片，再将陶瓷片依裁切的对位线，由横向及纵向进行切割程序。

第1步骤中的生胚制作以及第2步骤中的黏合动作之间为可进行烧除结程序的切割后的生胚放入炉中令内部黏结剂裂解而被去除，以1000-1400温度让生胚致密化，再进行熟导程序使离心研磨机让陶瓷粒边角不锐利，以利于陶瓷粒两端沾上引出导体。

第4步骤中的电镀可于端电极表面分别镀上镍与锡等金属材质。

第4步骤中的电镀可为溅镀法、电化学沈积、热蒸镀法或电子束沈积法

该复数积层陶瓷电容成品为可将端电极与预设电路板的接点接触并进行表面黏着技术(Surface Mount Technology-SMT)。

采用本发明具多功能性积层陶瓷电容制程的方法：

由于积层陶瓷电容制程中，以下列步骤，达到增加电容值以及不同外型的结构方式来供使用者依其需求选择使用，先将生胚制作中混合的陶瓷浆料进行制带、印迭及切割成固状的陶瓷电容半成品，再利用黏着剂粘附于一个以上陶瓷电容半成品表面进行黏合呈堆栈状态，而后以陶瓷电容半成品整体两端镀上导电材质形成端电极，再进行烧附程序使导电材质与陶瓷体的两端结合，令陶瓷电容半成品二端电极表面镀上用以保护的金属材质，以此结构设计，使熟胚表面与另一熟胚表面呈黏合状态，提供复数积层陶瓷电容形成堆栈及并排固定状态于电路板上使用，具有适用性广泛、扩充性更佳及符合市场需求性的功效。

附图说明

图1为本发明较佳实施例的方块图。

图2为本发明较佳实施例的制程流程图。

图3为本发明制程时的立体示意图(一)。

图4为本发明制程时的立体示意图(二)。

图5为本发明制程时的立体示意图(三)。

图6为本发明较佳实施例的侧视示意图。

图7为本发明使用时的立体示意图。

元件符号说明

1、积层陶瓷电容

11、介电质本体   112、内电极

111、陶瓷层      12、端电极

2、黏着剂

3、电路板

31、接点

4、锡膏

500、生胚制程   505、烧除结

501、调浆       506、熟导

502、制带    507、黏合

503、印迭    508、沾烧附

504、切割    509、电镀

具体实施方式

下面以实施例配合图示，详细说明如下。

请参阅图1、图2所示，系为本发明较佳实施例的方块图与制程流程图，由图中可清楚看出，本发明的具多功能性积层陶瓷电容制程方法主要步骤为：前段生胚(BRICK)制程500、烧除结、熟导、黏合、沾烧附及电镀程序，之后为将熟胚产品进行测试与包装；其各制程为依照下列步骤进行：

(501)调浆：研磨陶瓷粉体与溶剂、分散剂、黏结剂、塑化剂至球磨机内成混合浆料。

(502)制带：混合浆料送到刮刀机容器内，调整刮刀与塑料载送膜距离，涂布成薄膜后进行烘干，得到所需厚度的薄膜。

(503)印迭：选择薄膜、网版及内电极膏，以内电极膏利用印刷机于陶瓷空白薄膜上印刷内电极，印有内电极的薄膜与未印有内电极的薄膜交替堆栈并压缩成陶瓷片。

(504)切割：陶瓷片依裁切的对位线，由横向及纵向切割成所需要的产品尺寸。

(505)烧除结：切割后生胚放入炉中令内部黏结剂裂解而被去除，以高温度让生胚致密化。

(506)熟导：再以离心研磨机让陶瓷粒边角不锐利，以利于陶瓷粒两端沾上引出导体(端电极)。

(507)黏合：使用陶瓷用黏着剂粘附于一个熟胚与一个以上熟胚表面进行黏合。

(508)沾烧附：复数积层陶瓷电容植入载具，再于两端镀上金属形成端电极，并放入烧附炉中烧附，使其与陶瓷体的两端结合。

(509)电镀：将端电极表面镀上金属。

在上述制程中为先以调浆501开始形成生胚构形，而调浆501以研磨陶瓷粉体与溶剂、分散剂、黏结剂、塑化剂，依一定比例，放入球磨机内，并研磨成均匀混合的浆料，制带502中再将均匀混合的浆料，送到刮刀机的容器内，并以调整刮刀与塑料载送膜(PET Film)的距离，使涂布成一薄膜(Foil)，再烘干后，即可得到所需厚度的薄膜，印迭503依所需的积层陶瓷电容1规格，选择适当的薄膜、网版、内电极膏，将内电极膏利用印刷机于陶瓷空白薄膜(foil)上印刷内电极，将印有内电极的薄膜与未印有内电极的薄膜，依照设定的产品结构层次交替堆栈并压缩成一致密的陶瓷片(Bar)，切割504将陶瓷片依裁切的对位线，由横向及纵向将陶瓷片切割成所需要的产品尺寸，烧除结505将切割完的生胚，放入箱型炉中用300℃～400℃的温度，让生胚中的黏结剂裂解而被去除，以1000℃～1400℃的温度，在推板式隧道炉内让生胚致密化，熟导506再以离心研磨机让陶瓷粒边角不锐利，以利于在陶瓷粒两端沾上引出导体(端电极)，黏合507使用陶瓷用黏着剂粘附于一个生胚产品的积层陶瓷电容1表面来与一个以上生胚产品的积层陶瓷电容1表面进行黏合，沾烧附508将复数积层陶瓷电容1植入载具，使其站立后，将导电性良好的金属，镀在复数积层陶瓷电容1两端，以形成端电极，再将其放入烧附炉中烧附，使其与陶瓷体的两端，能更紧密的结合一起，以确保电性良好，电镀509将端电极表面分别镀上镍与锡，镍可以保护端电极，而锡可用来黏着于基板上，测试机量测容值、散逸系数(Dissipation Factor)、绝缘电阻及耐电压，筛选合格规格，将产品依客户要求的质量规格分类，将测试后及品保检验后的积层陶瓷电容1，置放于纸卷带上以利于表面黏着技术(Surface Mount Technology；SMT)作业。

请参阅图3、图4、图5所示，本发明至少二个以上生胚构形的积层陶瓷电容1于熟导加工程序后，为可形成等同于成品的结构，但亦未于二侧电镀形成端电极12，亦须将复数积层陶瓷电容1相互靠近，并利用陶瓷用黏着剂2来粘附积层陶瓷电容1表面，使其表面能与另一个积层陶瓷电容1表面黏合成一块，之后再将积层陶瓷电容1依序进行沾烧附、电镀等加工程序，使积层陶瓷电容1二侧电镀形成端电极12，即可完成本发明的整体加工配置动作。

而其中本发明的具多功能性积层陶瓷电容1于制造完成后，可形成复数完成品的积层陶瓷电容1的电容值来使用，并使完成品的积层陶瓷电容1符合现今制造技术而不影响内部结构，其内部结构为一种较佳实施例，并非用以限制本发明的专利范围，系主要包括有呈长方体的介电质本体11及二端电极12即可，而二端电极12分别设于该介电质本体11长度方向的二相反侧表面，且介电质本体11上包括有上下依序交错堆栈的陶瓷层111、内电极112，而陶瓷层111及内电极112的数量视电容量大小而增减(如图6所示)，因此，在固定材料下要提高电容量只能增加陶瓷层111及内电极112面积和降低介电质本体11的厚度，并以符合安规电容以及电容器并联理论得知，使用多个电容并联一起，其合成后电容值为各个电容值的总和，而积层陶瓷于介电材料不变的情况下，在其增加陶瓷层111及内电极112面积和降低介电质本体11厚度的原理得知，6个芯片积层陶瓷电容1的电容值和等于内部堆栈7层陶瓷层111及内电极112的积层陶瓷电容1的电容值，而本发明于内部堆栈7层陶瓷层111及内电极112的复数积层陶瓷电容1使用时，便可直接形成多个电容的电容值倍数。

如此，藉由上述完成品的积层陶瓷电容1于电路板3上使用时(如图7所示)，为可将表面黏着型的积层陶瓷电容1(又称为芯片陶瓷电容)的二侧端电极12对准定位于电路板3上接点31位置，使接点31上锡膏4与端电极12接触进行面黏着技术(Surface Mount Technology；SMT)，即可完成本发明的积层陶瓷电容1于电路板3上的使用状态，且因形成复数个积层陶瓷电容1向上堆栈或左右并排方式并联，可具有空间设置变化效果，而当电子产品朝向轻薄短小、低耗能发展的趋势，其内部空间缩小限制下，电路板3在正面或背面设置焊接接点31利用时，可藉由前述具多功能性积层陶瓷电容1以表面黏着来搭配使用，使多层线路的印刷电路板3正反两面来提高密集的线路设计，进而有效缩减零件设置空间及达到小型化的电子产品的结构设计。

是以，本发明生产制造积层陶瓷电容1时，可透过自动化以及模块化来生产、制造、组装等加工作业，使复数积层陶瓷电容1形成不同电容值使用，并藉由其堆栈或并排时所使用的黏合方式，而可提供复数积层陶瓷电容1形成不同外型的排列方式，令复数积层陶瓷电容1形成不同电容值以及不同外型的结构方式来供使用者依其需求选择使用，进而可直接依数量、容值来生产贩卖，达到节省库存量及库存空间的效果，具有适用性广泛、扩充性佳及符合市场需求性的功效，同时在产量质量精密度的掌握上较为准确，有提高效率、产率、节省加工时间与手续的作用。

上述说明积层陶瓷电容1的熟胚与另一熟胚表面的黏合方式可利用陶瓷用黏着剂2来粘附使用，而端电极12表面所镀上金属的电镀(plating)可为溅镀法(sputtering)、电化学沈积(electrochemical deposition)、热蒸镀法(thermalevaporation)或电子束沈积法(electron beam deposition)。

本发明主要保护特征及可改善习用的技术关键点为：在制作复数积层陶瓷电容1的制程程序中，当经过熟导后的熟胚的积层陶瓷电容1上，利用陶瓷用黏着剂2来粘附熟胚表面，使其表面与另一熟胚表面进行黏合，的后再将其进行制程中的沾烧附以及端电极12上电镀程序，可提供至少二个以上的积层陶瓷电容1形成堆栈或并排状态于电路板3上使用，达到不同电容值以及不同外型的结构方式来供使用者依其需求选择使用，进而具有适用性广泛、扩充性更佳及符合市场需求性的功效，以上所述仅为本发明的较佳实施例而已，非因此即局限本发明的专利范围，故举凡运用本发明说明书及图式内容所为的简易修饰及等效结构变化，均应同理包含于本发明的专利范围内，合予陈明。

Claims (6)

1、一种具多功能性积层陶瓷电容制程方法，尤指积层陶瓷电容加工制程中可依使用者需求将陶瓷电容半成品先进行堆栈结合使用，其特征在于制程方法包含以下步骤：

(1)生胚制作中将已混合的陶瓷浆料进行制带、印迭及切割成固状的陶瓷电容半成品；

(2)利用黏着剂粘附于一个以上陶瓷电容半成品表面进行黏合呈堆栈状态；

(3)将黏合堆栈后的陶瓷电容半成品整体两端镀上导电材质形成端电极，再进行烧附程序使导电材质与陶瓷体的两端结合；

(4)将已沾烧附端电极的陶瓷电容半成品二端电极表面电镀上用以保护的金属材质。

2、如权利要求1所述的具多功能性积层陶瓷电容制程方法，其特征在于第1步骤中的生胚制作的制带程序为将混合浆料送到刮刀机容器内，调整刮刀与塑料载送膜距离，涂布成薄膜后进行烘干，得到所需厚度的薄膜，再进行印迭程序中的选择薄膜、网版及内电极膏，以内电极膏利用印刷机于陶瓷空白薄膜上印刷内电极，印有内电极的薄膜与未印有内电极的薄膜交替堆栈并压缩成陶瓷片，再将陶瓷片依裁切的对位线，由横向及纵向进行切割程序。

3、如权利要求1所述的具多功能性积层陶瓷电容制程方法，其特征在于第1步骤中的生胚制作以及第2步骤中的黏合动作之间为可进行烧除结程序的切割后的生胚放入炉中令内部黏结剂裂解而被去除，以1000-1400温度让生胚致密化，再进行熟导程序使离心研磨机让陶瓷粒边角不锐利，以利于陶瓷粒两端沾上引出导体。

4、如权利要求1所述的具多功能性积层陶瓷电容制程方法，其特征在于第4步骤中的电镀可于端电极表面分别镀上镍与锡等金属材质。

5、如权利要求1所述的具多功能性积层陶瓷电容制程方法，其特征在于第4步骤中的电镀可为溅镀法、电化学沈积、热蒸镀法或电子束沈积法。

6、如权利要求1所述的具多功能性积层陶瓷电容制程方法，其特征在于该复数积层陶瓷电容成品为可将端电极与预设电路板的接点接触并进行表面黏着技术Surface Mount Technology-SMT。

Images