CN101615051A - 用于片上系统的紧凑型直接数字频率合成器 - Google Patents

Abstract

本发明公开了一种用于片上系统的紧凑型直接数字频率合成器，包括：相位累加器，用于在系统时钟的控制下不断的以相位累加字为累加步长进行累加，并将累加结果输出给相位转正弦器；相位转正弦器，用于将相位累加器输入的累加结果转换为数字的正弦幅度值，输出给数模转换器；数模转换器，用于将相位转正弦器输入的正弦幅度值转换为模拟正弦信号，作为该直接数字频率合成器的输出。利用本发明，极大地减小了芯片的尺寸、降低了芯片的功耗、提高了芯片的稳定性、加快了访问正弦查询表的速度和降低了成本，也使其更适合于片上系统的设计。

Description

用于片上系统的紧凑型直接数字频率合成器

技术领域

本发明涉及半导体器件技术领域，尤其涉及一种用于片上系统的紧凑型直接数字频率合成器。

背景技术

直接数字频率合成器(DDFS)是一种具有频率精度高、频谱纯度高、频率切换迅速快和频率切换时相位连续等优点的频率合成器。DDFS易于采用标准数字CMOS工艺设计，因而自DDFS问世以来得到了飞速的发展。随着对直接数字频率合成器精度要求的提高，其正弦查询表的尺寸也在成倍的增大。而大的查询表意味着高功耗、低稳定性、低的访问速度和高成本。由于直接数字频率合成器输出的频率纯度部分的决定于查询表中正弦数据的精度。因而在保证正弦查询表中数据精度的情况下，对压缩查询表中的数据是非常有意义的。

发明内容

(一)要解决的技术问题

有鉴于此，本发明的主要目的在于，提供一种用于片上系统的紧凑型直接数字频率合成器，以极大地减小芯片的尺寸、降低芯片的功耗、提高芯片的稳定性和降低成本。

(二)技术方案

为达到上述目的，本发明提供了一种用于片上系统的紧凑型直接数字频率合成器，该直接数字频率合成器包括：

相位累加器，用于在系统时钟的控制下不断的以相位累加字为累加步长进行累加，并将累加结果输出给相位转正弦器；

相位转正弦器，用于将相位累加器输入的累加结果转换为数字的正弦幅度值，输出给数模转换器；

数模转换器，用于将相位转正弦器输入的正弦幅度值转换为模拟正弦信号，作为该直接数字频率合成器的输出。

上述方案中，所述相位累加器由两个32位相位累加字寄存器、一个32位二选一选择器MUX，和一个32位累加器构成。

上述方案中，所述该相位累加器在寄存器选择信号的控制下向其中一个32位相位累加字寄存器串行输入相位累加字，在相位累加字选择信号的控制下同步地选择一个32位相位累加字寄存器中的数据作为相位累加字，该32位累加器在时钟的控制下不断累加。

上述方案中，所述相位转正弦器采用正弦对称技术、modifiedSunderland技术、正弦相位差技术、四线逼近技术，以及量化和误差ROM技术对相位转正弦器的映射数据进行压缩，最后，将所有的数据按照一定的规律加和，得到10位的正弦查询表输出给数模转换器。

上述方案中，所述相位转正弦器利用正弦信号对称性特点，只存储一个象限的正弦信息；所述相位转正弦器利用modified Sunderland技术，采用正弦函数的两角和的公式将一个三角函数分成两个三角函数乘积的和，然后分别进行处理存储；所述相位转正弦器利用正弦相位差技术，通过只存储正弦信号的幅度值与其相位值的差来压缩数据；所述相位转正弦器采用四线逼近技术，进一步的逼近正弦相位差；所述相位转正弦器采用量化和误差技术将得到新差值分成粗ROM数据和细ROM数据进行存储，从而最大程度的降低存储数据量。

上述方案中，所述正弦查找表为12位相位输入、10位正弦幅度输出的正弦查找表。

上述方案中，所述数模转换器为10位全热解码的电流驱动型数模转换器，采用分段的全热解码结构来保证自身输出信号的单调性和最小毛刺。

上述方案中，所述数模转换器在每个开关前面都进一步包括一个降压缓冲器。

(三)有益效果

从上述技术方案可以看出，本发明具有以下有益效果：

1、本发明提供的这种用于片上系统的紧凑型直接数字频率合成器，通过压缩直接数字频率合成器的正弦查询表数据，极大地减小了芯片的尺寸、降低了芯片的功耗、提高了芯片的稳定性、加快了访问正弦查询表的速度和降低了成本，也使其更适合于片上系统的设计。

2、本发明提供的这种用于片上系统的紧凑型直接数字频率合成器，采用正弦对称技术、modified Sunderland技术、正弦相位差技术、四线逼近技术，以及量化和误差ROM技术，对相位转正弦的映射数据进行了压缩，通过利用上面的技术，正弦查询表的尺寸压缩了98％。

3、本发明提供的这种用于片上系统的紧凑型直接数字频率合成器，利用正弦信号的对称性，可以通过四分之一象限的正弦信息来得到一个完整的正弦信号，从而可以将正弦查找表的数据压缩75％。

4、本发明提供的这种用于片上系统的紧凑型直接数字频率合成器，利用modified Sunderland技术，采用正弦函数的两角和的公式可以将一个三角函数分成两个三角函数乘积的和，然后将其分别进行存储。

5、本发明提供的这种用于片上系统的紧凑型直接数字频率合成器，利用正弦相位差技术，通过只存储正弦信号的幅度值与其相位值的差值可以将查询表的数据字长度压缩两位。

6、本发明提供的这种用于片上系统的紧凑型直接数字频率合成器，采用四线逼近技术可以将前面得到正弦相位差进一步压缩，数据字长度再被压缩两位。

7、本发明提供的这种用于片上系统的紧凑型直接数字频率合成器，采用量化和误差技术将经过前面处理后得到的数据分成粗ROM数据和细ROM数据进行存储，从而最大程度的降低数据存储量。

8、本发明提供的这种用于片上系统的紧凑型直接数字频率合成器，将所有的数据按照一定的规律加和，得到10位的正弦查询表输出。将正弦查询表的10位输出接到10位电流驱动型数模转换器将数字正弦幅度值转换为模拟幅度值输出。该电流驱动型数模转换器采用全热解码，以保证转换器的单调性和转换器输出具有最小的毛刺。

附图说明

为了进一步说明本发明的技术内容，以下结合实例及附图详细说明如下，其中：

图1是本发明提供的用于片上系统的紧凑型直接数字频率合成器的结构框图；

图2是相位累加器的结构框图；

图3是相位转正弦器的压缩流程；

图4是相位转正弦的结构框图；

图5是加法器输入数据的相对位置示意图；

图6是数字正弦输出示意图；

图7是简化的DAC结构的示意图；

图8是降压缓冲器的示意图；

图9是直接数字频率合成器的版图照片；

图10是直接数字频率合成器在时钟f_clk＝20MHz、f_out＝625KHz时的频谱图。

具体实施方式

为使本发明的目的、技术方案和优点更加清楚明白，以下结合具体实施例，并参照附图，对本发明进一步详细说明。

如图1所示，图1是本发明提供的用于片上系统的紧凑型直接数字频率合成器的结构框图，该直接数字频率合成器包括相位累加器、相位转正弦器和数模转换器。其中，相位累加器，用于在系统时钟的控制下不断的以相位累加字为累加步长进行累加，并将累加结果输出给相位转正弦器。相位转正弦器，用于将相位累加器输入的累加结果转换为数字的正弦幅度值，输出给数模转换器。数模转换器，用于将相位转正弦器输入的正弦幅度值转换为模拟正弦信号，作为该直接数字频率合成器的输出。

图2是相位累加器的结构框图。该相位累加器由两个32位的相位累加字寄存器、一个32位的二选一选择器(MUX)和一个32位的累加器构成。所述该相位累加器在寄存器选择信号的控制下向其中一个32位相位累加字寄存器串行输入相位累加字，在相位累加字选择信号的控制下同步地选择一个32位相位累加字寄存器中的数据作为相位累加字，该32位累加器在时钟的控制下不断累加。

相位累加器的输出作为相位转正弦器的输入，通过相位转正弦器将相位信息转换为数字的正弦幅度。图3为相位转正弦器的压缩流程。图4为相位转正弦器的框图。所述相位转正弦器采用正弦对称技术、modifiedSunderland技术、正弦相位差技术、四线逼近技术，以及量化和误差ROM技术对相位转正弦器的映射数据进行压缩，最后，将所有的数据按照一定的规律加和，得到10位的正弦查询表输出给数模转换器。所述正弦查找表为12位相位输入、10位正弦幅度输出的正弦查找表。

相位转正弦器利用正弦信号对称性特点，只存储一个象限的正弦信息。相位转正弦器利用modified Sunderland技术，采用正弦函数的两角和的公式将一个三角函数分成两个三角函数乘积的和，然后分别进行处理存储。相位转正弦器利用正弦相位差技术，通过只存储正弦信号的幅度值与其相位值的差来压缩数据。相位转正弦器采用四线逼近技术，进一步的逼近正弦相位差。相位转正弦器采用量化和误差技术将得到新差值分成粗ROM数据和细ROM数据进行存储，从而最大程度的降低存储数据量。

相位转正弦器利用正弦对称技术可以将一个12位的相位信息分成最高位(决定符号)和第二最高位(决定正弦的升降)，和低十位。低十位又被分成三个部分，分别为高4位、中间3位和低3位。利用ModifiedSunderland技术对第一象限的正弦信号进行变换，然后将值较小的cosαsinγ直接用量化与误差技术来得到ROM值。Modified Sunderland技术可以用公式(1)来表示。

$\sin \left(\frac{(\mathrm{\α}+\mathrm{\β}+\mathrm{\γ})\×\mathrm{\π}}{2^{j-1}}\right)\≈\sin \left(\frac{(\mathrm{\α}+\mathrm{\β})\×\mathrm{\π}}{2^{j-1}}\right)+\cos \left(\frac{\mathrm{\α}\×\mathrm{\π}}{2^{j-1}}\right)\×\sin \left(\frac{\mathrm{\γ}\×\mathrm{\π}}{2^{j-1}}\right)---\left(1\right)$

对于值较大的sin(α+β)需要先用正弦相位差技术来减小需要存储的幅度值，然后再用四线逼近技术逼近该差值来进一步减小需要存储的幅度值。正弦相位差技术可以用公式(2)表示，而四线逼近技术可以用公式(3)、(4)、(5)、(6)表示。

$y(\mathrm{\α}+\mathrm{\β})=\sin \left(\frac{(\mathrm{\α}+\mathrm{\β})\×\mathrm{\π}}{2^{j-1}}\right)-\frac{\mathrm{\α}+\mathrm{\β}}{2^{j-2}}---\left(2\right)$

$\mathrm{qla}(\mathrm{\&alpha;}+\mathrm{\&beta;})=\frac{\mathrm{\&alpha;}+\mathrm{\&beta;}}{2^{j-1}},$ 当 $0<\frac{\mathrm{\&alpha;}+\mathrm{\&beta;}}{2^{j-1}}<\frac{1}{8}---\left(3\right)$

$\mathrm{qla}(\mathrm{\&alpha;}+\mathrm{\&beta;})=\frac{1}{16}+\frac{\mathrm{\&alpha;}+\mathrm{\&beta;}}{2^j},$ 当 $\frac{1}{8}<\frac{\mathrm{\&alpha;}+\mathrm{\&beta;}}{2^{j-1}}<\frac{1}{4}---\left(4\right)$

$\mathrm{qla}(\mathrm{\&alpha;}+\mathrm{\&beta;})=\frac{1}{4}+\frac{1}{16}-\frac{\mathrm{\&alpha;}+\mathrm{\&beta;}}{2^j},$ 当 $\frac{1}{4}<\frac{\mathrm{\&alpha;}+\mathrm{\&beta;}}{2^{j-1}}<\frac{3}{8}---\left(5\right)$

$\mathrm{qla}(\mathrm{\&alpha;}+\mathrm{\&beta;})=\frac{1}{2}-\frac{\mathrm{\&alpha;}+\mathrm{\&beta;}}{2^{j-1}},$ 当 $\frac{3}{8}<\frac{\mathrm{\&alpha;}+\mathrm{\&beta;}}{2^{j-1}}<\frac{1}{2}---\left(6\right)$

最后再将经四线逼近技术处理后而得到的数据用量化与误差技术来得到ROM值。图5和图6分别为加法器输入数据的相对位置和数字正弦输出的示意图。

由量化与误差技术得到ROM尺寸可以表示为2^l×m+2^a×n位，其中l，m，a，和n分别为量化ROM的地址长度，量化ROM数据长度，原始数据的地址长度和误差ROM的数据长度。可能有多种参数的组合可以得到最小的ROM尺寸，但通过下面的算法可以得到最优的参数值。

1)、计算表示原始数据最大值所需要的位数，该最大位数值用maxm来表示。

2)、设m＝maxm。

3)、设l＝a，a是原始数据的地址长度。

4)、计算量化值。

5)、计算原始值和量化值的差。

6)、计算表示该差值需要的位数。

7)、计算总的ROM尺寸2^l×m+2^a×n。

8)、将l减小1。如果l＜0，转到步骤i)否则重复步骤d)到步骤g)。

9)、将m减小1。如果m＜0，转到j)否则重复步骤d)到g)。

10)、计算上面各个参数值对应的总的ROM的尺寸，选择一套优化的参数值来使得总的ROM尺寸最小。

图7是简化的DAC结构的示意图。该数模转换器为10位全热解码的电流驱动型数模转换器，采用分段的全热解码结构来保证自身输出信号的单调性和最小毛刺。为了保证转换器有更好的动态性能，该DA转换器每个开关前面都有一个降压缓冲器(如图8所示)。该数模转换器最大可以输出20mA的电流。图9为直接数字频率合成器的版图照片，其核心面积为1.6mm²。图10为直接数字频率合成器在时钟为20MHz输出为625KHz时的频谱图，由该频谱图可以看出其宽带SFDR为61dB。

通过上面的分析可以看出，相位累加器在系统时钟的控制下不断的以相位累加字为累加步长进行累加，累加结果被送到相位转正弦器将其转换为数字的正弦幅度值，数字正弦幅度值再被送到数模转换器转换为模拟正弦信号，该模拟正弦信号即为直接数字频率合成器的输出。

以上所述的具体实施例，对本发明的目的、技术方案和有益效果进行了进一步详细说明，所应理解的是，以上所述仅为本发明的具体实施例而已，并不用于限制本发明，凡在本发明的精神和原则之内，所做的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。

Claims (8)

1、一种用于片上系统的紧凑型直接数字频率合成器，其特征在于，该直接数字频率合成器包括：

相位累加器，用于在系统时钟的控制下不断的以相位累加字为累加步长进行累加，并将累加结果输出给相位转正弦器；

相位转正弦器，用于将相位累加器输入的累加结果转换为数字的正弦幅度值，输出给数模转换器；

数模转换器，用于将相位转正弦器输入的正弦幅度值转换为模拟正弦信号，作为该直接数字频率合成器的输出。

2、根据权利要求1所述的用于片上系统的紧凑型直接数字频率合成器，其特征在于，所述相位累加器由两个32位相位累加字寄存器、一个32位二选一选择器MUX，和一个32位累加器构成。

3、根据权利要求1或2所述的用于片上系统的紧凑型直接数字频率合成器，其特征在于，所述该相位累加器在寄存器选择信号的控制下向其中一个32位相位累加字寄存器串行输入相位累加字，在相位累加字选择信号的控制下同步地选择一个32位相位累加字寄存器中的数据作为相位累加字，该32位累加器在时钟的控制下不断累加。

4、根据权利要求1所述的用于片上系统的紧凑型直接数字频率合成器，其特征在于，所述相位转正弦器采用正弦对称技术、modifiedSunderland技术、正弦相位差技术、四线逼近技术，以及量化和误差ROM技术对相位转正弦器的映射数据进行压缩，最后，将所有的数据按照一定的规律加和，得到10位的正弦查询表输出给数模转换器。

5、根据权利要求4所述的用于片上系统的紧凑型直接数字频率合成器，其特征在于，

所述相位转正弦器利用正弦信号对称性特点，只存储一个象限的正弦信息；

所述相位转正弦器利用modified Sunderland技术，采用正弦函数的两角和的公式将一个三角函数分成两个三角函数乘积的和，然后分别进行处理存储；

所述相位转正弦器利用正弦相位差技术，通过只存储正弦信号的幅度值与其相位值的差来压缩数据；

所述相位转正弦器采用四线逼近技术，进一步的逼近正弦相位差；

所述相位转正弦器采用量化和误差技术将得到新差值分成粗ROM数据和细ROM数据进行存储，从而最大程度的降低存储数据量。

6、根据权利要求4所述的用于片上系统的紧凑型直接数字频率合成器，其特征在于，所述正弦查找表为12位相位输入、10位正弦幅度输出的正弦查找表。

7、根据权利要求1所述的用于片上系统的紧凑型直接数字频率合成器，其特征在于，所述数模转换器为10位全热解码的电流驱动型数模转换器，采用分段的全热解码结构来保证自身输出信号的单调性和最小毛刺。

8、根据权利要求7所述的用于片上系统的紧凑型直接数字频率合成器，其特征在于，所述数模转换器在每个开关前面都进一步包括一个降压缓冲器。

Images