CN101609344B - Cmos亚阈高阶温度补偿带隙基准电路 - Google Patents

Abstract

本发明公布了一种CMOS亚阈高阶温度补偿带隙基准电路，包括电流模带隙基准电路和反馈控制回路，其中电流模带隙基准电路由六个PMOS管、四个NMOS管和五个电阻构成，反馈控制回路由两个PMOS管和四个NMOS管构成。本发明具有较低的温度系数、较高的电源抑制比。采用CSMC0.5μm标准CMOS工艺库经仿真后得到温度系数仅为0.42ppm/℃，低频下的PSRR达到78dB以上。

Description

CMOS亚阈高阶温度补偿带隙基准电路

技术领域

发明涉及一种CMOS亚阈高阶温度补偿带隙基准电路，属于电源技术领域，具体涉及一种基于CMOS亚阈区工作的并利用电路工作状态点实现控制的高阶温度补偿带隙基准电路。

背景技术

SOC数模混合系统的深入发展对高精度低噪声带隙电压基准提出了越来越高的要求，而基准温度系数的降低、电源抑制比的提高以及工艺稳定性的增强，其实现难度日益增高。

目前，主流的高性能电压基准大多利用标准CMOS工艺中的寄生BJT管、以及附加的高阶温度曲率补偿控制结构。但寄生PNP管结构一般工艺一致性和稳定性相对较差，很难获得各种性能都比较好的基准电路。而高阶温度补偿一般是利用多路补偿电流叠加以实现低温度系数的基准电路。这样导致电路复杂，芯片占用面积较大，在实际使用中带来一定的局限性。

发明内容

本发明所要解决的技术问题是同时利用工作在亚阈区MOS管VGS电压与BJT管V_BE电压具有相同性质的I-V指数关系特性，将CMOS基准中的寄生PNP管用亚阈状态下的NMOS管取代，即以亚阈条件下的两个MOS管栅源两端的电压差ΔV_GS等效两个三极管基极与发射极的电压差ΔV_BE以产生PTAT电流补偿量，得到CMOS亚阈型电压模带隙基准。同时，利用亚阈NMOS管栅源电压V_GS/R偏置产生的CPTAT电流与PTAT补偿电流叠加，得到电流模带隙基准。提供一种CMOS亚阈高阶温度补偿带隙基准电路。

本发明为实现上述目的，采用如下技术方案：

本发明CMOS亚阈高阶温度补偿带隙基准电路，其特征在于包括电流模带隙基准电路和反馈控制回路，其中电流模带隙基准电路由六个PMOS管、四个NMOS管和五个电阻构成，反馈控制回路由两个PMOS管和四个NMOS管构成；

电流模带隙基准电路：第一PMOS管、第三PMOS管和第五PMOS管的源极分别接电源，第一PMOS管的栅极分别接第三PMOS管的栅极、第五PMOS管的栅极、第二PMOS管的漏极和第一NMOS管的漏极，第一PMOS管的漏极接第零PMOS管的源极，第三PMOS管的漏极接第二PMOS管的源极，第五PMOS管的漏极接第四PMOS管的源极，第四PMOS管的漏极依次串接第四电阻、输出电阻后与第二电阻的一端、第六NMOS管的源极、第七NMOS管的源极、第三电阻的一端连接接地，第一NMOS管的源极分别接第一电阻的一端、第六NMOS管的栅极和第二电阻的另一端，第一电阻的另一端分别接第六NMOS管的漏极和第七NMOS管的栅极，第七NMOS管的漏极分别接第零NMOS管的源极和第三电阻的另一端；

反馈控制回路：第六PMOS管和第七PMOS管的源极分别接电源，第六PMOS管的栅极分别接第四PMOS管的栅极、第二PMOS管的栅极、第零PMOS管的栅极、第二NMOS管的漏极和第六PMOS管的漏极，第七PMOS管的栅极分别接第零PMOS管的漏极和第零NMOS管的漏极，第七PMOS管的漏极分别接第三NMOS管的漏极和栅极、第一NMOS管的栅极、第零NMOS管的栅极、第二NMOS管的栅极，第三NMOS管的源极分别接第四NMOS管的栅极和漏极、第五NMOS管的栅极，第二NMOS管的源极接第五NMOS管的漏极，第四NMOS管和第五NMOS管的源极连接接地。

本发明具有较低的温度系数、较高的电源抑制比。采用CSMC0.5μm标准CMOS工艺库经仿真后得到温度系数仅为0.42ppm/℃，低频下的PSRR达到78dB以上。

附图说明

图1为本发明所述的高阶温度补偿电路结构图。

图2为图1所示基准电路的输出电压的温度特性图。

图3为图1所示基准电路的输出电压的PSRR特性图。

具体实施方式

下面结合附图对发明的技术方案进行详细说明：

在反馈控制回路中为兼顾温度系数补偿、电源抑制比和工艺健壮性的共同需求，采用三路互耦偏置代替传统偏置结构。电路结构如图1所示，利用宽摆幅PMOS Cascode电流镜的高输出阻抗以改善电路的PSRR特性；内部由PM7→NM3→NM1→PM1→PM7构成的闭环负反馈环路，具有类似运放控制的性能，不但避免了随机失调难以控制的缺点，抑制包括电源V_DD噪声在内的各种扰动，又显著提高了偏置电路的匹配和稳定性。同时，电路内部还存在一条由PM7→NM3→NM0→MN7组成的正反馈环路，该电路结构中NMA和NMB的位置设定应使负反馈环路比正反馈环路具有更高的增益，以确保平衡条件下系统的稳定。

在图1所示的CMOS亚阈型电流模基准电路中，ΔV_GS/R₀+V_GS/R₁核心偏置电路结构由NMA、NMB两管及相应的电阻构成，通过增加MOS管的宽长比W/L以及对偏置电流的限制，将NM_A与NM_B两管的驱动电压V_GS低于阈值电压V_TN约80～100mV，维持两管的亚阈工作状态。由ΔV_GS形成的PTAT电压经电阻R₀转换为支路电流ΔV_GS/R₀后，经PMOS电流镜传递到输出支路，再经输出阻抗转换为PTAT线性正温度系数电压以补偿V_GS中的线性负温度系数电压。由于亚阈MOS管输出电流与PN结正向导通电流均为扩散电流，则根据I-V指数关系特性，得到

$V_{\mathrm{GS}}\left(T\right)=V_{\mathrm{TH}}\left(T\right)+V_{\mathrm{OFF}}+n_s{V}_T\ln \frac{2I_D}{S\sqrt{q{\mathrm{\ϵ}}_{\mathrm{Si}}{N}_{\mathrm{CH}}}}\frac{\sqrt{{\mathrm{\φ}}_B\left(T\right)}}{\mathrm{\μ}\left(T\right)V_T^2}---\left(1\right)$

式中V_TH、S、n_s、V_OFF分别为MOS管阈值电压、宽长比、非理想亚阈因子、BSIM3V3器件SPICE模型中的校正常数；ε_Si、N_CH、μ、

分别为硅介电常数、MOS管沟道掺杂浓度、沟道载流子迁移率以及衬底费米势，其中μ和

与温度密切相关；热电压V_T＝kT/q，其中k为玻尔兹曼常数、T为绝对温度、q为空间电荷量。考虑到衬底费米势

和偏置电流在I_D温度模型得到在常温参考温度T₀附近温度范围内的V_GS温度特性与普通BJT结构在形式上相类似，即

$V_{\mathrm{GS}}\left(T\right)=V_{\mathrm{TH}}\left(T\right)+V_{\mathrm{OFF}}+\frac{V_{\mathrm{GS}0}-V_{\mathrm{TH}0}-V_{\mathrm{OFF}}}{T_0}T+n_s(n-{\mathrm{\α}}_R-\frac{1}{2})V_T\ln \left(\frac{T}{T_0}\right)---\left(2\right)$

上式表明，亚阈偏置下V_GS的一阶负温度系数特性不仅与V_TH有关，而且还与常温下的偏置工作点状态有关，V_GS中的非线性温度系数则源于温度敏感参数温度特性。其中n为PN结发射区中载流子迁移率的温度指数系数，V_TH0和V_GS0分别表示MOS管在参考温度T₀下的阈值电压和栅源电压，α_R表示PN结电流偏离PTAT特性的指数系数。

如图1所示，本发明的高阶补偿无需附加补偿结构，仅利用电路内部工作点的状态匹配特性，在状态匹配温度特性的控制下能够实现基准电路高阶补偿特性。V_GS中的非线性温度电压可由基准电路中可控的电流失配ΔI产生的高阶非线性温度量进行补偿。设I_DA、I_DB分别为两管流过的电流，I_DA/I_DB＝α，失调电流ΔI＝I_DA-I_DB，在偏置支路中PMOS电流镜的约束下，两支路电流近似匹配(α→1)并具有相同的温度特性。根据ΔV_GS电路中所存在的状态匹配偏差，有：

$\mathrm{\Δ}{V}_{\mathrm{GS}}=n_s{V}_T\ln (N\·\frac{I_{\mathrm{DA}}}{I_{\mathrm{DB}}})=n_s{V}_T\ln N+n_s{V}_T\ln \mathrm{\α}=\mathrm{\Δ}{V}_{\mathrm{GS}0}+V_{\mathrm{NLS}}---\left(3\right)$

上式中的V_NLS电压即为非线性失调补偿电压，N为亚阈去工作的MOS管NMB与NMA宽长比的比值。来源于ΔV_GS中的电流失调项lnα。当失调项lnα的温度特性精确可控时，对于α＞1或α＜1的不同状态，得到高阶补偿电压温度特性性质相反。当ΔI→0，则lnα≈ΔI/I_DB≈ΔI/I_DA，结合所用电阻的温度特性，基于ΔI可调节的V_NLS非线性温度特性近似为：

$V_{\mathrm{NLS}}=n{V}_T\ln (1+\frac{\mathrm{\ΔI}}{I_{\mathrm{DB}}})\≈n{V}_T\frac{\mathrm{\ΔI}}{I_{\mathrm{DA}}}\≈R_0\mathrm{\ΔI}\frac{n{V}_T}{\mathrm{\Δ}{V}_{\mathrm{GS}}}=\frac{\mathrm{\ΔI}}{\ln N}{R}_0---\left(4\right)$

以上V_MLS通过电流镜与输出电阻R_ref的I-V转化作用，在输出基准中产生最终的高阶补偿电压V_NL。这是与常规分段补偿明显不同的新的补偿策略，新的高阶补偿在整个温区内均起作用并动态自适应一阶补偿温度特性，从而获得最佳的温度特性补偿效果。

利用PM7与PM4两个同类型PMOS管V_GS的箝位作用，可以很容易实现对V_C0、V_C1节点电压控制。当V_C0＝V_C1时，电路处于完全匹配模式。通常条件下，若电路存在ΔI的电流失调，则电路输出基准电压的表达式为：

$V_{\mathrm{REF}}=\frac{R_{\mathrm{REF}}}{R_1}(V_{\mathrm{GS}1}+\mathrm{\κ}\frac{R_1}{R_0}\mathrm{\Δ}{V}_{\mathrm{GS}})\≈V_{\mathrm{ref}\_I}+\mathrm{\κ}\frac{\mathrm{\ΔI}}{\ln N}{R}_{\mathrm{REF}}---\left(5\right)$

式中κ为输出电流镜线性传输系数，考虑到R_REF温度特性，上式中位于输出支路的高阶补偿电压V_NL可以表示为：

$V_{\mathrm{NL}}=\mathrm{\κ}\frac{\mathrm{\ΔI}}{\ln N}{R}_{\mathrm{REF}0}[1+{\mathrm{TC}}_1(T-T_0)+{\mathrm{TC}}_2{(T-T_0)}^2]---\left(6\right)$

式中R_REF0为T₀常温参考温度下的输出电阻值，TC₁、TC₂分别为电阻的一阶和二阶温度系数。若 ${\mathrm{TC}}_{\mathrm{\ΔI}}=\∂\mathrm{\ΔI}/\∂T\≠0,$ 则

$\frac{{\∂V}_{\mathrm{NL}}}{\∂T}=\frac{\mathrm{\κ}}{\ln N}{R}_{\mathrm{REF}0}{\mathrm{TC}}_{\mathrm{\ΔI}}[1+{\mathrm{TC}}_1(\mathrm{\ΔT}+\frac{\mathrm{\ΔI}}{{\mathrm{TC}}_{\mathrm{\ΔI}}})+{\mathrm{TC}}_2\mathrm{\ΔT}(\mathrm{\ΔT}+2\frac{\mathrm{\ΔI}}{{\mathrm{TC}}_{\mathrm{\ΔI}}})]---\left(7\right)$

失调电流的非零温度系数(TC_ΔI≠0)通过与电阻温度特性的相互作用，带来V_NL更为复杂的温度特性。在TC_ΔI＝C近似为常数的条件下，V_NL提供的一阶、二阶和三阶补偿分别由TC_ΔI、TC₁TC_ΔIΔT_eff1和TC₂TC_ΔIΔTΔT_eff2决定，其中ΔT_eff1＝ΔT+ΔI/TC_ΔI、ΔT_eff1＝ΔT+2ΔI/TC_ΔI。对于负温度系数多晶电阻，有TC₁＜0、TC₂＞0。若ΔI为正温度系数特性，即T₀下ΔI＝0，低温段T＜T₀下ΔI＜0并ΔI随温度降低而线性增加，高温段T＞T₀下ΔI＞0并随温度上升而不断减小，即TC_ΔI在整个温区内保持正温度系数性质不变，高温下ΔI/TC_ΔI＜0、低温下ΔI/TC_ΔI＞0，即与ΔT的极性相一致，导致有效温度范围增加、高阶补偿的有效作用温区展宽。由于位于温度区域的两端ΔI的绝对值较大，温度越偏离中心T₀温度点，二阶和三阶的相对补偿量也越大，并且通常条件下二阶非线性补偿相比同温区内的三阶级补偿更强。

V_NL中的一阶固定负温度系数由一阶PTAT电压补偿，V_NL中的二阶补偿电压在低温下为正温度系数、高温下为负温度系数，三阶补偿电压则与之相反。因此，合理配置两阶与三阶补偿的相对比重关系和有效作用范围，使V_NL中低温下的正温度系数电压完成对开口向上一阶基准的低温段补偿，同时V_NL中高温下的负温度系数电压完成对开口向上一阶基准的高温段补偿。即可获得最佳补偿效果。

Claims (1)

1.一种CMOS亚阈高阶温度补偿带隙基准电路，其特征在于包括电流模带隙基准电路和反馈控制回路，其中电流模带隙基准电路由六个PMOS管、四个NMOS管和五个电阻构成，反馈控制回路由两个PMOS管和四个NMOS管构成；

电流模带隙基准电路：第一PMOS管(PM1)、第三PMOS管(PM3)和第五PMOS管(PM5)的源极分别接电源(VDD)，第一PMOS管(PM1)的栅极分别接第三PMOS管(PM3)的栅极、第五PMOS管(PM5)的栅极、第二PMOS管(PM2)的漏极和第一NMOS管(NM1)的漏极，第一PMOS管(PM1)的漏极接第零PMOS管(PM0)的源极，第三PMOS管(PM3)的漏极接第二PMOS管(PM2)的源极，第五PMOS管(PM5)的漏极接第四PMOS管(PM4)的源极，第四PMOS管(PM4)的漏极依次串接第四电阻(R2)、输出电阻(R_REF)后与第二电阻(R1A)的一端、第六NMOS管(NMA)的源极、第七NMOS管(NMB)的源极、第三电阻(R1B)的一端连接接地，第一NMOS管(NM1)的源极分别接第一电阻(R0)的一端、第六NMOS管(NMA)的栅极和第二电阻(R1A)的另一端，第一电阻(R0)的另一端分别接第六NMOS管(NMA)的漏极和第七NMOS管(NMB)的栅极，第七NMOS管(NMB)的漏极分别接第零NMOS管(NM0)的源极和第三电阻(R1B)的另一端；

反馈控制回路：第六PMOS管(PM6)和第七PMOS管(PM7)的源极分别接电源(VDD)，第六PMOS管(PM6)的栅极分别接第四PMOS管(PM4)的栅极、第二PMOS管(PM2)的栅极、第零PMOS管(PM0)的栅极、第二NMOS管(NM2)的漏极和第六PMOS管(PM6)的漏极，第七PMOS管(PM7)的栅极分别接第零PMOS管(PM0)的漏极和第零NMOS管(NM0)的漏极，第七PMOS管(PM7)的漏极分别接第三NMOS管(NM3)的漏极和栅极、第一NMOS管(NM1)的栅极、第零NMOS管(NM0)的栅极、第二NMOS管(NM2)的栅极，第三NMOS管(NM3)的源极分别接第四NMOS管(NM4)的栅极和漏极、第五NMOS管(NM5)的栅极，第二NMOS管(NM2)的源极接第五NMOS管(NM5)的漏极，第四NMOS管(NM4)和第五NMOS管(NM5)的源极连接接地。

Images