CN101606231B - 超高纵横比电介质刻蚀 - Google Patents

超高纵横比电介质刻蚀 Download PDF

Info

Publication number
CN101606231B
CN101606231B CN200880004170.XA CN200880004170A CN101606231B CN 101606231 B CN101606231 B CN 101606231B CN 200880004170 A CN200880004170 A CN 200880004170A CN 101606231 B CN101606231 B CN 101606231B
Authority
CN
China
Prior art keywords
fluorocarbon
polymer
mask
selective etch
gas
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN200880004170.XA
Other languages
English (en)
Other versions
CN101606231A (zh
Inventor
池贞浩
埃里克·A·埃德尔伯格
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Lam Research Corp
Original Assignee
Lam Research Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Lam Research Corp filed Critical Lam Research Corp
Publication of CN101606231A publication Critical patent/CN101606231A/zh
Application granted granted Critical
Publication of CN101606231B publication Critical patent/CN101606231B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31127—Etching organic layers
    • H01L21/31133—Etching organic layers by chemical means
    • H01L21/31138—Etching organic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76816—Aspects relating to the layout of the pattern or to the size of vias or trenches

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Inorganic Chemistry (AREA)
  • Plasma & Fusion (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

提供一种透过碳基掩模在电介质层中刻蚀超高纵横比特征的方法。相对于该碳基掩模选择性刻蚀该电介质层，其中该选择性刻蚀提供基于碳氟化合物的聚合物在该碳基掩模上的净沉积。停止该选择性刻蚀。使用修整，相对于该碳基掩模选择性除去该碳氟化合物的聚合物，以便该碳基掩模保留。停止该选择性除去该碳氟化合物的聚合物。再次相对于该碳基掩模选择性刻蚀该电介质层，其中该第二选择性刻蚀提供基于碳氟化合物的聚合物在该碳基掩模上的净沉积。

Description

超高纵横比电介质刻蚀
背景技术
本发明有关于半导体器件的制造。更准确地说，本发明有关于使用超高纵横比特征的半导体器件的制造。
等离子体刻蚀处理通常用于半导体器件的制造。一般来说，光阻材料在待刻蚀晶片的表面上形成特征图案，然后通过将该晶片暴露于特定类型的刻蚀气体而将特征刻蚀入该晶片。等离子体刻蚀中面临的其中一个挑战是为了满足设计要求而需要的不断增加的纵横比，特别是对超高密度结构来说。当在半导体晶片上刻蚀特征时，刻蚀的特征的纵横比被定义为该特征的深度和该特征的关键尺寸(CD)之间的比例。随着更多的特征被包装在单片晶片上而形成高密度结构，每个单独的特征的CD必须减少，而该特征的深度却保持不变。因此，随着器件特征的缩小，每个单独的特征的纵横比增加。
近来，在超高纵横比(UHAR)刻蚀过程中出现的新的困难是扭曲(twisting)，其通常被定义为重叠(overlay)的位置的偏移。当特征的纵横比达到特定的阈值时，尽管该特征的宽度很小，扭曲还是会发生，特别是在该特征的底部附近。发明内容为了达到前述和相应于本发明的目的，提供一种透过碳基掩模在电介质层中刻蚀超高纵横比特征的方法。相对于该碳基掩模选择性刻蚀该电介质层，其中该选择性刻蚀提供基于碳氟化合物的聚合物在该碳基掩模上的净沉积。停止该选择性刻蚀。使用修整，相对于该碳基掩模选择性除去该碳氟化合物的聚合物，以便该碳基掩模保留。停止该选择性除去该碳氟化合物的聚合物。再次相对于该碳基掩模选择性刻蚀该电介质层，其中该第二选择性刻蚀提供基于碳氟化合物的聚合物在该碳基掩模上的净沉积。
在本发明的另外一种表现形式中，提供一种透过无定形碳掩模在单一电介质层中刻蚀多个具有至少30∶1的纵横比的特征的方法。相对于该无定形碳掩模选择性刻蚀该电介质层，其中该选择性刻蚀提供基于碳氟化合物的聚合物在该无定形碳掩模上的净沉积，且包含向处理室提供包含含碳氟化合物分子和含氧分子的气体，使该气体形成等离子体；以及停止该选择性刻蚀。使用修整，相对于该无定形碳掩模选择性除去该碳氟化合物的聚合物，该选择度至少为1.1比1，以便该无定形碳掩模保留而净的碳氟化合物的聚合物被除去，包含提供包含含氧气体的修整气体以灰化该碳氟化合物的聚合物；以及激励该修整气体以形成等离子体，以及停止该选择性除去该碳氟化合物的聚合物。相对于该无定形碳掩模选择性刻蚀该电介质层，其中该第二选择性刻蚀提供基于碳氟化合物的聚合物在该无定形碳掩模上的净沉积。
在本发明的另外一种表现形式中，提供一种用于在碳基掩模下的刻蚀层中刻蚀UHAR特征的装置。等离子体处理室包含形成等离子体处理室外壳的室壁，用于在该等离子体处理室外壳内支撑基片的基片支架，用于调节该等离子体处理室外壳内的压强的压强调节器，至少一个用于向该等离子体处理室外壳提供功率以维持等离子体的电极，提供具有1kHz和10MHz之间的RF频率的信号的RF偏置电源，提供具有1MHz和5MHz之间的RF频率的信号的第一RF激励电源，提供具有10MHz和40MHz之间的RF频率的信号的第二RF激励电源，用于向该等离子体处理室外壳内提供气体的气体入口，以及用于从该等离子体处理室外壳中排出气体的气体出口。与该气体入口流体连通的气体源包含刻蚀气体源，碳氟化合物的聚合物气体源，以及修整气体源。可控地连接于该气体源、该RF偏置电源、该第一RF激励电源和该第二RF激励电源和至少一个电极的控制器。该控制器包含至少一个处理器和计算机可读介质。该计算机可读介质包含用于提供相对于该碳基掩模对该电介质层的第一选择性刻蚀的计算机可读代码，其中该第一选择性刻蚀提供基于碳氟化合物的聚合物的净沉积，包含用于将来自该刻蚀气体源的刻蚀气体和来自该碳氟化合物的聚合物形成气体源的碳氟化合物的聚合物形成气体的气流提供至该处理室外壳的计算机可读代码，用于激励该RF偏置电源、该第一RF激励电源和该第二RF激励电源以提供功率，以从该刻蚀气体和聚合物形成气体形成等离子体并产生偏压的计算机可读代码，以及用于停止该蚀刻气体和该碳氟化合物的聚合物形成气体的气流的计算机可读代码，用于相对于该碳基掩模选择性除去该碳氟化合物的聚合物的计算机可读代码，包含用于提供来自该修整气体源的修整气体的气流的计算机可读代码，用于激励该RF偏置电源、该第一RF激励电源和该第二RF激励电源以提供功率，以从该修整气体形成等离子体并产生偏压的计算机可读代码，以及用于停止该修整气体的气流的计算机可读代码，以及用于提供相对于该碳基掩模对该电介质层的第二选择性刻蚀的计算机可读代码，其中该第二选择性刻蚀提供基于碳氟化合物的聚合物的净沉积，包含用于将来自该刻蚀气体源的刻蚀气体和来自该碳氟化合物的聚合物形成气体源的碳氟化合物的聚合物形成气体的气流提供至该处理室外壳的计算机可读代码，用于激励该RF偏置电源、该第一RF激励电源和该第二RF激励电源以提供功率，以从该刻蚀气体和聚合物形成气体形成等离子体并产生偏压，以及用于停止该蚀刻气体和该碳氟化合物的聚合物形成气体的气流的计算机可读代码。
在下面对本发明的详细说明中，并结合附图，对本发明的这些以及其他特征作出更加详细的描述。附图说明
本发明是通过附图中的各图的实施例的方式进行说明的，而不是通过限制的方式说明的，其中同类的参考数字代表相似的元件，且其中：
图1是本发明的一个实施方式的高水平流程图。
图2是可被用于实现本发明的刻蚀反应室的示意图。
图3A和3B描绘了计算机系统，其适于实现在本发明的一个或多个实施方式中使用的控制器。
图4A-4D是根据本发明的一个实施方式刻蚀的层的横截面示意图。
图5是描绘测量扭曲量的示意图。
图6是椭圆的示意图。具体实施方式
现在，参考如附图所示的一些优选实施方式，对本发明进行详细描述。在下面的描述中，阐明了许多具体细节以提供对本发明的彻底的理解。然而，显然，对于本领域的技术人员来说，本发明可以不需这些细节中的一些或全部而实现。在其它情况下，没有对熟知的处理步骤和/或结构进行详细描述，以免不必要地模糊本发明。
在刻蚀超高纵横比(UHAR)特征比如孔的过程中，会发生扭曲。尽管不希望被如下束缚，但是实验性理论表明扭曲是不均匀刻蚀的结果。随着特征纵横比的增加，有一些机制可能会导致不均匀刻蚀。已经发现的一种机制是在将碳氟化合物的聚合物层沉积到掩模上的刻蚀过程中，该碳氟化合物的聚合物是不均匀地(不一致地)沉积的。
对于一些UHAR特征来说，椭圆形横截面是期望的，以使触点(contacts)能间隔得更近。这种椭圆形横截面具有长度和宽度，其中该椭圆的直径是该椭圆的长度。椭圆比例被定义为该长度对该宽度的比例。在这种UHAR特征刻蚀中发现的另一种变形是椭圆比例增加的趋势，因为该椭圆的长度增大而宽度减小。
本发明提供一种减少UHAR电介质刻蚀中的扭曲的装置和方法。在半导体器件制造过程中，通常特征是通过掩模刻蚀入基片上的待刻蚀层中的。特征的纵横比是该特征开口的深度/宽度比。在本说明书和权利要求中，本发明的特征的超高纵横比(UHAR)被定义为大于25比1的深度/宽度比。更优选地，本发明的特征的UHAR被定义为至少30比1。最优选地，UHAR被定义为至少40比1。另外。优选地，本发明适用于在电介质层中刻蚀宽度不超过300纳米(nm)的特征。更优选地，本发明适用于在电介质层中刻蚀宽度不超过200nm的特征。最优选地，本发明适用于在电介质层中刻蚀宽度不超过150nm的特征。
优选地，本发明适用于任何电介质刻蚀。更优选地，本发明适用于该电介质层是氧化硅或氮化硅基的电介质刻蚀。换句话说，该电介质层主要是由混合入少量其他类型材料的氧化硅或氮化硅形成的。
图1是本发明的一个实施方式的高水平流程图。电介质层是相对于碳基掩模(carbon based mask)选择性刻蚀的，其中基于碳氟化合物的聚合物净沉积(net deposited)在该碳基掩模上(步骤104)。净沉积的意思是沉积的聚合物比被除去的聚合物更多，以便沉积增长的碳氟化合物的聚合物层。一般来说，提供刻蚀气体。该刻蚀气体被送入等离子体，该等离子体提供该选择性蚀刻。当该刻蚀处理被停止时，该碳氟化合物的聚合物被从该碳基掩模部分地或完全地选择性除去(步骤108)。一般来说，提供修整(trimming)气体，比如含氧或含氟的闪蒸气体(flashing gas)，比如O2或CF4。然后使该修整气体形成等离子体，该等离子体灰化或修整该碳氟化合物的聚合物的速度比该碳基掩模更快。停止该碳氟化合物的聚合物相对于该碳基掩模的选择性除去。提供对该电介质层的后续的选择性刻蚀，其中该第二选择性刻蚀提供基于碳氟化合物的聚合物在该碳掩模上的净沉积(步骤112)。下面描述上述实施方式的更具体的实现。
图2是可被用于实现本发明的刻蚀反应器的示意图。在本发明的一个或多个实施方式中，刻蚀反应器200在室壁250内包含顶部中心电极206、顶部外部电极204、底部中心电极208和底部外部电极210。顶部绝缘体环207将该顶部中心电极206与该顶部外部电极204隔离。底部绝缘体环212将该底部中心电极208与该底部外部电极210隔离。也是在该刻蚀反应器200内，基片280被放置在该底部中心电极208上。可选地，该底部中心电极208结合合适的基片卡持机构(例如，静电、机械夹紧等)以固定该基片280。
气体源224连接于该刻蚀反应器200并在该刻蚀处理过程中将该刻蚀气体供应至该刻蚀反应器200。在此实施例中，该气体源224包含刻蚀气体源260、修整气体源264和聚合物气体源268，以在该刻蚀过程中沉积碳氟化合物的聚合物。
偏置RF电源248、第一激励RF电源252和第二激励RF电源256通过控制器235电气连接于该刻蚀反应器200以向该电极204、206、208和210提供功率。该偏置RF电源248产生偏置RF功率并向该刻蚀反应器200供应该偏置RF功率。优选地，该偏置RF功率具有1千赫兹(kHz)和10兆赫兹(MHz)之间的频率。更优选地，该偏置RF功率具有1MHz和5MHz之间的频率。还更优选地，该偏置RF功率具有约2MHz的频率。
该第一激励RF电源252产生源RF功率并向该刻蚀反应室200供应该源RF功率。优选地，此源RF功率具有大于该偏置RF功率的频率。更优选地，此源RF功率具有10MHz和40MHz之间的频率。最优选地，此源RF功率具有27MHz的频率。
除了由该第一激励RF电源252产生的该RF功率之外，该第二激励RF电源256产生另一源RF功率并，并向该刻蚀反应室200供应该源RF功率。优选地，此源RF功率具有大于该偏置RF电源和该第一RF激励电源的频率。更优选地，该第二激励RF电源具有大于或等于40MHz的频率。最优选地，此源RF功率具有60MHz的频率。
不同的RF信号可以被供应给该顶部和底部电极的各种组合。优选地，该最低频率的该RF应该通过放置刻蚀中的材料的底部电极施加，在此实施例中该底部电极是该底部中心电极208。
该控制器235连接于该气体源224、该偏置RF电源248、该第一激励RF电源252和该第二激励RF电源256。该控制器235控制该刻蚀气体到该刻蚀反应器200的气流，以及由该三个RF电源248、252、256产生RF功率、该电极204、206、208和210，以及该排气泵。
在此实施例中，提供约束环202以提供对该等离子体和气体的约束，该等离子体和该气体从约束环之间穿过并由该排气泵排出。
图3A和3B描绘了计算机系统，其适于实现在本发明的一个或多个实施方式中使用的该控制器235。图3A显示了计算机系统300的一种可能的物理形式。当然，计算机系统也可能具有许多种物理形式，从集成电路、印刷电路板和小型手持装置到大型超级计算机。计算机系统300包括监视器302、显示器304、外壳306、磁盘驱动308、键盘310和鼠标312。磁盘314是计算机可读介质，用于向该计算机系统300传送数据和从该计算机系统300接收数据。
图3B是计算机系统300的方框图的一个实施例。各种子系统连接于系统总线320。一个或多个处理器(也称为中央处理单元，或CPU)耦合于存储器件，包括存储器324。存储器324包括随机存取存储器(RAM)和只读存贮器(ROM)。正如本领域中熟知的那样，ROM能够向该CPU单向传送数据和指令，而RAM通常可以用于以双向方式传送数据和指令。这两种类型的存储器可以包括下面所述的任何合适的计算机可读介质。固定磁盘326也双向耦合于CPU322；它提供额外的数据存储容量而且还包括任何下述的任何的计算机可读介质。固定磁盘326可被用来存储程序、数据等等而且通常是比主存储器更慢的第二级存储介质(比如硬盘)。应当理解，固定磁盘326中保存的信息，在适当的情况下，可以作为虚拟存储器(virtual memory)以标准方式合并在存储器324中。可移除磁盘314可以采取下述的任何计算机可读介质的形式。
CPU 322也耦合于各种输入/输出设备，比如显示器304、键盘310、鼠标312和扬声器330。通常，输入输出设备可能是下述任何一种：视频显示器、轨迹球、鼠标、键盘、麦克风、触摸屏、传感器读卡器、磁带或纸带阅读器、书写板、触摸笔、语音或笔迹识别器、生物特征阅读器，或其它的电脑。可选地，CPU 322使用网络接口340耦合于另一台计算机或电信网络。使用这种网络接口，可以想象，在执行上述方法步骤的过程中，该CPU可以从网络接收信息，或者可以输出信息到网络。而且，本发明的方法实施方式可以在CPU 322上单独执行或者通过网络(比如因特网)与共享部分处理的远程CPU一起执行。
另外，本发明的实施方式进一步涉及具有计算机可读介质的计算机存储器产品，该计算机可读介质具有用以执行各种由计算机完成的操作的计算机代码。该介质和计算机代码可以是为本发明的目的专门设计和制造的，也可以是对具有计算机软件领域的技术的人员来说熟知并可以获得的。计算机可读介质的实施例包括但不限于：磁性介质比如硬盘、软盘和磁带；光学介质比如CD-ROM和全息器件；磁光(magneto-optical)介质，比如光软盘(flopticaldisks)；和被专门配置为存储和执行程序代码的硬件装置，比如专用集成电路(ASIC)、可编程逻辑器件(PLD)和ROM和RAM器件。计算机代码的实施例包括比如由编译器产生的机器码和包含由计算机使用解释器执行的更高级别代码的文件。计算机可读介质还可以是由嵌入载波中的计算机数据信号传输并表示由处理器执行的指令序列的计算机代码。实施例
在本发明的一个实施方式的一个具体的实施例中，提供基片，在该基片上形成电介质层，在该电介质层上形成碳基掩模。图4A是该基片404、该电介质层408和该碳基掩模412的横截面示意图。尽管在图中显示，此实施例中的该电介质层408在该基片404上且该碳掩模412在该电介质层408上，然而在这些层之间可以设置一个或多个层，以便该电介质层在该基片404上方然而并不与该基片404直接接触，且其中该碳基掩模412在该电介质层408上方，然而并不与该电介质层408直接接触。在此实施例中，该电介质层408是单一均匀材料的单层。
在此实施例中，该基片404是硅晶片而该电介质层是氧化硅(SiO)或氮化硅(SiN)基的材料的单层。在此实施例中，该碳基掩模是无定形碳，但是在其它的实施例中该碳基掩模可以是光阻聚合物。无定形碳类似于聚合物，但是具有较少的氢和较多的碳，从而比聚合物更耐刻蚀。在其它的实施方式中，该掩模可以是光阻。
相对于该碳基掩模选择性刻蚀该电介质层，同时在该碳基掩模上沉积净的碳氟化合物的聚合物层以提供可承受的选择度(步骤104)。对SiO2电介质层的这种刻蚀的一个实施例是，从该刻蚀气体源260和聚合物气体源268向该刻蚀室240的内部提供200sccm Ar、20sccm C4F8、82sccm C4F6和64sccm O2的刻蚀和聚合物气体。该偏置RF电源提供2MHz的4,000瓦(w)的功率。该第一激励RF电源提供27MHz的150W的功率。该第二激励RF电源提供60MHz的500W的功率。该刻蚀和聚合物气体被转化为等离子体。保持25毫托的压强。保持该刻蚀300秒以刻蚀到约1500nm的深度。然后停止该刻蚀。
图4B是该选择性刻蚀之后的横截面示意图。该选择性刻蚀在该掩模412上提供了净的碳氟化合物的聚合物沉积416，而特征420已经被部分刻蚀。同时意外发现，该碳氟化合物的聚合物沉积趋向于是这样一种不均匀的方式：收到更多沉积的一侧会持续收到更多的沉积从而变得更加不均匀。这种不均匀沉积是扭曲的根源，因为该刻蚀特征的底部的中心不是相等间隔的。为了便于理解，图4B显示了被距离X1隔开的两个特征的底部，以及被距离X2隔开的两个特征的底部，其中X2大于X1。
从该掩模选择性的除去该碳氟化合物的聚合物(步骤108)。这种选择性除去的一个实施例是，从该修整气体源264向该刻蚀室240的内部提供400sccm的灰化或修整气体以及10sccm O2。该偏置RF电源提供2MHz的300W的功率。该第一激励RF电源提供27MHz的100W的功率。该第二激励RF电源提供60MHz的200W的功率。该修整气体被转化为等离子体。保持20毫托的压强。保持该除去25秒。然后停止该除去处理。O2允许该聚合物灰化。氩会提供一些轰击(bombardment)，但是该除去的大部分是由O2完成的。
图4C是除去该碳氟化合物的聚合物之后的横截面示意图，除去该碳氟化合物的聚合物重塑(reshape)了该掩模。该重塑过的掩模更准确地图案化，因为已经除去了该不均匀的碳氟化合物的聚合物。该处理还将该掩模特征开放到更接近它们原始的宽度。
再一次相对于该碳基掩模选择性刻蚀该电介质层，同时在该碳基掩模上沉积净的碳氟化合物的聚合物层以提供无穷大的选择度(步骤112)。对SiO2电介质层的这种刻蚀的一个实施例是，从该刻蚀气体源260和聚合物气体源268向该刻蚀室240的内部提供200sccm Ar、20sccm C4F8、82sccm C4F6和64sccm O2的刻蚀和聚合物气体。该偏置RF电源提供2MHz的4000瓦(w)的功率。该第一激励RF电源提供27MHz的150W的功率。该第二激励RF电源提供60MHz的500W的功率。该刻蚀和聚合物气体被转化为等离子体。保持25毫托的压强。保持该刻蚀直到完全刻蚀该电介质层。然后停止该刻蚀。
图4D是该选择性刻蚀之后的横截面示意图。该选择性刻蚀在该掩模412上提供了碳氟化合物的聚合物净沉积416，而特征420已经被部分刻蚀。该碳氟化合物的聚合物沉积趋向于是这样一种不均匀的方式：收到更多沉积的一侧会持续收到更多的沉积。这种不均匀沉积是扭曲的根源，因为该刻蚀特征的底部的中心不是相等间隔的。为了便于理解，图4D显示了被距离X1隔开的两个特征的底部，以及被距离X2隔开的两个特征的底部，其中X2大于X1。
通过提供该碳氟化合物的聚合物从该掩模的该选择性除去，带来掩模整形，减少了扭曲。例如，在没有掩模整形时X1和X2之间的差异可能加倍。
在上述实施例中，对于2.1μ深度的刻蚀，达到了30∶1的纵横比。对于3μ深度的刻蚀，达到了40∶1的纵横比。
图5是用于测量扭曲量的示意图。椭圆504示意性地描绘了刻蚀特征的底部。网格508描绘了该初始掩模的布局的特征的中心的位置，其中每个特征的中心在网格点上。如图所示，该刻蚀特征的底部的椭圆504的中心并不是与格点完全对齐的。在此实施例中，为了测量扭曲，x轴方向的扭曲由该椭圆的中心和相关网格点之间在x轴方向的差的均方根(rms)的平均值决定，而y轴方向的扭曲由该椭圆的中心和相关网格点之间在y轴方向的差的rms的平均值决定，而总扭曲是该椭圆的中心和相关网格点之间的rms距离。
一种布局提供在x轴方向有2.40nm扭曲的特征。可发现，仅仅使用刻蚀的控制在x轴方向有6.4nm的扭曲。在上述使用从该掩模选择性除去该碳氟化合物的聚合物的实施例中，测量到的扭曲是4.03nm。
该特征是椭圆形的，以允许该特征在x轴方向能放置的更近，如图所示。因为该特征在x轴方向靠的更近，所以在x轴方向的距离更关键，提供了x轴方向的更小的公差。脉冲实施例
在另一个实施例中，相对于该碳基掩模选择性刻蚀该电介质层，同时在该碳基掩模上沉积净的碳氟化合物的聚合物层以提供无穷大的选择度(步骤104)。对SiO2电介质层的这种刻蚀的一个实施例是，从该刻蚀气体源260和聚合物气体源268向该刻蚀室240的内部提供200sccm Ar、20sccm C4F8、82sccm C4F6和70sccm O2的刻蚀和聚合物气体。该偏置RF电源提供2MHz的4000瓦(w)的功率。该第一激励RF电源提供27MHz的150W的功率。该第二激励RF电源提供60MHz的500W的功率。该刻蚀和聚合物气体被转化为等离子体。保持25毫托的压强。保持该刻蚀240秒。然后停止该刻蚀。
从该掩模选择性的除去该碳氟化合物的聚合物(步骤108)。这种选择性除去的一个实施例是，从该修整气体源264向该刻蚀室240的内部提供400sccm Ar和10sccm O2的灰化或修整气体。该偏置RF电源提供2MHz的300W的功率。该第一激励RF电源提供27MHz的100W的功率。该第二激励RF电源提供60MHz的200W的功率。该修整气体被转化为等离子体。保持20毫托的压强。保持该除去25秒。然后停止该除去处理。
再一次相对于该碳基掩模刻蚀该电介质层(步骤112)。在此实施例中该偏置RF电源是脉冲式的。对SiO2电介质层的这种刻蚀的一个实施例是，从该刻蚀气体源260和聚合物气体源268向该刻蚀室240的内部提供200sccm Ar、20sccm C4F8、82sccm C4F6和64sccmO2的刻蚀和聚合物气体。该偏置RF电源提供2MHz的4000瓦(w)的功率，其中该偏置信号是脉冲式的，具有80μs的工作周期，占空比为50％。该第一激励RF电源提供27MHz的150W的功率。该第二激励RF电源提供60MHz的500W的功率。该刻蚀和聚合物气体被转化为等离子体。保持25毫托的压强。保持该脉冲式刻蚀直到完全刻蚀该电介质层，在本实施方式中是600秒。然后停止该脉冲式刻蚀。这个步骤比类似的非脉冲式步骤提供更多的氧，因为该脉冲式处理提供更多的聚合(polymerization)并因此需要更多氧以减少聚合。
图6是具有长度y和宽度x的椭圆604的示意图。椭圆比例被定义为该长度与该宽度的比y/x。该布局特征的椭圆比例是1.69。在使用非脉冲式偏置RF的对照测试中，可发现椭圆比例是3.11。已经发现，在普通刻蚀条件下，该特征横截面趋向于在长度上增加而在宽度上缩短，导致该椭圆比例增大。意外的发现，尽管脉冲通过减慢该刻蚀处理而增加了刻蚀时间，却减少了该椭圆比例。在上述实施例中，发现该椭圆比例是1.94。
在使用该脉冲式刻蚀的另一个实施方式中，比如当该刻蚀特征的CD很大时，扭曲是不需要关心的。在这种情况下，可以在刻蚀过程中使用该脉冲偏压，而不需要相对于该掩模选择性除去该碳氟化合物的聚合物的步骤。这种刻蚀可以在整个刻蚀处理过程中使用该脉冲式刻蚀。
优选地，相对于该掩模选择性刻蚀该电介质层具有大于3比1的选择度。更优选地，该选择度大于5比1。最优选地，该选择度是无穷大的选择度。
优选地，相对于该碳基掩模选择性除去该碳氟化合物的聚合物的选择度是至少2比1。更优选地，该选择度是至少1.3比1。最优选地，该选择度是至少1.1比1。
该电介质层可以是由许多种电介质材料中的一种制成的，这些电介质材料比如是氮化硅基的、氧化硅基的、各种有机的或无机的低k电介质。
尽管上述实施例提供两次选择性刻蚀，两次之间从该掩模选择性除去该碳氟化合物的聚合物，但是在其它实施例可以提供更多的选择性刻蚀，其间选择性除去该碳氟化合物的聚合物。例如，使用五次选择性刻蚀可能要求总共三次碳氟化合物的聚合物的选择性除去。这种处理可能增加处理时间，但是会进一步减少扭曲。太多的该碳氟化合物的聚合物的选择性除去可能不期望地除去太多该碳基掩模。
该电介质的该选择性刻蚀要求提供包含碳氟化合物或氢氟碳化合物气体之一的刻蚀和聚合物气体。更优选地，该刻蚀和聚合物气体包含碳氟化合物气体。更优选地，该刻蚀和聚合物气体进一步包含含氧气体，其可以是CO2或O2，且优选地是O2。更优选地，该刻蚀和聚合物气体进一步包含轰击气体，比如Ar。
为了增加相对于该碳基掩模的除去该碳氟化合物的聚合物的选择度，更优选地，该碳基掩模是无定形碳掩模。
尽管此发明是依据几个优选实施方式进行描述的，然而存在落入本发明的范围的变更、置换和各种等同替换。还应当注意，有许多实现本发明的方法和装置的替代方式。因此，所附权利要求意在被解释为包括所有这些变更、置换和各种等同替换均落入本发明的真实精神和范围。

Claims (14)

1.一种透过碳基掩模在电介质层中刻蚀超高纵横比特征的方法，包含：
相对于该碳基掩模第一选择性刻蚀该电介质层，其中该第一选择性刻蚀提供基于碳氟化合物的聚合物在该碳基掩模上的净沉积；
停止该选择性刻蚀；
使用修整，相对于该碳基掩模选择性地完全除去该碳氟化合物的聚合物，以便该碳基掩模保留；
停止该选择性除去该碳氟化合物的聚合物；以及
相对于该碳基掩模第二选择性刻蚀该电介质层，其中该第二选择性刻蚀提供基于碳氟化合物的聚合物在该碳基掩模上的净沉积，
其中该第二选择性刻蚀，包含：
提供刻蚀气体，该刻蚀气体包含含碳氟化合物的分子和含氧分子；
提供脉冲式偏置RF信号以减少椭圆形特征的椭圆比例；以及
提供激励RF信号。
2.根据权利要求1所述的方法，其中该选择性地完全除去该碳氟化合物的聚合物，包含：
提供包含含氧气体的修整气体以灰化该碳氟化合物的聚合物；以及
激励该修整气体以形成等离子体。
3.根据权利要求1-2中任一项所述的方法，其中该相对于该碳基掩模选择性除去该碳氟化合物的聚合物具有至少1.1比1的选择度。
4.根据权利要求3所述的方法，其中该第一选择性刻蚀提供非脉冲式的偏置RF信号。
5.根据权利要求4所述的方法，其中该碳基掩模是光阻和无定形碳中的一种。
6.根据权利要求4所述的方法，其中该碳基掩模是无定形碳。
7.根据权利要求6所述的方法，其中该超高纵横比特征具有至少30∶1的纵横比。
8.根据权利要求7所述的方法，其中该第一和第二选择性蚀刻具有大于5∶1的刻蚀选择度。
9.根据权利要求8所述的方法，其中该电介质层是以氧化硅或氮化硅为基底的层。
10.根据权利要求8所述的方法，其中该电介质层是单一均匀层。
11.一种透过无定形碳掩模在单一电介质层中刻蚀多个具有至少30∶1的纵横比的特征的方法，包含：
相对于该无定形碳掩模第一选择性刻蚀该电介质层，其中该第一选择性刻蚀提供基于碳氟化合物的聚合物在该无定形碳掩模上的净沉积，包含：
向处理室提供包含含碳氟化合物的分子和含氧分子的气体；
使该气体形成等离子体；以及
停止该选择性刻蚀；
使用修整，相对于该无定形碳掩模选择性地完全除去该碳氟化合物的聚合物，该选择度至少为1.1比1，以便该无定形碳掩模保留而净的碳氟化合物的聚合物被除去，包含：
提供包含含氧气体的修整气体以灰化该碳氟化合物的聚合物；以及
激励该修整气体以形成等离子体；以及
停止该选择性除去该碳氟化合物的聚合物；以及
相对于该无定形碳掩模第二选择性刻蚀该电介质层，其中该第二选择性刻蚀提供基于碳氟化合物的聚合物在该无定形碳掩模上的净沉积，
其中该第二选择性刻蚀，包含：
提供刻蚀气体，该刻蚀气体包含含碳氟化合物的分子和含氧分子；
提供脉冲式偏置RF信号以减少椭圆形特征的椭圆比例；以及
提供激励RF信号。
12.根据权利要求11所述的方法，其中该第一选择性刻蚀提供非脉冲式的偏置RF信号。
13.根据权利要求11-12中任一项所述的方法，其中该电介质层是以氧化硅或氮化硅为基底的层。
14.根据权利要求11-12中任一项所述的方法，中该电介质层是单一均匀层。
CN200880004170.XA 2007-02-05 2008-02-04 超高纵横比电介质刻蚀 Active CN101606231B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US11/671,340 2007-02-05
US11/671,340 US7682986B2 (en) 2007-02-05 2007-02-05 Ultra-high aspect ratio dielectric etch
PCT/US2008/052944 WO2008097920A1 (en) 2007-02-05 2008-02-04 Ultra-high aspect ratio dielectric etch

Publications (2)

Publication Number Publication Date
CN101606231A CN101606231A (zh) 2009-12-16
CN101606231B true CN101606231B (zh) 2015-08-26

Family

ID=39676540

Family Applications (1)

Application Number Title Priority Date Filing Date
CN200880004170.XA Active CN101606231B (zh) 2007-02-05 2008-02-04 超高纵横比电介质刻蚀

Country Status (5)

Country Link
US (2) US7682986B2 (zh)
KR (1) KR101433990B1 (zh)
CN (1) CN101606231B (zh)
TW (1) TWI407504B (zh)
WO (1) WO2008097920A1 (zh)

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070218691A1 (en) * 2006-03-17 2007-09-20 Tokyo Electron Limited Plasma etching method, plasma etching apparatus and computer-readable storage medium
US7846846B2 (en) * 2007-09-25 2010-12-07 Applied Materials, Inc. Method of preventing etch profile bending and bowing in high aspect ratio openings by treating a polymer formed on the opening sidewalls
US8475673B2 (en) * 2009-04-24 2013-07-02 Lam Research Company Method and apparatus for high aspect ratio dielectric etch
US9224618B2 (en) * 2012-01-17 2015-12-29 Lam Research Corporation Method to increase mask selectivity in ultra-high aspect ratio etches
TWI584374B (zh) * 2012-09-18 2017-05-21 Tokyo Electron Ltd Plasma etching method and plasma etching device
KR102203460B1 (ko) 2014-07-11 2021-01-18 삼성전자주식회사 나노구조 반도체 발광소자의 제조방법
CN105810579B (zh) * 2015-01-16 2019-12-06 东京毅力科创株式会社 蚀刻方法
US9647022B2 (en) * 2015-02-12 2017-05-09 Taiwan Semiconductor Manufacturing Co., Ltd. Multi-layer structure for high aspect ratio etch
JP6861535B2 (ja) * 2017-02-28 2021-04-21 東京エレクトロン株式会社 処理方法及びプラズマ処理装置
US10020183B1 (en) * 2017-06-29 2018-07-10 Lam Research Corporation Edge roughness reduction
US10847374B2 (en) * 2017-10-31 2020-11-24 Lam Research Corporation Method for etching features in a stack
US10636655B2 (en) * 2018-03-19 2020-04-28 Applied Materials, Inc. Methods for asymmetric deposition of metal on high aspect ratio nanostructures
EP3570317A1 (en) 2018-05-17 2019-11-20 IMEC vzw Area-selective deposition of a mask material
US10957549B2 (en) 2018-10-08 2021-03-23 Micron Technology, Inc. Methods of forming semiconductor devices using mask materials, and related semiconductor devices and systems
CN110690133B (zh) * 2019-09-05 2022-06-03 长江存储科技有限责任公司 半导体结构的检测方法及其检测装置
CN115380365A (zh) * 2020-02-13 2022-11-22 朗姆研究公司 具有无穷大选择性的高深宽比蚀刻
CN113889405B (zh) * 2020-07-02 2024-07-05 长鑫存储技术有限公司 半导体结构的处理方法及形成方法
EP3968361B1 (en) 2020-07-02 2024-01-31 Changxin Memory Technologies, Inc. Semiconductor structure processing method

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6147005A (en) * 1999-07-23 2000-11-14 Worldwide Semiconductor Manufacturing Corp. Method of forming dual damascene structures
US6617253B1 (en) * 1999-07-20 2003-09-09 Samsung Electronics Co., Ltd. Plasma etching method using polymer deposition and method of forming contact hole using the plasma etching method

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4687543A (en) * 1986-02-21 1987-08-18 Tegal Corporation Selective plasma etching during formation of integrated circuitry
US5843847A (en) 1996-04-29 1998-12-01 Applied Materials, Inc. Method for etching dielectric layers with high selectivity and low microloading
US5846847A (en) * 1996-11-07 1998-12-08 Motorola, Inc. Method of manufacturing a ferroelectric device
US20010051438A1 (en) * 1997-06-25 2001-12-13 Samsung Electronics Process and apparatus for dry-etching a semiconductor layer
US6635185B2 (en) * 1997-12-31 2003-10-21 Alliedsignal Inc. Method of etching and cleaning using fluorinated carbonyl compounds
US6284149B1 (en) * 1998-09-18 2001-09-04 Applied Materials, Inc. High-density plasma etching of carbon-based low-k materials in a integrated circuit
US6368974B1 (en) * 1999-08-02 2002-04-09 United Microelectronics Corp. Shrinking equal effect critical dimension of mask by in situ polymer deposition and etching
US6569774B1 (en) * 2000-08-31 2003-05-27 Micron Technology, Inc. Method to eliminate striations and surface roughness caused by dry etch
US6831018B2 (en) * 2001-08-21 2004-12-14 Matsushita Electric Industrial Co., Ltd. Method for fabricating semiconductor device
US20030153195A1 (en) 2002-02-13 2003-08-14 Applied Materials, Inc. Method and apparatus for providing modulated bias power to a plasma etch reactor
US6759340B2 (en) * 2002-05-09 2004-07-06 Padmapani C. Nallan Method of etching a trench in a silicon-on-insulator (SOI) structure
US20050112891A1 (en) * 2003-10-21 2005-05-26 David Johnson Notch-free etching of high aspect SOI structures using a time division multiplex process and RF bias modulation
US7291550B2 (en) * 2004-02-13 2007-11-06 Chartered Semiconductor Manufacturing Ltd. Method to form a contact hole
WO2005112092A2 (en) * 2004-05-11 2005-11-24 Applied Materials, Inc. CARBON-DOPED-Si OXIDE ETCH USING H2 ADDITIVE IN FLUOROCARBON ETCH CHEMISTRY
US7276135B2 (en) 2004-05-28 2007-10-02 Lam Research Corporation Vacuum plasma processor including control in response to DC bias voltage
US7235478B2 (en) * 2005-01-12 2007-06-26 Intel Corporation Polymer spacer formation
US7344975B2 (en) * 2005-08-26 2008-03-18 Micron Technology, Inc. Method to reduce charge buildup during high aspect ratio contact etch
US7432210B2 (en) * 2005-10-05 2008-10-07 Applied Materials, Inc. Process to open carbon based hardmask
US7531102B2 (en) * 2006-03-31 2009-05-12 Intel Corporation Simultaneous selective polymer deposition and etch pitch doubling for sub 50nm line/space patterning

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6617253B1 (en) * 1999-07-20 2003-09-09 Samsung Electronics Co., Ltd. Plasma etching method using polymer deposition and method of forming contact hole using the plasma etching method
US6147005A (en) * 1999-07-23 2000-11-14 Worldwide Semiconductor Manufacturing Corp. Method of forming dual damascene structures

Also Published As

Publication number Publication date
US8906194B2 (en) 2014-12-09
US7682986B2 (en) 2010-03-23
TW200901309A (en) 2009-01-01
TWI407504B (zh) 2013-09-01
US20080188081A1 (en) 2008-08-07
WO2008097920A1 (en) 2008-08-14
US20100132889A1 (en) 2010-06-03
KR101433990B1 (ko) 2014-08-25
CN101606231A (zh) 2009-12-16
KR20090106647A (ko) 2009-10-09

Similar Documents

Publication Publication Date Title
CN101606231B (zh) 超高纵横比电介质刻蚀
CN101606232B (zh) 脉冲超高纵横比电介质蚀刻
US8329585B2 (en) Method for reducing line width roughness with plasma pre-etch treatment on photoresist
TWI447800B (zh) 光阻雙重圖形化
CN101779276B (zh) 掩模修整
CN101726993B (zh) 双层、三层掩模cd控制
CN101971291B (zh) 双掩模自对准双图案化技术(SaDPT)工艺
CN101730930B (zh) 在蚀刻高纵横比结构中降低微负载的方法
CN101779277B (zh) 用于蚀刻设在反射层下方的介电层的方法和设备
CN101809723B (zh) 蚀刻蚀刻层的方法和装置
US8470126B2 (en) Wiggling control for pseudo-hardmask
CN101971301B (zh) 利用稀有气体等离子的线宽粗糙度改进
TWI405265B (zh) 均勻控制的蝕刻

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant