CN101604549A - 电路及运行电路的方法 - Google Patents

电路及运行电路的方法 Download PDF

Info

Publication number
CN101604549A
CN101604549A CNA2009101391228A CN200910139122A CN101604549A CN 101604549 A CN101604549 A CN 101604549A CN A2009101391228 A CNA2009101391228 A CN A2009101391228A CN 200910139122 A CN200910139122 A CN 200910139122A CN 101604549 A CN101604549 A CN 101604549A
Authority
CN
China
Prior art keywords
circuit
electronic circuit
voltage regulator
voltage
described electronic
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2009101391228A
Other languages
English (en)
Other versions
CN101604549B (zh
Inventor
T·费希伦德
W·克卢格
J·察尔博克
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sunley Storage Co ltd
Original Assignee
Atmel Germany GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Family has litigation
First worldwide family litigation filed litigation Critical https://patents.darts-ip.com/?family=40848503&utm_source=google_patent&utm_medium=platform_link&utm_campaign=public_patent_search&patent=CN101604549(A) "Global patent litigation dataset” by Darts-ip is licensed under a Creative Commons Attribution 4.0 International License.
Application filed by Atmel Germany GmbH filed Critical Atmel Germany GmbH
Publication of CN101604549A publication Critical patent/CN101604549A/zh
Application granted granted Critical
Publication of CN101604549B publication Critical patent/CN101604549B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/143—Detection of memory cassette insertion or removal; Continuity checks of supply or ground lines; Detection of supply variations, interruptions or levels ; Switching between alternative supplies
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/147—Voltage reference generators, voltage or current regulators; Internally lowered supply levels; Compensation for voltage drops

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Power Sources (AREA)
  • Continuous-Control Power Sources That Use Transistors (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

本发明涉及一种电路和一种运行电路的方法，该电路具有一子电路(300)，该子电路具有多个存储元件(311，312，313)；具有一第一电压调节器(100)，该第一电压调节器可以与所述子电路(300)相连接或与所述子电路(300)相连接，用于运行所述子电路(300)；具有一第二电压调节器(200)，该第二电压调节器可以与所述子电路(300)相连接或与所述子电路(300)相连接，用于保存包含在所述存储元件(311，312，313)中的信息；具有一与所述子电路(300)相连接的开关装置(400)，该开关装置被构造用于禁用和启用所述子电路(300)的输入端(E1，E2，E3)；其中，所述电路被构造用于控制所述第一电压调节器(100)的禁用和启用以及所述子电路(300)的输入端(E1，E2，E3)的禁用和启用。

Description

电路及运行电路的方法
技术领域
本发明涉及一种电路及一种运行电路的方法。
背景技术
数字电路可以在用于信息处理的工作模式中和在与工作模式相比具有更少的电能消耗的休眠模式(英语：sleep mode或者standby)中被控制。在此，如果数字电路的存储元件在休眠模式中也由一个电压供电，那么存储元件中的信息内容就可以得到保存。为此，可以例如设置电池和/或蓄电池，它们在休眠模式中与存储元件相连接。
发明内容
本发明的任务在于，尽可能地改进电路。
该任务通过具有独立权利要求1的特征的电路来解决。有利的进一步构型是从属权利要求的主题并且包括在说明书中。
因此，提出了一种电路，该电路优选地被单片地集成在一个半导体芯片上。
所述电路具有一个子电路，其中，该子电路具有多个特别是易失性的存储元件，例如寄存器、锁存器或触发器。
所述电路具有一个第一电压调节器，该第一电压调节器可以特别地通过开关与该子电路相连接或与该子电路固定地相连接，以便运行该子电路。
所述电路具有一个第二电压调节器，该第二电压调节器可以特别地通过开关与该子电路相连接或与该子电路固定地相连接，以便保存包含在所述存储元件中的信息。
所述电路具有与所述子电路相连接的开关装置。该开关装置被构造用于禁用和启用所述子电路的输入端。为了所述禁用和启用，所述开关装置有利地连接在所述子电路的输入端的前面。优选的是，所述开关装置具有用于启用和禁用所述输入端的开关元件，例如半导体开关和/或逻辑元件和/或可开关的电平移位器。
所述电路被构造用于控制所述第一电压调节器的禁用和启用以及所述子电路的输入端的禁用和启用。有利的是，所述子电路被构造和设置用于控制。替代地或组合地，所述电路具有其他的用于控制的控制装置。
此外，本发明的任务还在于，提出一种尽可能改进的方法。
该任务通过具有独立权利要求10的特征的方法来解决。有利的进一步构型是从属权利要求的主题并且包括在说明书中。
因此，提出了一种用于运行电路的方法。
对于休眠模式，所述电路的子电路的输入端被禁用，其中，该子电路具有多个存储元件。优选的是，所述输入端被构造和设置用于进入所述子电路的信息-例如个别的比特或被串行或并行传输的比特字。为了禁用，优选的是，输入值被连接到一个固定的、预先确定的逻辑电位上，例如0或1。
在禁用了所述子电路的输入端之后，第一电压调节器被禁用，从而使得所述子电路的存储元件由所述第二电压调节器供电。优选的是，为了禁用所述第一电压调节器，该第一电压调节器被无电流地连接。
对于在休眠模式之后的工作模式，所述第一电压调节器被启用，以向所述子电路供电。与休眠模式相比，工作模式具有更高的电流消耗，特别是以便执行大量的功能，尤其执行程序流程的方法步骤。
对于工作模式，在启用了所述第一电压调节器之后，所述子电路的输入端被启用，特别是以便由所述子电路来处理通过所述输入端进入的信息。
此外，本发明的任务还在于，提出一种应用。
该任务通过具有独立权利要求11的特征的应用来解决。有利的进一步构型是从属权利要求的主题并且在说明书中对其进行了说明。
因此，提出了一种用于工作模式的第一电压调节器和用于休眠模式的第二电压调节器的应用。所述第一电压调节器和所述第二电压调节器优选地是同一个单片集成的电路的组成部分。与休眠模式相比，信息处理在工作模式中显著地增加。而与工作模式相比，电流消耗在休眠模式中显著地降低。所述电路的存储元件的存储内容在休眠模式中优选地保持不变。
电路的第一电压调节器在工作模式中为所述电路的子电路提供供电电压和工作电流。
所述电路的第二电压调节器在休眠模式中为所述子电路提供休眠电压和休眠电流。
所述第二电压调节器具有比所述电路的第一电压调节器更小的电流消耗。优选的是，所述第一电压调节器被构造成专门用于提供工作电流。优选的是，所述第二电压调节器被构造成专门用于提供休眠电流。优选的是，休眠电流与工作电流相比至少小100倍。
所描述的进一步构型不仅涉及所述电路，还涉及应用及方法。
根据一个优选的进一步构型，所述电路被构造用于控制具有所述子电路的数字状态转变的工作模式以及不具有数字状态转变或具有与工作模式相比较少数字状态转变的休眠模式。有利的是，与工作模式相比，在休眠模式中的电流消耗较少。
根据一个有利的进一步构型方案，所述电路具有一个另外的子电路。优选的是，所述另外的子电路与所述子电路的输入端和/或输出端相连接。特别地，在工作模式中，所述另外的子电路的电流消耗大于所述子电路的电流消耗。优选的是，所述另外的子电路具有发送和接收通过无线电传输的信号的功能，尤其具有一个数字信号处理装置。
优选的是，所述电路具有一个开关，该开关与所述另外的子电路和所述第二电压调节器相连接。附加地，该开关还可以与所述第一电压调节器相连接或可连接。优选地，所述电路被构造用于控制对于休眠模式而使所述另外的子电路和所述第二电压调节器断开的开关。
在一个另外的进一步构型中提出，所述开关装置具有多个可开关的电平移位器。优选的是，所述电路具有限定用于至少两个不同的电压——例如3.3V和1.8V——的元件。所述电平移位器被优选地构造和连接用于对来自和进入所述子电路中一个子电路的信息在该子电路输入端上的不同的逻辑电平之间进行转换。
在一个另外的进一步构型中，所述电路具有一个复位装置，该复位装置被构造用于输出用于复位所述子电路和/或所述另外的子电路的复位信号。优选地，该复位装置被构造用于借助控制信号来控制所述开关装置。
根据一个有利的构型提出，所述复位装置与所述第一电压调节器相连接。优选的是，所述复位装置被构造成在输入电压——特别是电池电压——第一次施加到所述电路上时启用所述第一电压调节器。
在一个另外的有利的构型中，所述复位装置具有一个存储元件，该存储元件的存储值表示输入电压第一次施加到所述电路。
优选的是，所述复位装置被构造用于通过所述子电路来使能所述第一电压调节器的启用。优选的是，该使能在第一次施加输入电压之后进行。
根据一个特别优选的构型提出，所述两个电压调节器中仅第一电压调节器具有一个调节回路，该调节回路——特别地通过分压器——与所述第一电压调节器的供电电压输出端相连接。优选的是，所述第一分压器与一个参考电压源相连。优选地，该参考电压源是一个带隙参考电压源(Bandgab-Referenzspannungsquelle)。优选的是，所述第二电压调节器具有自己的电流参考。由此，所述第二电压调节器产生自己的偏置电流(英语：self bias)。所述第二电压调节器的电流参考具有比所述第一电压调节器的带隙参考电压源更低的精度和稳定性。优选的是，所述第二电压调节器具有用于由所述偏置电流生成供电电压的电流-电压转换装置。优选的是，所述第二电压调节器与所述第一电压调节器并联地连接，从而使得该第一电压调节器的输出端和第二电压调节器的输出端相互连接。在此，所述第二电压调节器优选地具有起二极管作用的装置。有利的是，所述第二电压调节器具有连接为发射极跟随器或源极跟随器的晶体管。在此，所述晶体管起二极管的作用，从而使得没有较大的电流在二极管的截止方向上流入所述第二电压调节器。
特别有利的是，以上所述的进一步构型方案既可单独地也可组合地出现。在此情况下，所有的进一步构型方案可彼此组合。特别地，从所述电路的功能中可以得到所述方法和应用的进一步构型。一些可能的组合在结合附图对实施例的描述中进行了说明。但那里所示的进一步构型方案的组合的可能性并未穷尽。
附图说明
以下借助附图通过实施例来详细说明本发明。
附图示出：
图1：电路的第一示意性电路框图，
图2：电路的第二示意性电路框图，
图3：复位电路的示意性电路框图，以及
图4：第二电压调节器的示意性电路框图。
具体实施方式
在图1中通过一个电路框图示意性地示出了一个电路。数字子电路300具有多个存储单元311、312、313，例如为触发器或寄存器。在此，存储单元311、312、313是易失性的，从而使得在没有所施加的供电电压VDD的情况下存储在存储单元311、312、313中的信息会丢失。图1所示的实施例中的电路由电池电压VB供电。该电池电压VB可以例如在直到3.6V的电压范围内变化。与之相反，数字子电路300具有被限定用于额定为1.8V至最高为2.0V的较低的供电电压VDD的元件。
第一电压调节器100与电池电压VB相连接。该第一电压调节器100被构造用于在其输出端上为数字子电路300提供供电电压VDD。在此，第一电压调节器100被构造用于在工作模式中为数字子电路300输出供电电流。在工作模式中，数字子电路300执行信息处理的步骤，即例如执行计算、存储或类似的信息处理的步骤。为此，数字的基本单元，例如门电路、触发器等的逻辑值发生改变，其中，这些状态转变导致电容的充电和放电。在此，通过所有电容的总位移电流由第一电压调节器100通过供电电流来提供。此外，为了将供电电压VDD调节到一个稳定的值上，第一电压调节器100需要约为100μA的自己的工作电流。
此外，图1中所示的电路在休眠模式中可被控制。为此，所述电路具有初始化休眠模式的装置。例如休眠模式可以由子电路100自己或由一个相连接的电路(未在图1中示出)初始化。在休眠模式中，所述电路的电流消耗应被最小化。例如电流消耗约为0.1μA，以保证长的电池寿命。
由于第一电压调节器100具有高的自电流消耗，它在休眠模式中被禁用。为了禁用第一电压调节器100，它可以例如借助一个开关(未示出)被断开。
在休眠模式中，存储在存储元件311、312、313中的信息应被保存。原则上，子电路300可以与图1所示的实施例相反地由用于电池电压VB的元件构造，从而使得该子电路在休眠模式中仅需与用于保存所存储的信息的电池电压VB相连接。但在图1中，提出了一种另外的解决方案。
在图1所示的实施例中，一个第二电压调节器200与第一电压调节器100并联地连接，该第二电压调节器200同样提供供电电压VDD，并和第一电压调节器100一样与第一子电路100相连接。作为图1的替代方案，也可以在电压调节器100或200与子电路300之间这样地连接多个开关，使得该子电路可以借助所述开关与第一电压调节器100和/或与第二电压调节器200相连接。
第二电压调节器200具有比第一电压调节器100的自电流消耗更小的自电流消耗。第一电压调节器100提供比第二电压调节器200的最大供电电流更大的最大供电电流。在图1所示的实施例中，第一电压调节器100与第二电压调节器200并联地连接。
在图1所示的实施例中，既可以通过子电路300也可以通过复位装置500来受控制地启用第一电压调节器100。在施加输入电压VB(电池电压)之后的第一次电压升高时，通过复位装置500来启用第一电压调节器100。与第一次电压升高相关联的信息被存储在复位装置500的一个存储元件510中，例如存储在一个触发器中。然后，启用和禁用的控制功能通过复位装置500移交到子电路300。为此，复位电路500借助开关装置400断开子电路300与第一电压调节器100之间的连接。现在，子电路300可以在它那边借助控制信号en_vdd来控制第一电压调节器100的启用和禁用。有利的是，复位电路500也被构造用于例如在第一次电压升高时复位子电路300。
开关装置400被构造用于启用和禁用子电路300的输入端E1、E2、E3。在图1所示的实施例中，输入端E1、E2、E3的启用和禁用的开关功能由第一电压调节器100控制，该第一电压调节器100将用于启用和禁用输入端E1、E2、E3的控制信号vdd_ok33输出到开关装置400。
在图2中以电路框图示意性地示出了一个另外的实施例。通过分别与电路的端子930或920相连接的供电电压VDD和VSS向具有控制功能和测试功能的子电路300供电。电容器320与子电路300并联地连接。借助端子920和930可以附加地并联连接一个外部电容器910。
供电电压VDD(约1.8V)由施加到端子900上的输入电压VB(约3.3V)通过一个可被启用和可被禁用的电压调节器100(Vreg)产生。此外，还设置有一个振荡器电路700(Xosc)和一个带隙参考电压源710，它们由端子970和971上的电压EVDD和AVSS供电。
开关装置的模块410、402、403和404具有多个功能。模块401、402和403具有电平移位器，以将位于输入电压VB的电位和供电电压VDD的电位之间的信号传输到各个方向上。模块401和403的电平移位器将输入电压VB的电位的输入信号变换到相应的具有供电电压VDD的电位的信号。模块402的电平移位器将供电电压VDD的电位的输入信号变换到相应的具有输入电压VB的电位的信号。
此外，设置有一个复位电路500，该复位电路500与端子950相连接，用于接收复位信号RSTN(英语：reset)。复位信号RSTN用于独立于当前模式地通过外部的复位信号RSTN来复位电路。复位装置500具有一个另外的输入端，该输入端与第一电压调节器100的信号输出端相连接。第一电压调节器100在信号输出端上提供一个状态信号vdd_ok33，该状态信号指示已被调节的供电电压VDD。
根据前述的输入信号，复位装置500执行相应的复位功能。这将结合图3来予以详细地说明。在图2所示的实施例中，也是在施加输入电压VB(电池电压)之后的第一次电压升高时，通过复位装置500来启用第一电压调节器100。然后，启用和禁用的控制功能再次通过复位装置500移交给子电路300。为此，复位装置500将控制信号发送到开关装置的模块402，从而断开子电路300和第一电压调节器100之间的连接。子电路300借助控制信号en_vdd来启用和禁用第一电压调节器100。
子电路300被构造用于控制第一电压调节器100的启用和禁用。可以通过端子940上的信号SLP来初始化休眠模式，由此与工作模式相比电路的电流消耗被降低了。为此，输入端E4的信号SLP通过模块401的电平移位器到达子电路300。子电路300通过模块402借助信号en_vdd禁用第一电压调节器100。此外，子电路300借助信号en_bg通过模块402禁用带隙参考电压源710，以及借助信号en_osc禁用振荡器电路700。替代地，子电路300-例如在一个程序流程完成之后-可自动地初始化休眠模式。
被禁用的第一电压调节器100的状态信号vdd_ok33到达模块401和403以及复位装置500。在此，通过模块403的电平移位器来控制开关610，使得一个另外的子电路600与供电电压VDD分离。另一方面，电容620与该另外的子电路600并联地连接。该另外的子电路600被构造用于发送和接收数字数据。该另外的子电路600在工作模式中由第一电压调节器100以供电电压VDD供电。与之相反，该另外的子电路600在休眠模式中通过开关610与供电电压VDD分离。
在休眠模式中，仅第二电压调节器200(Vreglo)有效，该第二电压调节器具有与第一电压调节器100相比更小的、尤其至少小100倍的电流消耗。第一电压调节器100的供电输出端和第二电压调节器200的供电输出端相互连接并都与子电路300相连接。因为在休眠模式中也通过第二电压调节器200以供电电压VDD向子电路300供电，所以包含在存储元件311、312、313中的信息在休眠模式中也被保存。子电路300的数字元件(门电路等)的状态(低，高)保持为确定的。
与之相反，由于通过开关610的分离，该另外的子电路600的数字元件(门电路等)的状态是不确定的。为了使该另外的电路600的这些不确定的状态不影响子电路300，在图2所示的实施例中设置有开关装置的模块404，该模块被构造用于禁用和启用子电路300的输入端E2。如果在休眠模式中通过模块404的开关功能禁用了输入端E2，那么该另外的子电路600的不确定状态不会到达子电路300。同样地，用于节拍信号clk33的输入端E1通过开关装置的模块401的开关功能在休眠模式中被禁用，从而使得节拍信号clk18不到达子电路300。
在图3中示意性地示出了复位装置500。该复位装置具有多个反相器511、512、514、552、555、556，多个与非门513、553、554，触发器510、551以及一个滤波器550。为了测试目的，还设置有一个附加的端子980。复位装置500具有两个功能。复位装置500在施加输入电压VB的情况下生成复位信号，并且在端子950上过滤所述电路之外生成的复位信号rstn。
RS触发器510具有其晶体管的静态不对称性和动态不对称性。这样的实施方式导致RS触发器在施加输入电压VB的情况下进入一个确定的1状态。RS触发器510的输出信号迫使两个复位输出信号都变为低电位，这导致所有子电路300、600的复位。RS触发器510保持这个状态不变直到供电电压VDD上升。第一电压调节器100的状态信号vdd_ok33复位RS触发器510，并结束复位信号rst_pw33、rst_main33。
外部信号rstn到达并通过滤波器550，该滤波器延迟了信号的下降沿，以避免复位信号上的尖峰。与之相反，上升沿未被延迟。附加的触发器551在休眠模式中存储复位事件。这是必要的，因为子电路300在刚施加输入电压VB时还没有供电电压VDD可供其使用。因此，在供电电压VDD上升之后，第一电压调节器100的状态信号vdd_ok33重置触发器551。
在图4中在一个电路图中示意性地示出了第一电压调节器100和第二电压调节器200。
第一电压调节器具有一个具有差分放大器和驱动级的运算放大器110，该运算放大器的负输入端与带隙参考电压源710相连接。在此，带隙参考电压源710提供1.25V的参考电压。运算放大器100的输出端与一个PMOSFET输出端晶体管120相连接，该PMOSFET输出端晶体管被设计用于在工作模式中最大达到30mA的供电电流。第一电压调节器100的输出端150与晶体管120的漏极端子相连接。此外，具有电阻131和132的电阻分压器也与晶体管120的漏极端子相连接，其中，该电阻分压器的中间插头与运算放大器110的正输入端相连接。
这个从输出端经过电阻分压器到达运算放大器110的输入端的连接形成了一个调节回路。这个调节回路使得能够在工作模式中调整输出端150上的负载变化。通过该调节回路，供电电压可以稳定地被调节在1.8V的电压值上。
运算放大器110可以在休眠模式中被断开，以禁用第一电压调节器100。此外，在休眠模式中，通过开关140将电阻分压器与输出端150分离。对于调节回路所需的运算放大器110在工作模式中决定性地导致100μA的电流消耗。第二电压调节器200总是接通的。第二电压调节器具有用于电流IBIAS的电流源210，该电流IBIAS借助两个连接为电流镜的PMOS晶体管211、212被镜像到串联的、连接为MOS二极管的NMOS晶体管231、232、233。所述电流源可以例如是一个PTAT电路。
通过NMOS晶体管231、232、233下降的电压同样施加到连接为源极跟随器的NMOS晶体管220上，该NMOS晶体管220的源极与第二电压调节器220的输出端相连接并起电压调节装置的作用。在此，第二电压调节器200提供在休眠模式中的例如1.6V的供电电压VDD。该供电电压可以在休眠模式中位于1.2V和2.0V之间的范围内，而存储在子电路300的存储元件311、312、313中的信息不会丢失。因此，在工作模式中的供电电压VDD可以与休眠模式中的供电电压VDD不同。在此，第二电压调节器200不具有与第二电压调节器200的输出端相连接的调节回路。
本发明不限于图1至图4所示的构型方案。例如可以使用与在图4中说明的电压调节器电路不同的电压调节电路。根据图2的电路的功能可以特别有利地用于无线电网络系统，尤其用于根据工业标准IEEE 802.15.4的电池供电的无线电网络系统。
参考标号表：
100                             第一电压调节器
110                             运算放大器
120、211、212、220              PMOS晶体管
131、132                        电阻
140                             半导体开关
150                             输出端
200                             第二电压调节器
210                             电流源，PTAT
231、232、233                   NMOS晶体管
300                             子电路
311、312、313                   存储元件
320、620、910                   电容
400                             开关装置
401、402、403                   电平移位器
404                             开关
500                             复位装置
510                             RS触发器
511、512、514、552、555、556    反相器
513、553、554                   与非门
550                             滤波器
600                           另外的子电路
700                           振荡器电路
710                           带隙参考电压源
900、920、930、940、950、970、端子
971、980

Claims (11)

1.一种电路，
-具有一子电路(300)，该子电路具有多个存储元件(311，312，313)，
-具有一第一电压调节器(100)，该第一电压调节器可以与所述子电路(300)相连接或与所述子电路(300)相连接，用于运行所述子电路(300)，
-具有一第二电压调节器(200)，该第二电压调节器可以与所述子电路(300)相连接或与所述子电路(300)相连接，用于保存包含在所述存储元件(311，312，313)中的信息，
-具有一与所述子电路(300)相连接的开关装置(400)，该开关装置被构造用于禁用和启用所述子电路(300)的输入端(E1，E2，E3)，
-其中，所述电路被构造用于控制所述子电路(300)的输入端(E1，E2，E3)的禁用和启用，并且
-其中，所述子电路(300)被构造用于借助一控制信号(en_vdd)来控制所述第一电压调节器(100)的禁用和启用。
2.根据权利要求1所述的电路，该电路被构造用于控制具有所述子电路(300)的数字状态转变的工作模式以及不具有数字状态转变或具有与所述工作模式相比减少的数字状态转变的休眠模式。
3.根据以上权利要求中任一项所述的电路，
-具有一另外的子电路(600)，
-具有一开关(610)，该开关与所述另外的子电路(600)以及所述第二电压调节器(200)相连接，
-其中，所述电路被构造用于控制对于休眠模式而使所述另外的子电路(600)和所述第二电压调节器(200)断开的开关(610)。
4.根据以上权利要求中任一项所述的电路，在该电路中，所述开关装置具有多个可开关的电平移位器(401，402，403)。
5.根据以上权利要求中任一项所述的电路，
-具有一复位装置(500)，该复位装置被构造来输出用于复位所述子电路(300)和/或所述另外的子电路(600)的复位信号。
6.根据权利要求5所述的电路，
-在该电路中，所述复位装置(500)与所述第一电压调节器(100)相连接并且该复位装置(500)被构造用于在一输入电压(VB)第一次施加到所述电路时启用所述第一电压调节器(100)。
7.根据权利要求5或6所述的电路，
-在该电路中，所述复位装置(500)具有一存储元件(510)，该存储元件的存储值表示一输入电压(VB)第一次施加到所述电路。
8.根据权利要求5至7中任一项所述的电路，
-在该电路中，所述复位装置(500)被构造用于通过所述子电路(300)来使能所述第一电压调节器(100)的启用。
9.根据以上权利要求中任一项所述的电路，在该电路中，所述两个电压调节器(100，200)中仅所述第一电压调节器(100)具有一调节回路，该调节回路-尤其通过一分压器(131，132)-与所述第一电压调节器(100)的一供电电压输出端相连接。
10.运行电路的方法，
-在该方法中，对于休眠模式，一具有多个存储元件(311，312，313)的子电路(300)的输入端(E1，E2，E3)被禁用，
-在该方法中，在所述子电路(300)的输入端(E1，E2，E3)被禁用之后通过所述子电路(300)来禁用一第一电压调节器(100)，使得所述子电路(300)的存储元件(311，312，313)由一第二电压调节器(200)供电，
-在该方法中，对于休眠模式之后的工作模式，通过所述子电路(300)来启用所述第一电压调节器(100)，以向所述子电路(300)供电，以及
-在该方法中，在所述第一电压调节器(100)被启用之后启用所述子电路(300)的输入端(E1，E2，E3)。
11.一电路的用于工作模式的第一电压调节器(100)的、以及一电路的用于休眠模式的第二电压调节器(200)的应用，所述第一电压调节器(100)为一子电路(300)提供供电电压(VDD)和工作电流，所述第二电压调节器(200)为所述子电路(300)提供休眠电压和休眠电流，其中，所述第二电压调节器(200)具有比所述第一电压调节器(100)更小的电流消耗，并且其中，通过所述子电路(300)来启用和禁用所述第一电压调节器(100)。
CN2009101391228A 2008-06-09 2009-05-07 电路及运行电路的方法 Expired - Fee Related CN101604549B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE102008027392.9 2008-06-09
DE102008027392.9A DE102008027392B4 (de) 2008-06-09 2008-06-09 Schaltung und Verfahren zum Betrieb einer Schaltung

Publications (2)

Publication Number Publication Date
CN101604549A true CN101604549A (zh) 2009-12-16
CN101604549B CN101604549B (zh) 2013-09-04

Family

ID=40848503

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2009101391228A Expired - Fee Related CN101604549B (zh) 2008-06-09 2009-05-07 电路及运行电路的方法

Country Status (4)

Country Link
US (2) US8193792B2 (zh)
EP (1) EP2133881A1 (zh)
CN (1) CN101604549B (zh)
DE (1) DE102008027392B4 (zh)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102008027392B4 (de) * 2008-06-09 2019-03-21 Atmel Corp. Schaltung und Verfahren zum Betrieb einer Schaltung
DE102008053536B4 (de) * 2008-10-28 2011-12-01 Atmel Automotive Gmbh Schaltung, Verwendung und Verfahren zum Betrieb einer Schaltung
US8230247B2 (en) * 2011-12-30 2012-07-24 Intel Corporation Transferring architectural functions of a processor to a platform control hub responsive to the processor entering a deep sleep state
US9606558B2 (en) * 2014-03-04 2017-03-28 Qualcomm Technologies International. Ltd. Lower power switching linear regulator
GB2531394B (en) * 2014-03-04 2021-01-27 Qualcomm Technologies Int Ltd Low-power switching linear regulator
US9299419B1 (en) 2015-02-02 2016-03-29 Qualcomm Incorporated System and method for dynamically adjusting memory rail voltage
US9618956B2 (en) * 2015-06-08 2017-04-11 Texas Instruments Incorporated On-chip power-domain supply drooping for low voltage idle/standby management

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6798709B2 (en) * 2002-04-25 2004-09-28 Samsung Electronics Co., Ltd. Memory device having dual power ports and memory system including the same
US7307907B2 (en) * 2003-12-11 2007-12-11 Texas Instruments Incorporated SRAM device and a method of operating the same to reduce leakage current during a sleep mode

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60176121A (ja) 1984-02-22 1985-09-10 Toshiba Corp 電圧降下回路
JP2001155487A (ja) 1999-11-30 2001-06-08 Mitsubishi Electric Corp 半導体集積回路および半導体集積回路システム
US6552447B1 (en) * 2000-09-14 2003-04-22 Toshiba Tec Kabushiki Kaisha Power supplying apparatus, image forming apparatus and method of controlling the same
IT1320666B1 (it) * 2000-09-22 2003-12-10 St Microelectronics Srl Circuito di comando di un regolatore di tensione variabile di unamemoria non volatile con decodifica gerarchica di riga.
US6628013B2 (en) * 2000-09-28 2003-09-30 Intel Corporation Redundant power subsystem
KR100471168B1 (ko) 2002-05-27 2005-03-08 삼성전자주식회사 반도체 메모리 장치의 불량 셀을 스크린하는 회로, 그스크린 방법 및 그 스크린을 위한 배치 방법
KR20030091499A (ko) 2002-05-28 2003-12-03 팀버빌 주식회사 스틸벽체 구조
KR100463201B1 (ko) * 2002-05-28 2004-12-23 삼성전자주식회사 파워 검출 회로, 이를 이용한 플래시 메모리 장치, 그 플래시 메모리 장치의 파워-온 독출 신호 발생 방법 및 플래시 메모리 장치의 안정적인 파워-온 독출 방법
US6795366B2 (en) 2002-10-15 2004-09-21 Samsung Electronics Co., Ltd. Internal voltage converter scheme for controlling the power-up slope of internal supply voltage
US7602167B2 (en) * 2003-01-06 2009-10-13 Texas Instruments Incorporated Reconfigurable topology for switching and linear voltage regulators
US6922370B2 (en) 2003-12-11 2005-07-26 Texas Instruments Incorporated High performance SRAM device and method of powering-down the same
US7345931B2 (en) 2005-08-01 2008-03-18 Infineon Technologies Ag Maintaining internal voltages of an integrated circuit in response to a clocked standby mode
US7417494B2 (en) * 2005-09-29 2008-08-26 Hynix Semiconductor Inc. Internal voltage generator
JP2008028852A (ja) * 2006-07-24 2008-02-07 Felica Networks Inc 情報処理端末、データ選択処理方法、およびプログラム
US8013473B2 (en) * 2006-09-01 2011-09-06 Atmel Corporation Detector based combination regulator
US20080238378A1 (en) * 2007-03-30 2008-10-02 Uan-Zo-Li Alexander Voltage regulator
US7925910B2 (en) * 2007-07-19 2011-04-12 Micron Technology, Inc. Systems, methods and devices for limiting current consumption upon power-up
US9519300B2 (en) * 2007-12-20 2016-12-13 Ken Tsz Kin Mok Reducing cross-regulation interferences between voltage regulators
DE102008027392B4 (de) * 2008-06-09 2019-03-21 Atmel Corp. Schaltung und Verfahren zum Betrieb einer Schaltung

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6798709B2 (en) * 2002-04-25 2004-09-28 Samsung Electronics Co., Ltd. Memory device having dual power ports and memory system including the same
US7307907B2 (en) * 2003-12-11 2007-12-11 Texas Instruments Incorporated SRAM device and a method of operating the same to reduce leakage current during a sleep mode

Also Published As

Publication number Publication date
US8193792B2 (en) 2012-06-05
US20120236674A1 (en) 2012-09-20
EP2133881A1 (de) 2009-12-16
US8415939B2 (en) 2013-04-09
US20090302821A1 (en) 2009-12-10
DE102008027392B4 (de) 2019-03-21
DE102008027392A1 (de) 2009-12-31
CN101604549B (zh) 2013-09-04

Similar Documents

Publication Publication Date Title
CN101604549B (zh) 电路及运行电路的方法
EP2022056B1 (en) Sram leakage reduction circuit
CN1679109B (zh) 减小状态保持电路功耗的方法、状态保持电路以及电子器件
EP3273320B1 (en) Tunable voltage regulator circuit
US20140167813A1 (en) Digital clamp for state retention
US8004924B2 (en) Voltage regulator for memory
CN104321817A (zh) 具有改进的写余量的存储器单元
CN108205348B (zh) 用于调节电子设备的启动和操作电压的电路
US8355293B2 (en) Retention voltage generation
US11398813B2 (en) Integrated oscillator
CN111934657A (zh) 一种低功耗上电复位和掉电复位电路
US20050010887A1 (en) Nested voltage island architecture
CN109765961B (zh) 系统芯片
KR100299816B1 (ko) 전압발생회로
US7315196B2 (en) Voltage generating circuit that produces internal supply voltage from external supply voltage
US8581560B2 (en) Voltage regulator circuit for generating a supply voltage in different modes
US9348770B1 (en) Non-volatile semiconductor memory device with temporary data retention cells and control method thereof
CN108111150B (zh) 上电复位电路及集成电路和eeprom系统
CN210835769U (zh) 适用于大容量sim卡芯片的新型ldo电路
Amaya et al. A multi-level power-on reset for fine-grained power management
CN108776501B (zh) Ldo和por的复用电路
CN219458901U (zh) 提供电源的装置
CN115202429B (zh) 应用于低压差线性稳压器中固定和可调版本切换的电路
CN104137416B (zh) 电压检测电路和电子电路
US9099993B2 (en) Circuit for reverse biasing inverters for reducing the power consumption of an SRAM memory

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
TR01 Transfer of patent right
TR01 Transfer of patent right

Effective date of registration: 20200521

Address after: 4-5 Hall Road, Sandford, 18 Dublin, Ireland

Patentee after: Sunley storage Co.,Ltd.

Address before: Heilbronn

Patentee before: Atmel Germany GmbH

CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20130904