CN101599763B - 时间误差检测装置与其方法 - Google Patents

时间误差检测装置与其方法 Download PDF

Info

Publication number
CN101599763B
CN101599763B CN2009101453949A CN200910145394A CN101599763B CN 101599763 B CN101599763 B CN 101599763B CN 2009101453949 A CN2009101453949 A CN 2009101453949A CN 200910145394 A CN200910145394 A CN 200910145394A CN 101599763 B CN101599763 B CN 101599763B
Authority
CN
China
Prior art keywords
signal
clock signal
clock
intermediary
edge
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN2009101453949A
Other languages
English (en)
Other versions
CN101599763A (zh
Inventor
谢鸿元
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Realtek Semiconductor Corp
Original Assignee
Realtek Semiconductor Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Realtek Semiconductor Corp filed Critical Realtek Semiconductor Corp
Publication of CN101599763A publication Critical patent/CN101599763A/zh
Application granted granted Critical
Publication of CN101599763B publication Critical patent/CN101599763B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/091—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector using a sampling device
    • G—PHYSICS
    • G04—HOROLOGY
    • G04F—TIME-INTERVAL MEASURING
    • G04F10/00—Apparatus for measuring unknown time intervals by electric means
    • G04F10/005—Time-to-digital converters [TDC]
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K21/00—Details of pulse counters or frequency dividers
    • H03K21/02—Input circuits
    • H03K21/023—Input circuits comprising pulse shaping or differentiating circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K23/00—Pulse counters comprising counting chains; Frequency dividers comprising counting chains
    • H03K23/58—Gating or clocking signals not applied to all stages, i.e. asynchronous counters
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/153—Arrangements in which a pulse is delivered at the instant when a predetermined characteristic of an input signal is present or at a fixed time interval after this instant
    • H03K5/1534—Transition or edge detectors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/10—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L2207/00—Indexing scheme relating to automatic control of frequency or phase and to synchronisation
    • H03L2207/50—All digital phase-locked loop

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Manipulation Of Pulses (AREA)
  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)

Abstract

时间误差检测装置与其方法。该估计方法包含有：利用第一时钟信号取样第二时钟信号且检测一第二时钟信号的边沿以产生一边沿信号；利用第一时钟信号再取样第二时钟信号以产生一延迟的边沿信号；在一由边沿信号所定义的期间内，使用一非同步计数器计算一第一时钟信号的时钟边沿的数量以产生一第一中介码；使用一时间至数字转换器产生一第二中介码以代表一介于第二时钟信号与延迟的边沿信号的时间差；并且使用第一中介码与第二中介码的加权总数产生一输出码。

Description

时间误差检测装置与其方法
技术领域
本发明涉及一种电子电路，特别涉及一种时间误差检测器。
背景技术
当锁相回路能够产生界限清楚的频率时，其将为一关键的电路。已知技术利用一相位频率检测器(phase-frequency detector)与一电荷泵(chargepump)撷取一参考时钟与一振荡器时钟间的时间关系。此已知方法的本质为模拟方法。然而，模拟电路有其缺点，例如：易受电路影响、尺寸不易缩小等问题。
发明内容
本发明阐述了一种以时间误差检测器为基础的非同步计数器，该非同步计数器可利用一数字化的实施装置取代传统模拟方式的相位频率检测器以及电荷泵。
本发明的一实施例公开了一种时间误差检测器的装置。该装置接收一第一时钟，一第二时钟，以及一抖动信号，并且产生一时间误差。时间误差检测器包含有一边沿检测器(edge detector)、一非同步计数器(asynchronous counter)、一时间至数字转换器(TDC)，以及一时间误差估计器。边沿检测器接收第一时钟、第二时钟REFCLK、及抖动信号，并产生一脉冲信号、一抖动脉冲信号、及一延迟抖动信号。抖动信号与第二时钟重新同步，以产生延迟抖动信号。边沿检测器检测一第二时钟的上升转换缘，并且依据延迟抖动信号的二进制值产生脉冲信号与抖动脉冲信号。非同步计数器接收第一时钟，并由边沿检测器接收脉冲信号，且产生一第一数字输出。而该第一数字输出是在两相邻的脉冲信号期间的第一时钟正沿的数量。时间至数字转换器接收第二时钟，并由边沿检测器接收抖动脉冲信号，且产生一第二数字输出。该第二数字输出是代表第二时钟的正沿与紧接其后的抖动脉冲信号正沿间的时间差。时间误差估计器利用第一数字输出产生一粗调时间误差，而且也利用延迟抖动信号与第二数字输出产生一微调时间误差。粗调时间误差减去微调时间误差即可决定时间误差。
附图说明
图1显示本发明一实施例的数字化锁相回路的示意图。
图2显示本发明一实施例的时间误差检测器的示意图。
图3A显示本发明图2边沿检测器一实施例的示意图。
图3B显示一当延迟抖动信号为一个二进制的0时的图3A的边沿检测器时序图。
图3C显示一当延迟抖动信号为一个二进制的1时的图3A的边沿检测器时序图。
图4A显示本发明一实施例的非同步计数器的示意图。
图4B显示本发明一实施例的纹波计数器的示意图。
图4C显示本发明的一实施例的非同步计数器的时序图。
图5显示本发明的一实施例时间至数字转换器的示意图。
图6显示本发明一实施例的时间误差估计器的示意图。
【主要元件符号说明】
100全数字锁相回路
110时间误差检测器
120回路滤波器
130数字控制振荡器
210边沿检测器
220非同步计数器
230时间至数字转换器
240时间误差估计器
410有限状态机。
306、401、402、403、614多工器
404、405纹波计数器
303  逻辑门
301、302、304、305、307、400-0～400-(N-1)、411、412、502、602、611、612触发器
413、414与非门
501延迟单元
503正沿检测逻辑
600粗调时间误差估计器
610微调时间误差估计器
601、615、620总合器
613乘法器
具体实施方式
本发明中，公开了数个特定的详细说明的范例，如电子电路、元件，以及方法，以令读者充分了解整个发明的实施例。然而，本领域技术人员将了解本发明并不限制在此些实施例，只要不脱离本发明的要旨，本领域技术人员可进行各种变形或变更。
图1显示本发明一实施例的数字锁相回路的示意图。数字锁相回路(All-digital phase-locked loop)100包含有一时间误差检测器(Time ErrorDetector)110、一回路滤波器(Loop filter)120、以及一数字控制振荡器(DCO)130。一实施例中，时间误差检测器110接收来自数字控制振荡器130传输的一第一时钟DCOCLK、一第二时钟REFCLK、及一抖动信号(Dithersignal)DS，并且产生一时间误差TE，该时间误差TE代表介于第一时钟DCOCLK与一假设欲得(Fictitiously desired)时钟间的差异。该假设欲得时钟由第二参考时钟REFCLK而得。回路滤波器120利用时间误差TE产生一控制信号来调整数字控制振荡器130的振荡频率。时间误差检测器110的操作方式为了减少第一时钟与假设欲得时钟间的时间误差。而抖动信号DS则为了减少或消除第一时钟的参考与分数突波(Reference and fractionspurs)。如果电路不需要该抖动信号，则可忽略抖动信号DS或将其预设为0。
图2显示本发明一实施例的时间误差检测器的示意图。时间误差检测器110包含有一边沿检测器210、一非同步计数器220、一时间至数字转换器(TDC)230、以及一时间误差估计器240。一实施例，边沿检测器210接收第一时钟DCOCLK、第二时钟REFCLK、及抖动信号DS，并产生一脉冲信号PS、一抖动脉冲信号DPS，以及一延迟抖动信号DDS。边沿检测器210检测第二时钟REFCLK的正沿以产生相对应的脉冲信号PS。抖动信号DS与第二时钟REFCLK重新同步(Re-synchronize)以成为延迟抖动信号DDS。抖动脉冲信号DSP依据该延迟抖动信号的二进制值来产生。
一实施例，非同步计数器220接收第一时钟DCOCLK与脉冲信号PS，并产生一第一数字值CNT_VAL。其中，第一数字值CNT_VAL即为脉冲信号PS的两相邻正沿期间的第一时钟的正沿数目。第一数字值CNT_VAL是用以提供给时间误差估计器240决定一粗调的时间误差。
一实施例中，时间至数字转换器230接收第二时钟REFCLK与抖动脉冲信号DPS，并且产生一第二数字值TDC_VAL。其中，第二数字值TDC_VAL由估计第二时钟REFCLK的正沿与紧接其后的抖动脉冲信号DPS正沿间的时间差。第二数字值TDC_VAL用以提供给时间误差估计器240来决定一微调时间误差。
一实施例，时间误差估计器240接收第一数字值CNT_VAL、第二数字值TDC_VAL、延迟抖动信号DDS、及第二时钟REFCLK，并产生时间误差TE。时间误差估计器240利用第一数字值CNT_VAL产生粗调时间误差，而利用延迟抖动信号DDS与第二数字值TDC_VAL产生微调时间误差。粗调时间误差减去微调时间误差可决定出时间误差TE。
图3A显示本发明图2边沿检测器210一实施例的示意图。一实施例中，边沿检测器210接收第一时钟DCOCLK、第二时钟REFCLK、及抖动信号DS，并产生脉冲信号PS、抖动脉冲信号DPS，以及延迟抖动信号DDS。图3A例中，边沿检测器210利用一触发器301、一触发器302，以及一逻辑门303来检测第二时钟REFCLK的正沿，并且产生相对应的脉冲信号PS。边沿检测器210采用第一时钟DCOCLK作为触发器301的控制时钟，并依据此时钟取样第二时钟REFCLK。触发器301的输出耦接至触发器302的数据输入，而触发器302亦以第一时钟DCOCLK作为其控制时钟。触发器301的输出与触发器302的反向输出(Negated output)经过与门的与逻辑运算(AND)后产生脉冲信号PS。
边沿检测器210还利用一触发器304将抖动信号DS重新同步以产生延迟抖动信号DDS。而触发器304由第二时钟REFCLK的正沿作为其控制时钟。边沿检测器210也利用一触发器305、一多工器306、及一触发器307来产生延迟抖动信号DPS。触发器301的输出耦接至触发器305的数据输入，而触发器305以第一时钟DCOCLK的负沿作为控制时钟。当延迟抖动信号DDS是二进制0时，触发器301的输出耦接至多工器306的输出；当延迟抖动信号DDS是二进制1时，则触发器305的输出耦接至多工器306的输出。多工器306的输出耦接至触发器307的数据输入，且触发器307以第一时钟DCOCLK的负沿作为其控制时钟。触发器307用以产生抖动脉冲信号DPS，本实施例中，信号抖动的数目可为第一时钟周期的一半，或为第一时钟周期的1.5倍。如果延迟抖动信号DDS是二进制0，则抖动的数目等于第一时钟周期的一半；若延迟抖动信号DDS是二进制1，则抖动的数目即等于第一时钟周期的1.5倍。本发明中，许多不同的信号抖动次数都可适用于本发明各种不同的实施例，且信号抖动信号的数值不限于二进制，本领域技术人员应能理解如何实施，因此不再赘述各种详细的实施方式。另外，抖动信号的目的之一在于减少或消除第一时钟的参考与分数突波。
图3B显示当延迟抖动信号DDS为二进制0时的边沿检测器210的时序图。图3C显示当延迟抖动信号DDS为二进制1时的边沿检测器210的时序图。在图示中，时间差TD是一介于第二时钟REFCLK正沿与紧接其后的抖动脉冲信号DPS正沿的时间差。时间差TD包含有三个分量：第一分量td1为第二时钟REFCLK正沿与紧接其后第一时钟DCOCLK正沿的时间差，第二分量td2为抖动量，以及第三分量td3为触发器的延迟。
图4A显示本发明一实施例的非同步计数器220的示意图。一实施例中，非同步计数器220接收第一时钟DCOCLK与脉冲信号PS，并产生第一数字值CNT_VAL。该第一数字值CNT_VAL是介于脉冲信号PS的两相邻正沿期间的第一时钟DCOCLK正沿的数目。第一数字值CNT_VAL是一多位数字值，其位宽度(Bit width)取决于脉冲信号PS的两相邻正沿的期间最大可能的第一时钟DCOCLK正沿数量。
第一数字值CNT_VAL的累积大小表示截至目前为止所接收的第一时钟DCOCLK正沿的总数。将累积的数值减去一预期的数值可得到一粗调时间误差。本发明涉及，利用非同步计数器以一预设方法来估计全数字化锁相回路100中的时间误差。本实例可称为一非同步乒乓计数器(Ping-pongcounter)。本发明在以下的内容公开非同步乒乓计数器实施例的同时，本领域技术人员应可了解本发明内容与方法可能的各种变形或变更、且据以实施，这些变形变更的实施方式均不脱离本发明的要旨与保护范围。
图4A中，非同步乒乓计数器220包含一双纹波计数器(Dual ripplecounter)400与一有限状态机410。双纹波计数器400包含一多工器401、一多工器402、一多工器403、一第一纹波计数器404、及一第二纹波计数器405。双纹波计数器400可以一乒乓模式运作。每一介于脉冲信号两相邻正沿的时间周期可称为一时间间隙(time slot)。当其中一纹波计数器在目前时间间隙中接收第一时钟DCOCLK的正沿时，另一纹波计数器则用于计算先前时间间隙中的第一时钟DCOCLK的正沿数量，并且产生第一数字值CNT_VAL，反之亦然。
图4B显示本发明一实施例的纹波计数器404(或405)的示意图。纹波计数器404(或405)包含有一触发器400-0～400-(N-1)。所需要的触发器的总数(即N)可视输入信号CP正沿的最大可能数而定。每一触发器400具有一时钟输入引脚、一数据输入引脚、一输出引脚、一反向输出引脚、及一重置引脚。当一触发器400在其输入引脚接收到时钟的正沿，触发器400即可在数据输入引脚取样出一个二进位数值并输出至输出引脚，而该二进位数值的反向数值(Negative value)则输出至反向输出引脚。一个位于重置引脚的二进位数值0可重置触发器，例如触发器400被重置后，位于其输出引脚以及反向输出引脚的数值将分别成为二进制0与二进位制1。触发器400-0的时钟输入引脚由输入信号CP所驱动，而其他触发器的时钟输入引脚(400-1至400-(N-1))由先前的触发器的反向输出驱动。由于纹波计数器的特性，输入信号CP的正沿通过计数器时将呈现小振幅纹波振荡(Rippled)。在纹波振荡停止后，所有触发器的输出引脚的数据代表输入信号CP正沿的数目。接着，当重置信号RESET变为二进制0时，所有的触发器将会被重置。
非同步计数器220中纹波计数器的选择依据有限状态机410产生的信号SEL的二进制值而定。当信号SEL为二进制1时，多工器401耦接第一时钟DCOCLK，且将第一时钟DCOCLK输入至第一纹波计数器404，以作为其输入信号CP；而第二纹波计数器405的输入信号CP则通过多工器402的耦接接地端而为二进制的0。在相同的时间间隙中，第二纹波计数器405的输出信号Q通过多工器403耦接输出CNT_VAL。此配置为了使第一纹波计数器404于目前的时间间隙接收第一时钟DCOCLK，及为了使第二纹波计数器405停止接收第一时钟DCOCLK，且于先前的时间间隙中产生出第一时钟DCOCLK正沿的数目。
当信号SEL是二进制0时，多工器402耦接第一时钟DCOCLK，且将第一时钟DCOCLK输入至第二纹波计数器405，以作为其输入信号CP；而第一纹波计数器404的输入信号CP则经由多工器401耦接接地端而为二进制0。在相同的时间间隙中，第一纹波计数器404的输出信号Q经由多工器403耦接到输出CNT_VAL。此配置为了使第二纹波计数器405于目前的时间间隙接收第一时钟DCOCLK，及为了使第一纹波计数器404停止接收第一时钟DCOCLK，且于先前的时间间隙中产生出第一时钟DCOCLK正沿的数目。
有限状态机410接收由边沿检测器210所产生的脉冲信号PS。有限状态机410包含有一触发器411、一触发器412、一与非门413、及另一与非门414。脉冲信号PS连续地触发触发器411。触发器411的输出耦接至触发器412的数据输入，其中触发器412以第一时钟DCOCLK的负沿作为其控制时钟。触发器412的输出引脚的二进位制数据为上述信号SEL。由于触发器412是以第一时钟DCOCLK的负沿来控制，所以每当第一时钟DCOCLK为一个二进制0时，信号SEL将改变其数值。如此一来，当信号SEL转换其数值由二进制1至0、或由二进制的0至1时，双纹波计数器400内部的信号网络CP1与CP0并不会产生任何脉冲干扰。
信号SEL切换至二进制1之前，与非门413会产生二进制0(RESET1)以清除第一纹波计数器404的先前存储的内容。当信号SEL的数值变成二进制1时，第一时钟DCOCLK通过多工器401耦接至第一纹波计数器404的输入，且第一纹波计数器404于目前时间间隙接收第一时钟DCOCLK正沿。同时，第二纹波计数器405通过多工器402耦接其输入至二进制0以停止接收第一时钟DCOCLK的任何信号正沿，以及通过多工器403耦接其输出至输出信号CNT_VAL。
信号SEL切换至二进制0之前，与非门414会产生一个二进位制的0(RESET0)以清除第二纹波计数器405的先前存储的内容。当信号SEL数值变成二进制0时，第一时钟DCOCLK通过多工器402耦接至第二纹波计数器405的输入，且第二纹波计数器405于目前的时间间隙接收第一时钟DCOCLK正沿。同时，第一纹波计数器404通过多工器401耦接其输入至二进制0以停止接收第一时钟DCOCLK的任何信号正沿，以及通过多工器403耦接其输出至信号CNT_VAL。
图4C显示本发明的一实施例的非同步计数器220的时序图。
一实施例中，时间至数字转换器230接收第二时钟REFCLK与抖动脉冲信号DPS，并产生一第二数字值TDC_VAL，该第二数字值TDC_VAL介于第二时钟REFCLK的正沿与紧接其后的抖动脉冲信号DPS正沿间的时间差。
图5显示本发明的一实施例时间至数字转换器230的示意图。时间至数字转换器230包含有多个延迟单元501、多个触发器502，以及一正沿检测逻辑(正沿转换检测器与编码器)503。第二时钟REFCLK通过多个延迟单元501以产生多个多相位时钟。每一延迟单元501具有一预先定义的(Nominal)缓冲延迟长度Δ。该多个多相位时钟用以于多个触发器502中取样抖动脉冲信号DPS。所需要的延迟单元501与触发器502的分别的总数(即M)依据一最大可能时间差TD而定。其中，时间差TD为第二时钟REFCLK与抖动脉冲信号DPS的正沿数目的差。接着，将多个触发器502的取样结果输入至正沿检测逻辑503，以产生第二数字值TDC_VAL。第二数字值TDC_VAL为一多位数字值，其位宽度取决于第二时钟REFCLK的正沿与抖动脉冲信号DPS正沿间的最大可能时间差TD。
正沿检测逻辑503可采用以下演算法决定第二数字值TDC_VAL：
if(R(0)＝＝1)  TDC_VAL＝0，
else if(R(1)＝＝1&R(0)＝＝0)TDC_VAL＝1，
else if(R(2)＝＝1&R(1)＝＝0)TDC_VAL＝2，
else if(R(3)＝＝1&R(2)＝＝0)TDC_VAL＝3，
else if(R(M-1)＝＝1&R(M-2)＝＝0)  TDC_VAL＝M-1，
else    TDC_VAL＝M；
一实施例中，时间误差估计器240接收延迟抖动信号DDS、第一数字值CNT_VAL、第二数字值TDC_VAL，以及第二时钟REFCLK，并产生时间误差TE。图6显示本发明一实施例的时间误差估计器240的示意图。时间误差估计器240用以估计锁相回路100的时间误差TE。时间误差估计器240包含有一粗调时间误差估计器600、一微调时间误差估计器610，以及一总合器(summer)620。
粗调时间估计器600接收第一数字值CNT_VAL与第二时钟REFCLK，并产生一粗调时间误差621。第一数字值CNT_VAL为每一时间间隙中第一时钟DCOCLK的正沿数目。一目前的时间间隙的时间误差可以由第一数字值CNT_VAL减去一除比率(division ratio)603计算而得，此时间误差的累积值即为粗调时间误差621。由于粗调时间误差621的量化区间为第一时钟的一个周期长度，所以粗调时间误差621本质上是属于粗调性质。粗调时间估计器600包含有一总合器601与多个触发器602以存储粗调时间误差621。多个触发器602所需的数量必须足够大，而得以存储粗调时间误差621的最大值与最小值，且多个触发器602以第二时钟REFCLK的负沿作为其控制时钟。如此一来，第一数字值CNT_VAL将拥有足够的时间来变为稳定。
微调时间估计器610接收延迟抖动信号DDS、第二数字值TDC_VAL、及第二时钟REFCLK，并产生一微调时间误差622。第二数字值TDC_VAL为在一第二时钟REFCLK的正沿与紧接其后抖动脉冲信号DPS的正沿期间估计时间差TD所得的值。时间差TD的量测大小有关于时间至数字转换器230中缓冲延迟长度Δ的数目，而量测出时间差TD即可得到第二数字值TDC_VAL。而因为第二数字值TDC_VAL量化区间只有一个缓冲延迟长度Δ，所以其解析度是属于微调性质。但第一数字值CNT_VAL以第一时钟的周期数目来表示。一转换增益(Conversion gain)623乘以第二数字值TDC_VAL后，可将第二数字值TDC_VAL转换为与第一数字值CNT_VAL相同的格式。
微调时间估计器610包含有一触发器611、多个触发器612、一乘法器613、一多工器614、及一加法器615。触发器611与多个触发器612以第二时钟REFCLK的负沿作为其控制时钟。如此一来，第二数字值TDC_VAL与延迟抖动信号DDS将拥有足够的时间变为稳定。通过将多个触发器612的输出乘上乘法器613的转换增益623，使误差616可采用第一时钟周期的数目来表示。
依据延迟抖动信号DDS，抖动脉冲信号DPS在边沿检测器210中被延迟一预定的延迟时间td2。如果延迟抖动信号DDS为二进制0，则延迟量等于第一时钟周期的一半。如果延迟抖动信号DDS为二进制1，则延迟量等于第一时钟周期的1.5倍。此倍数0.5或1.5倍可由多工器614所选择，并且在总合器615中减去误差值616，以估计出介于第二时钟REFCLK正沿与紧接其后的第一时钟DCOCLK正沿的时间差td1。总合器615的输出为微调时间误差622。
总合器620输出时间误差TE，其中时间误差TE为粗调时间误差621减去微调时间误差622的值。
本发明中，公开了以非同步计数器为基础的时间误差检测器，以令本领域技术人员充分了解整个发明的实施例。然而，本领域技术人员将了解本发明并不限制于这些实施例，只要不脱离本发明的要旨，本领域技术人员可进行各种变形或变更。例如，上述各种延迟时间的长度、信号延迟量与时钟周期的比例关系可依据设计者的需求任意调整，并不限于上述说明。

Claims (22)

1.一种用以接收一第一时钟信号与一第二时钟信号且输出一数字码的装置，该装置包含有：
一取样电路，用以利用第一时钟信号取样第二时钟信号以产生一第一中介时钟信号，将该第二时钟信号与一抖动信号重新同步以产生一延迟抖动信号，依据该延迟抖动信号对第二时钟信号进行多级取样来产生一第二中介时钟信号；
一非同步计数器，用以接收该第一时钟信号和第一中介时钟信号以输出一第一中介码，该第一中介码用以表示在该第一中介时钟信号的两个相邻正沿期间该第一时钟信号的时钟边沿的数目；
一时间至数字转换器，用以接收该第二时钟信号和第二中介时钟信号以输出一第二中介码，该第二中介码用以表示该第二时钟信号的正沿与紧接其后的第二中介时钟信号正沿之间的时间差；以及
一处理器，利用该第一中介码产生第一时间误差，利用该第二中介码产生第二时间误差，将第一时间误差减去第二时间误差以产生该数字码。
2.如权利要求1所述的装置，其中该第一中介时钟信号与该第二中介时钟的时间关系由一抖动信号所控制。
3.如权利要求2所述的装置，其中该第一中介信号与该第二中介信号间的时间差实质上为该第一时钟信号周期的一半或一点五倍。
4.如权利要求2所述的装置，其中在该抖动信号为一第一数值时的该第二中介信号与该抖动信号为一第二数值时的该第二中介信号间的时间差实质上为该第一时钟信号的一周期。
5.如权利要求1所述的装置，其中该处理器依据该第二时钟信号的时序运作。
6.如权利要求1所述的装置，其中该取样电路包含有至少一触发器，该触发器由该第一时钟信号的边沿触发。
7.如权利要求1所述的装置，其中该非同步计数器包含有两个纹波计数器。
8.如权利要求7所述的装置，其中该非同步计数器包含有一有限状态机。
9.如权利要求1所述的装置，其中该取样电路包含有：
一边沿检测电路，依据该第一时钟信号的取样检测该第二时钟信号的边沿，以输出该第一中介时钟信号；以及
一抖动电路，将该第二时钟信号与一抖动信号重新同步以产生一延迟抖动信号，依据该延迟抖动信号，利用该第一时钟信号对第二时钟信号进行多级取样来产生该第二中介时钟信号。
10.一种用以预估一第一时钟信号与一第二时钟信号间的时间差的方法，该方法包含有：
利用该第一时钟信号取样该第二时钟信号，而得以检测该第二时钟信号的边沿，以产生一边沿信号；
将该第二时钟信号与一抖动信号重新同步以产生一延迟抖动信号，依据该延迟抖动信号对第二时钟信号进行多级取样，以产生一延迟边沿信号；
在该边沿信号的两个相邻正沿期间内，利用一非同步计数器计数该第一时钟信号的时钟边沿数目，以产生一第一中介码；
利用一时间至数字转换器产生一第二中介码，其中该第二中介码代表该第二时钟信号的正沿与紧接其后的第二中介时钟信号正沿之间的时间差；以及
利用该第一中介码产生第一时间误差，利用该第二中介码产生第二时间误差，将第一时间误差减去第二时间误差以产生一输出码。
11.如权利要求10所述的方法，其中该非同步计数器包含两个纹波计数器。
12.如权利要求11所述的方法，其中该非同步计数器还包含一有限状态机。
13.如权利要求10所述的方法，其中该边沿信号与该延迟边沿时钟间的时间关系由一抖动信号所控制。
14.如权利要求13所述的方法，其中在该抖动信号为一第一数值时的延迟边沿信号与在该抖动信号为一第二数值时的延迟边沿信号间的时间差实质上该第一时钟信号的一周期。
15.如权利要求13所述的方法，其中该边沿信号与该延迟边沿信号间的时间差实质上为该第一时钟信号周期的一半或一点五倍。
16.如权利要求10所述的方法，其中产生该延迟边沿信号的步骤还包含利用一正沿触发取样装置与一负沿触发取样装置的组合。
17.一种依据一输入时钟信号产生一输出时钟信号的装置，包含有：
一时间误差检测器，用以接收该输入时钟信号与一相对应于该输出时钟信号的一第一时钟信号，并输出一输出码；其中该输出码代表该输入时钟信号与该第一时钟信号间的估计时间差；
一回路滤波器，耦接该时间误差检测器，用以接收该输出码以产生一控制信号；以及
一数字控制器振荡器，耦接该回路滤波器，依据该控制信号产生该输出时钟信号，
其中该时间误差检测器包括：
一取样电路，用以利用第一时钟信号取样输入时钟信号以产生一第一中介时钟信号，将输入时钟信号与一抖动信号重新同步以产生一延迟抖动信号，依据该延迟抖动信号对输入时钟信号进行多级取样来产生一第二中介时钟信号；
一非同步计数器，用以接收该第一时钟信号和第一中介时钟信号以输出一第一中介码，该第一中介码用以表示在该第一中介时钟信号的两个相邻正沿期间该第一时钟信号的时钟边沿的数目；
一时间至数字转换器，用以接收该输入时钟信号和第二中介时钟信号以输出一第二中介码，该第二中介码用以表示该输入时钟信号的正沿与紧接其后的第二中介时钟信号正沿之间的时间差；以及
一处理器，利用该第一中介码产生第一时间误差，利用该第二中介码产生第二时间误差，将第一时间误差减去第二时间误差以产生该输出码。
18.如权利要求17所述的装置，其中该第一中介信号与该第二中介信号的时间差实质上为该第一时钟信号周期的一半或一点五倍。
19.如权利要求17所述的装置，其中该第一中介时钟信号与该第二中介时钟的时间关系由一抖动信号所控制。
20.如权利要求19所述的装置，其中在该抖动信号为一第一数值时的第二中介信号与该抖动信号为一第二数值时的第二中介信号间的时间差实质上为该第一时钟信号的一周期。
21.如权利要求17所述的装置，其中该逻辑电路依据该第一中介码、该第二中介码、及一抖动信号的加权和输出该输出码。
22.如权利要求17所述的装置，其中该非同步计数器包含有两个纹波计数器。
CN2009101453949A 2008-06-05 2009-06-05 时间误差检测装置与其方法 Active CN101599763B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US5923808P 2008-06-05 2008-06-05
US61/059,238 2008-06-05

Publications (2)

Publication Number Publication Date
CN101599763A CN101599763A (zh) 2009-12-09
CN101599763B true CN101599763B (zh) 2012-08-29

Family

ID=41401390

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2009101453949A Active CN101599763B (zh) 2008-06-05 2009-06-05 时间误差检测装置与其方法

Country Status (3)

Country Link
US (1) US8327179B2 (zh)
CN (1) CN101599763B (zh)
TW (1) TWI392237B (zh)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI407696B (zh) * 2008-06-05 2013-09-01 Realtek Semiconductor Corp 非同步乒乓計數器
EP2192689B1 (en) * 2008-12-01 2012-01-18 Samsung Electronics Co., Ltd. Time-to-digital converter and all-digital phase-locked loop
US9116204B2 (en) * 2012-03-30 2015-08-25 Intel Corporation On-die all-digital delay measurement circuit
TWI495266B (zh) * 2012-10-23 2015-08-01 Solid State System Co Ltd 環型振盪器電路
US9092013B2 (en) 2013-09-17 2015-07-28 Qualcomm Incorporated Time-to-digital converter
CN103729016B (zh) * 2013-12-02 2016-06-01 国电南瑞科技股份有限公司 一种基于fpga调频策略的61588守时方法
US9215104B1 (en) * 2014-09-26 2015-12-15 Intel Corporation Floating taps for decision feedback equalizer
US9571082B2 (en) * 2015-04-17 2017-02-14 Taiwan Semiconductor Manufacturing Co., Ltd. High resolution time-to-digital convertor
JP2017033325A (ja) * 2015-08-03 2017-02-09 ルネサスエレクトロニクス株式会社 半導体装置
US10333532B2 (en) 2017-09-07 2019-06-25 Micron Technology, Inc. Apparatuses and methods for detecting a loop count in a delay-locked loop
US10965442B2 (en) * 2018-10-02 2021-03-30 Qualcomm Incorporated Low-power, low-latency time-to-digital-converter-based serial link
CN112769417B (zh) * 2019-11-01 2022-05-20 雅特力科技(重庆)有限公司 时钟故障检测器
WO2021223871A1 (en) * 2020-05-07 2021-11-11 Advantest Corporation A measurement unit configured to provide a measurement result value
JP2022085540A (ja) * 2020-11-27 2022-06-08 セイコーエプソン株式会社 遷移状態出力装置、時間デジタル変換器及びａ／ｄ変換回路
CN115453849B (zh) * 2022-08-25 2023-05-26 灿芯半导体(天津)有限公司 一种高精度捕获电路及捕获方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1237041A (zh) * 1998-05-22 1999-12-01 南方通信(惠州)实业有限公司 数字精密鉴相器
CN101136632A (zh) * 2006-05-26 2008-03-05 瑞昱半导体股份有限公司 时间对数字转换器及其方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6356615B1 (en) * 1999-10-13 2002-03-12 Transmeta Corporation Programmable event counter system
US6429693B1 (en) * 2000-06-30 2002-08-06 Texas Instruments Incorporated Digital fractional phase detector
US7205924B2 (en) * 2004-11-18 2007-04-17 Texas Instruments Incorporated Circuit for high-resolution phase detection in a digital RF processor
TW200744321A (en) * 2006-05-24 2007-12-01 Novatek Microelectronics Corp Phase lock loop and the digital control oscillator thereof

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1237041A (zh) * 1998-05-22 1999-12-01 南方通信(惠州)实业有限公司 数字精密鉴相器
CN101136632A (zh) * 2006-05-26 2008-03-05 瑞昱半导体股份有限公司 时间对数字转换器及其方法

Also Published As

Publication number Publication date
US8327179B2 (en) 2012-12-04
TWI392237B (zh) 2013-04-01
US20090307518A1 (en) 2009-12-10
TW200952344A (en) 2009-12-16
CN101599763A (zh) 2009-12-09

Similar Documents

Publication Publication Date Title
CN101599763B (zh) 时间误差检测装置与其方法
Staszewski et al. Phase-domain all-digital phase-locked loop
CN101753142B (zh) 时间数字转换器及全数字锁相环
US4030045A (en) Digital double differential phase-locked loop
US5638010A (en) Digitally controlled oscillator for a phase-locked loop providing a residue signal for use in continuously variable interpolation and decimation filters
KR20190139950A (ko) 레인지 및 감도가 상승한 시간-디지털 컨버터
US6125158A (en) Phase locked loop and multi-stage phase comparator
WO2002039586A2 (en) Method and system for synchronizing an output signal to a data signal
US8502581B1 (en) Multi-phase digital phase-locked loop device for pixel clock reconstruction
KR970010286B1 (ko) 디지탈 위상동기루프회로
WO2010084124A1 (en) Digital phase detection
EP0670635B1 (en) Phase-locked loop oscillator, and moving-average circuit, and division-ratio equalization circuit suitable for use in the same
US8686756B2 (en) Time-to-digital converter and digital-controlled clock generator and all-digital clock generator
EP2235824A2 (en) High-frequency counter
CN110166045B (zh) 一种提取信号变化沿的快照电路
CN116846386A (zh) 鉴频鉴相器、锁相环以及电子设备
CN113193868A (zh) 锁相检测装置和锁相检测方法、锁相环
CN116783559A (zh) 具有用于低抖动和快速锁定的拆分控制环路的数字相位频率检测器
Badarov et al. Teaching Methodology for All Digital Phase Locked Loop
JP2010273185A (ja) デジタルフェーズロックドループ回路
CN103780257A (zh) 环型振荡器电路
US5235290A (en) Method and apparatus for smoothing out phase fluctuations in a monitored signal
CN215186702U (zh) 锁相检测装置、锁相环
CN1237041A (zh) 数字精密鉴相器
Li et al. A pre-skewed bi-directional gated delay line bang-bang frequency detector with applications in 10 Gbps serial link frequency-locking

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant