CN101593777B - 电容结构 - Google Patents

电容结构 Download PDF

Info

Publication number
CN101593777B
CN101593777B CN2009101407353A CN200910140735A CN101593777B CN 101593777 B CN101593777 B CN 101593777B CN 2009101407353 A CN2009101407353 A CN 2009101407353A CN 200910140735 A CN200910140735 A CN 200910140735A CN 101593777 B CN101593777 B CN 101593777B
Authority
CN
China
Prior art keywords
jumpers
capacitance structure
moulding
main frame
metal layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN2009101407353A
Other languages
English (en)
Other versions
CN101593777A (zh
Inventor
邱致荣
陈文淋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
MediaTek Inc
Original Assignee
MediaTek Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by MediaTek Inc filed Critical MediaTek Inc
Publication of CN101593777A publication Critical patent/CN101593777A/zh
Application granted granted Critical
Publication of CN101593777B publication Critical patent/CN101593777B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5222—Capacitive arrangements or effects of, or between wiring layers
    • H01L23/5223—Capacitor integral with wiring layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)

Abstract

一种电容结构及其金属层布局。其中电容结构包含：第一金属层，包含：第一框结构；以及第一条形接片，位于该第一框结构并隔离在该第一框结构内；第二金属层包含：第二框结构；以及第二条形接片，位于该第二框结构并隔离在该第二框结构内；电介质层，形成于该第一金属层与该第二金属层之间。本发明提供的电容结构可以达到更大的单位电容值，且上述电容结构主框可提供额外的屏蔽效应，使本发明的电容结构达到更佳的电性能。

Description

电容结构
技术领域
本发明是关于电容结构及其金属层布局。
背景技术
电容是当今集成电路设备的重要元件。大值电容在模拟电路或射频(RF)电路(例如为滤波或信号处理设计的电路)中非常有用。由于集成度越来越高的趋势，需要将大值电容集成在集成电路设备上，并设计出了不同种类的集成电容。例如，由于金属-氧化物-金属(Metal-Oxide-Metal，MOM)电容在衬底(substrate)的容性(capacitive)损失最小，因此其作为高质量的电容愈加普及。
部分文献(例如美国专利US4409608、US5208725、US5583359、US5939766、US6297524、US6383858、US6410954、US6600209、US6819542等)已经提供和讨论了叉合(interdigitated)金属电容的一些应用，在此列出其专利号以供参考。
US6819542提供了具有多个金属层的叉合电容结构，其中，该叉合电容结构至少包括多个奇数层、多个偶数层和多个电介质层。该多个奇数层和该多个偶数层形成分别的第一电极和第二电极。多个奇数层中的第一电极通过第一总线耦接于多个偶数层中的第一电极。同样的，多个奇数层中的第二电极通过第二总线耦接于多个偶数层中的第二电极。
US6819542(以下称为“‘542专利”)定义了具有多个金属层的叉合电容结构。请一并参考图1和图2。图1是如‘542专利图5B所示的叉合电容结构的奇数层10的示意图。图2是如‘542专利图6B所示的叉合电容结构的偶数层20的示意图。
请首先参考图1。奇数层10包括第一电极11和第二电极15。第一电极11包括第一区(section)12，以及平行排布的多个第二区13。第一区12包括第一部分12A和第二部分12B。第一部分12A和第二部分12B分别构成L形的第一区12的两条分支(leg)。多个平行排布的第二区13与第一区12的第一部分12A接合(join)，每个第二区13与相邻的第二区13相隔一段预设的距离。第二电极15 包括第一区16，以及平行排布的多个第二区17。第一区16包括第一部分16A和第二部分16B。第一部分16A和第二部分16B分别构成L形的第一区16的两条分支。多个平行排布的第二区17与第一区16的第一部分16A接合，每个第二区17与相邻的第二区17相隔一段预设的距离。第一电极11的多个第二区13和第二电极15的多个第二区17是平行叉合的。
再请参考图2。偶数层20包括第一电极21和第二电极25。第一电极21包括第一区22以及平行排布的多个第二区23。第一区22包括第一部分22A和第二部分22B。第一部分22A和第二部分22B分别构成L形的第一区22的两条分支。多个平行排布的第二区23与第一区22的第一部分22A相接合，每个第二区23与相邻的第二区23相隔一段预设的距离。第二电极25包括第一区26以及平行排布的多个第二区27。第一区26包括第一部分26A和第二部分26B。第一部分26A和第二部分26B分别构成L形的第一区26的两条分支。多个平行排布的第二区27与第一区26的第一部分26A接合，每个第二区27与相邻的第二区27相隔一段预设的距离。第一电极21的多个第二区23和第二电极25的多个第二区27是平行叉合的。图1中第一电极11的第二区13垂直于图2中第一电极21的第二区23。
尽管‘542专利具有多个金属层的叉合电容结构中，奇数层电极的一部分与偶数层中相同电极的该部分的电性连接是由接道(via plug)形成，但是接道的布局位置只限于电极的边缘，这种情况造成‘542专利叉合电容结构的单位电容值较小。
发明内容
现有技术的电容结构造成单位电容值较小，且电性能欠佳。有鉴于此，本发明其中之一目的在于提供一种电容结构及其金属层布局。
本发明提供一种电容结构，包含：第一金属层，包含：第一框结构；以及第一条形接片，位于该第一框结构并隔离(isolated)在该第一框结构内；第二金属层，包含：第二框结构；以及第二条形接片，位于该第二框结构并隔离在该第二框结构内；电介质层，形成于该第一金属层与该第二金属层之间。
本发明提供一种电容结构的金属层布局，该金属层布局包含：金属层，包含：框结构；以及至少一条形接片，位于该框结构并隔离在该框结构内。
本发明提供的电容结构可以达到更大的单位电容值，此外，上述电容结构 主框可提供额外的屏蔽效应(shielding effect)，使本发明的电容结构达到更佳的电性能。
附图说明
图1是现有技术的叉合电容结构的奇数层10的示意图。
图2是现有技术的叉合电容结构的偶数层20的示意图。
图3是根据本发明第一实施例的电容结构的第一金属层300的简化示意图。
图4是根据本发明第一实施例的电容结构的第二金属层400的简化示意图。
图5是根据本发明第一实施例，将第一金属层300重叠添加在第二金属层400之上的电容结构的简化示意图。
图6是根据本发明第二实施例的电容结构的简化示意图，展示如图3所示的多个第一金属层300互相堆叠，第三金属层500重叠添加在最上侧的第一金属层300之上。
图7是根据本发明第二实施例的电容结构的简化示意图，显示多个第一接道560和多个第二接道570具有较大的横截面尺寸。
图8是根据本发明第二实施例的电容结构的简化示意图，显示多个第一接道560和多个第二接道570的横截面尺寸与多个第一条形接片320的尺寸相同。
图9、图10是本发明电容结构其它金属层布局轮廓的简化示意图。
具体实施方式
在说明书及后续的权利要求当中使用了某些词汇来指称特定组件。所属领域中具有通常知识者应可理解，制造商可能会用不同的名词来称呼同一个组件。本说明书及后续的申请专利范围并不以名称的差异来作为区分组件的方式，而是以组件在功能上的差异来作为区分的准则。在通篇说明书及后续的请求项当中所提及的“包括”和“包含”系为一开放式的用语，故应解释成“包含但不限定于”。以外，“耦接”一词在此是包含任何直接及间接的电性连接手段。间接的电性连接手段包括通过其它装置进行连接。此外，本发明所用的术语“框条”(framestrip)、“条形接片”(strip)等可以是任何拉长、伸长、延长(elongated)的形状。
请同时参考图3和图4。图3是根据本发明第一实施例的电容结构的第一金属层300的简化示意图，图4是根据本发明第一实施例的电容结构的第二金属层400的简化示意图。大体上，根据本发明第一实施例的电容结构是由交错 (interlace)和堆叠(stack)多个如图3所示的第一金属层300和多个如图4所示的第二金属层400所形成。换言之，第二金属层400重叠添加(superimpose)在第一金属层300之上，另一第一金属层300进一步重叠添加在第二金属层400之上，此种机制以同样方式继续，以通过交错和堆叠多个如图3所示的第一金属层300和多个如图4所示的第二金属层400以形成该电容结构。此外，第一实施例的电容结构可以是MOM电容结构，因此，在每一第一金属层300和与其相邻的第二金属层400之间可以有作为电介质层的氧化物层。应当注意，根据不同的半导体工艺，第一金属层300和第二金属层400所用的材料可以是铝、铜、金或其它种类的金属材料或非金属材料。
如图3所示，第一金属层300包括第一框结构310和多个第一条形接片320，在第一实施例中，第一框结构310和多个第一条形接片320形成了电容结构的两个电极。例如，第一框结构310可形成电容结构的负极(或正极)，多个第一条形接片320可相应的形成电容结构的正极(或负极)。此外，第一框结构310包括第一主框330和多个电性连接于第一主框330的第一框条340，其中，多个第一框条340用于将第一主框330分隔为多个第一框区350，多个第一条形接片320中的每一个位于、并被隔离在多个第一框区350之一中。整体上也可以说，第一条形接片320位于第一框结构310，并隔离在该第一框结构310内。
如图4所示，第二金属层400包括第二框结构410和多个第二条形接片420，在第一实施例中，第二框结构410和多个第二条形接片420形成电容结构的两个电极。例如，第二框结构410可形成电容结构的负极(或正极)，多个第二条形接片420可相应的形成电容结构的正极(或负极)。此外，第二框结构410包括第二主框430和多个电性连接于第二主框430的第二框条440，其中，多个第二框条440用于将第二主框430分隔为多个第二框区450，多个第二条形接片420中的每一个位于、并被隔离在多个第二框区450的一个中。
在第一实施例中，多个第一条形接片320、多个第二框条440和第二主框430构成了电容结构正极的一部分，多个第二条形接片420、多个第一框条340和第一主框330构成电容结构负极的一部分。此仅为示意，然本发明并不以此为限。例如，在本发明的另一实施例中，多个第一条形接片320、多个第二框条440和第二主框430也可构成电容结构负极的一部分，多个第二条形接片420、多个第一框条340和第一主框330也可构成电容结构正极的一部分。
在第一实施例中，第一金属层300和第二金属层400的尺寸相同。另外， 多个第一条形接片320平行于多个第一框条340，多个第二框条440平行于多个第二条形接片420，且第一主框330和第二主框430均为矩形。多个第一框区350之间互相平行，多个第二框区450之间也互相平行，且多个第一框区350和多个第二框区450均为矩形。此仅为示意，然本发明并不以此为限。例如，在本发明的其它实施例中，第一主框330和第二主框430均可为正方形、平行四边形或其它任意多边形，相应的，多个第一框区350和多个第二框区450均可为正方形、平行四边形或其它任意多边形。
请参考图5。图5是根据本发明第一实施例，将第一金属层300重叠添加在第二金属层400之上的电容结构的简化示意图。如图5所示，第一金属层300中的多个第一条形接片320和多个第一框条340与第二金属层400中的多个第二条形接片420和多个第二框条440在同一平面内以90度互相交错。此外，该电容结构进一步包括多个第一接道360和多个第二接道370，其中，多个第一接道360用于电性连接多个第一条形接片320至多个第二框条440，多个第二接道370用于电性连接多个第二条形接片420至多个第一框条340。请注意，在第一实施例中，多个第一接道360与多个第二接道370的横截面(cross-section)位于与第一金属层300和第二金属层400均平行的一个平面上，该横截面均为矩形。此仅为示意，然本发明并不以此为限。例如，根据不同的布局和设计需求，位于与第一金属层300和第二金属层400均平行的平面的多个第一接道360与多个第二接道370的横截面可均为正方形、平行四边形或任意多边形。
请同时参考图6和图3。图6是根据本发明第二实施例的电容结构的简化示意图，展示如图3所示的多个第一金属层300互相堆叠，第三金属层500再重叠添加在最上侧的第一金属层300之上。换言之，第二实施例中电容结构的主金属层具有相同的布局和相同的电极分布，且各层的尺寸也相同。与本发明的第一实施例相似，第二实施例中的电容结构也可为MOM电容结构，因此，相邻的第一金属层300之间、第三金属层500与最上侧的第一金属层300之间均可以是作为电介质层的氧化物层。由于之前的段落已详细描述关于第一金属层300的配置细节，此处为简洁省略了对第一金属层300配置细节的进一步解释。
在第二实施例中，电容结构进一步包括多个第一接道560和多个第二接道570，其中，多个第一接道560用于电性连接多个第一金属层300的所有第一条形接片320至第三金属层500，多个第二接道570用于在每一第一金属层300之间电性连接多个第一框条340以及第一主框330。第一条形接片320和第三金属 层500构成电容结构正极的一部分，第一框条340和第一主框330构成电容结构负极的一部分。请注意，在第二实施例中，平行于多个第一金属层300的平面上的多个第一接道560和多个第二接道570的横截面均为矩形。另外，第三金属层500用于将多个第一金属层300的所有第一条形接片320电性连接至例如电容结构外部的电极。此仅为示意，然本发明并不以此为限。例如，根据不同的布局和设计需求，平行于多个第一金属层300的平面上的多个第一接道560和多个第二接道570的横截面可以均为正方形、平行四边形、带状(bar-like)或其它多边形。请参考图7和图8。图7是根据本发明第二实施例的电容结构的简化示意图，显示多个第一接道560和多个第二接道570具有较大的横截面尺寸。图8是根据本发明第二实施例的电容结构的简化示意图，显示多个第一接道560和多个第二接道570的横截面尺寸与多个第一条形接片320的尺寸相同。
请注意，上述实施例仅为示意，然本发明并不以此为限。各种金属层布局轮廓均可应用于本发明的电容结构。例如，请参考图9和图10。图9和图10是本发明电容结构其它金属层布局轮廓的简化示意图。
简言之，由于多个接道是均匀分布于多个金属层以形成电性连接，又因为平行于多个金属层的平面上的多个接道的横截面可根据不同金属层布局样式设计成具有最大的正方形面积，因此本发明提供的电容结构可以达到更大的单位电容值。此外，本发明的上述电容结构主框可提供额外的屏蔽效应，使本发明的电容结构达到更佳的电性能。另外，由于半导体工艺的进步，在本发明提供的电容结构中可以堆叠较多数目的金属层，因此电容结构的单位电容值就更高。
任何熟习此项技术者，在不脱离本发明的精神和范围内，当可做些许的更动与润饰，因此本发明之保护范围当视所附之权利要求所界定者为准。

Claims (16)

1.一种电容结构，包含：
第一金属层，包含第一框结构和第一条形接片，其中，该第一框结构包含第一主框以及耦接于该第一主框的至少一个第一框条，用以将该第一主框分隔为多个第一框区，该第一条形接片位于并隔离在该多个第一框区的一个中；
第二金属层，包含第二框结构和第二条形接片，其中，该第二框结构包含第二主框以及耦接于该第二主框的至少一个第二框条，用以将该第二主框分隔为多个第二框区，该第二条形接片位于并隔离在该多个第二框区的一个中；
多个接道，用于电性连接该第一金属层和该第二金属层，其中，该多个接道均不位于该第一主框或该第二主框上；以及
电介质层，形成于该第一金属层与该第二金属层之间。
2.如权利要求1所述的电容结构，其特征在于，该第一金属层包含多个第一条形接片，该多个第一条形接片中的每一个位于并隔离在该多个第一框区的一个中；该第二金属层包含多个第二条形接片，该多个第二条形接片中的每一个位于并隔离在该多个第二框区的一个中。
3.如权利要求2所述的电容结构，其中，该多个接道包含：
多个第一接道，用以电性连接该多个第一条形接片至该第二框条；以及
多个第二接道，用以电性连接该多个第二条形接片至该第一框条。
4.如权利要求3所述的电容结构，其特征在于，该多个第一条形接片、该第二框条和该第二主框构成该电容结构的正极的一部分，该多个第二条形接片、该第一框条和该第一主框相应地构成该电容结构的负极的一部分；或者，该多个第一条形接片、该第二框条和该第二主框构成该电容结构的负极的一部分，该多个第二条形接片、该第一框条和该第一主框相应地构成该电容结构的正极的一部分。
5.如权利要求3所述的电容结构，其特征在于，该多个第一条形接片平行于该第一框条，该多个第二条形接片平行于该第二框条，该第一主框和该第二主框均为多边形。
6.如权利要求5所述的电容结构，其特征在于，平行于该第一金属层和该第二金属层的平面上的该多个第一接道和该多个第二接道的横截面均为多边形。
7.如权利要求2所述的电容结构，进一步包含：
多个第一接道，用以电性连接该多个第一条形接片至该多个第二条形接片；以及
多个第二接道，用以电性连接该第一框条至该第二框条。
8.如权利要求7所述的电容结构，其特征在于，该多个第一条形接片和该多个第二条形接片构成该电容结构的正极的一部分，该第二框条、该第二主框、该第一框条和该第一主框相应地构成该电容结构的负极的一部分；或者，该多个第一条形接片和该多个第二条形接片构成该电容结构的负极的一部分，该第二框条、该第二主框、该第一框条和该第一主框相应地构成该电容结构的正极的一部分。
9.如权利要求7所述的电容结构，其特征在于，该多个第一条形接片平行于该第一框条，该多个第二条形接片平行于该第二框条，该第一主框和该第二主框均为多边形。
10.如权利要求9所述的电容结构，其特征在于，平行于该第一金属层和该第二金属层的平面上的该多个第一接道和该多个第二接道的横截面均为多边形。
11.如权利要求9所述的电容结构，其特征在于，平行于该第一金属层和该第二金属层的平面上的该多个第一接道和该多个第二接道的横截面均为带状。
12.如权利要求7所述的电容结构，进一步包含：
第三金属层，通过该多个第一接道电性连接于该多个第一条形接片及该多个第二条形接片，用以将该多个第一条形接片和该多个第二条形接片电性连接至该电容结构外部的至少一个电极。
13.如权利要求2所述的电容结构，其特征在于，该多个第一条形接片平行于该第一框条，该多个第二条形接片平行于该第二框条，该多个第一条形接片和该第一框条与该多个第二条形接片和该第二框条以90度互相交错。
14.如权利要求2所述的电容结构，其特征在于，该第一金属层和第二金属层具有相同的布局、相同的电极分布以及相同的尺寸。
15.如权利要求1所述的电容结构，该电容结构为金属-氧化物-金属电容结构。
16.如权利要求1所述的电容结构，其特征在于，该电容结构的金属层的材料为铝、铜、金或非金属材料。
CN2009101407353A 2008-05-29 2009-05-13 电容结构 Expired - Fee Related CN101593777B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US12/128,635 US20090296313A1 (en) 2008-05-29 2008-05-29 Capacitor structure and metal layer layout thereof
US12/128,635 2008-05-29

Publications (2)

Publication Number Publication Date
CN101593777A CN101593777A (zh) 2009-12-02
CN101593777B true CN101593777B (zh) 2011-09-07

Family

ID=41379515

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2009101407353A Expired - Fee Related CN101593777B (zh) 2008-05-29 2009-05-13 电容结构

Country Status (3)

Country Link
US (1) US20090296313A1 (zh)
CN (1) CN101593777B (zh)
TW (1) TW200950105A (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20110261500A1 (en) * 2010-04-22 2011-10-27 Freescale Semiconductor, Inc. Back end of line metal-to-metal capacitor structures and related fabrication methods
US8860114B2 (en) * 2012-03-02 2014-10-14 Taiwan Semiconductor Manufacturing Company, Ltd. Structure and method for a fishbone differential capacitor
US9293521B2 (en) 2012-03-02 2016-03-22 Taiwan Semiconductor Manufacturing Co., Ltd. Concentric capacitor structure
CN112368831A (zh) * 2018-09-21 2021-02-12 华为技术有限公司 一种集成电路
US10867904B1 (en) * 2019-06-14 2020-12-15 Taiwan Semiconductor Manufacturing Company Ltd. Integrated circuit structure of capacitive device

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1606168A (zh) * 2003-10-10 2005-04-13 台湾积体电路制造股份有限公司 金属在金属上的组件及其制造方法
US7274085B1 (en) * 2006-03-09 2007-09-25 United Microelectronics Corp. Capacitor structure

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW548779B (en) * 2002-08-09 2003-08-21 Acer Labs Inc Integrated capacitor and method of making same
US6600209B1 (en) * 2002-09-19 2003-07-29 Faraday Technology Corp. Mesh capacitor structure in an integrated circuit
GB2398169B (en) * 2003-02-06 2006-02-22 Zarlink Semiconductor Ltd An electrical component structure
US6963122B1 (en) * 2003-02-21 2005-11-08 Barcelona Design, Inc. Capacitor structure and automated design flow for incorporating same
US6819542B2 (en) * 2003-03-04 2004-11-16 Taiwan Semiconductor Manufacturing Co., Ltd. Interdigitated capacitor structure for an integrated circuit
US7339225B2 (en) * 2005-05-20 2008-03-04 Faraday Technology Corp. Capacitor structure
US7161228B1 (en) * 2005-12-28 2007-01-09 Analog Devices, Inc. Three-dimensional integrated capacitance structure
US20070181973A1 (en) * 2006-02-06 2007-08-09 Cheng-Chou Hung Capacitor structure
US7473955B1 (en) * 2006-03-07 2009-01-06 Alvand Technologies, Inc. Fabricated cylinder capacitor for a digital-to-analog converter
TW200739898A (en) * 2006-04-13 2007-10-16 Jmicron Technology Corp Three-dimensional capacitor structure

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1606168A (zh) * 2003-10-10 2005-04-13 台湾积体电路制造股份有限公司 金属在金属上的组件及其制造方法
US7274085B1 (en) * 2006-03-09 2007-09-25 United Microelectronics Corp. Capacitor structure

Also Published As

Publication number Publication date
US20090296313A1 (en) 2009-12-03
TW200950105A (en) 2009-12-01
CN101593777A (zh) 2009-12-02

Similar Documents

Publication Publication Date Title
US7274085B1 (en) Capacitor structure
US8159813B2 (en) Multilayer chip capacitor, motherboard apparatus having the same, and power distribution network
CN101593777B (zh) 电容结构
US7859039B2 (en) X-shaped semiconductor capacitor structure
US7123466B2 (en) Extended thin film capacitor (TFC)
US20080274612A1 (en) Shielded capacitor structure
CN102832194B (zh) 电容结构
JP2004140183A (ja) 積層コンデンサ
US20080128857A1 (en) Multi-Finger Capacitor
JPH09298127A (ja) 積層コンデンサ
CN101533712A (zh) 层叠电容器及层叠电容器的安装构造
US20070217122A1 (en) Capacitor
EP3493284A1 (en) Shielded mom capacitor
US20070241425A1 (en) Three-dimensional capacitor structure
US20090168295A1 (en) Multilayer capacitor having high esr
CN101661932A (zh) 集成电容
US20060091443A1 (en) Composite capacitor
CN105280609B (zh) 具有间隔导线的垂直电容器
US9101074B2 (en) Capacitor and multilayer circuit board using same
US6600209B1 (en) Mesh capacitor structure in an integrated circuit
CN102024806A (zh) 具有低寄生电容的金属氧化层金属电容
US8953301B2 (en) Capacitor and multilayer circuit board using the same
US7057873B2 (en) Capacitor structure
US7446995B2 (en) Symmetrical capacitor
US20090015983A1 (en) Parallel plate capacitor

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20110907

Termination date: 20190513

CF01 Termination of patent right due to non-payment of annual fee