CN101573601A - 半导体器件 - Google Patents

Abstract

一种用于传感器、特别是用于压力或差压传感器的半导体器件，其由半导体衬底(1)构成，在所述半导体衬底中构造和连接有多个电子元件(3)。所述半导体衬底(1)设有电绝缘层和含金属非晶态保护层。所述非晶态保护层由两个相继气相沉积而成的、具有不同化学成分的含金属层构成。

Description

半导体器件

技术领域

本发明涉及一种具有权利要求1前序部分中所述特征的用于传感器、特别是压力或差压传感器的半导体器件。

背景技术

这种特别是用作压力或差压传感器的半导体器件例如由DE 297 24 622U1已知。这种半导体器件由半导体衬底构成，该半导体衬底构造为在要形成以后的传感器膜片区域的区域中变薄。在该区域中还构造有电阻形式的实际的测量元件，这些测量元件通常设置成测量电桥(Messbrücke)且在以后的使用中由于膜片延伸(Membrandehnung)而改变所述测量元件的电阻特性，这再被用作待定压力的量值，以进行电子计算。硅衬底以及形成于其中的测量元件设置在衬底的上表面或下表面上，该上表面或下表面分别设置有绝缘层(通常为氧化层)，在这些层上又涂覆有抗蚀金属层，例如铬钽层。对于已知的器件而言，该金属层向两侧一直延伸至边缘，且仅在连接触点的区域内中断。该金属层构造为非晶态，并保护半导体器件免于与待检测压力的介质接触。该保护金属层比较薄，使得它实际上不会妨碍由压力引起的膜片的运动，但另一方面却能形成可靠的保护。

如此构造的半导体器件已证明基本上是有效的。然而会出现如下不利的情况，即在过程参数不利的情况下金属层不能完全粘附在半导体器件上。此外由于污染或工艺不稳定性会出现如下情况，即金属层在相关区域中是不均匀的或者具有缺陷(Fehlstelle)，这迟早会导致这种半导体器件的缺陷。另外已表明，特别是当半导体器件的表面构造得并非完全平整时，在产生阶形(Abstufungen)之处或其它表面(topografisch)不平整之处，在金属层中会特别频繁地产生缺陷。

发明内容

在这种背景下，本发明的目的在于，构造这种类型的半导体器件，使得能够减少或者尽可能完全避免所述问题，进而提高芯片成品率。

本发明的上述目的通过权利要求1中所述的特征得以实现。本发明的有利构型在随后说明的从属权利要求和附图中给出。

本发明的半导体器件特别用于传感器，例如用于压力或差压传感器，但也可以设置成用于其它目的。本发明的半导体器件具有半导体衬底，在衬底中构造和连接有一个或多个电子元件，如电阻、晶体管等，在半导体衬底的至少一侧设置有电绝缘层和含金属非晶态保护层。根据本发明，该电绝缘层被至少两个具有不同化学成分的非晶态含金属层覆盖。

本发明的基本构思是，在其中或其上构造有电子元件及在上方设置有电绝缘层的半导体衬底不仅如由现有技术所知的那样设有含金属非晶态保护层，而且设有至少两个具有不同化学成分的非晶态含金属层。

以两个具有不同化学成分的层进行覆盖会在适当选择化学成分和层厚时带来明显的优点，这些优点特别地体现在：对衬底的保护相比于现有技术得到了明显改善，且在各个方面都不会影响膜片的运动性和导热性能，也不会明显提高制造成本。通过设置两个非晶态金属层，半导体器件的缺陷率可以大大地降低，进而提高芯片成品率，因为在两个含金属层其中之一中的缺陷通常不会导致半导体器件的缺陷，因为位于该缺陷层之上或之下的含金属层会进一步提供必要的保护。

另外，通过适当地选择含金属层的成分，可以显著改善这些层相互间的粘附性。而且通过设置两个层，不仅可以提高机械稳定性，特别是膜片的机械稳定性，而且还可以在这些层中有针对性地产生机械应力状态，以便补偿外部应力或在膜片负荷时避免一定的应力状态。

已令人意想不到地表明，在覆盖有两个非晶态含金属层的情况下，能够避免缺陷的产生，例如这些缺陷通常会出现在表面边缘或者在衬底上有时在保护层中出现污染。涂覆两个具有不同化学成分的薄的非晶态含金属层与涂覆单层的具有相应厚度的金属层相比会产生实质上改善了的保护作用。

作为用于含金属层的金属，有利地可以使用如钽、钛、铁、铬、镍、铜、锆、钒、铌、钼、钨、锰、钴、钌、铑、钯、铪、钇

铱、锇、铼、银、金或铂。

本发明意义下的含金属层有利地由上述金属之一与另一种相关的化学元素构成，或者由上述金属的合金构成。上述金属可以形成结晶温度高于400°开尔文的二元非晶态金属合金，这对于所述应用来说特别有益。

根据本发明的一种有利的改进，多个层彼此之间特别良好的连接可以通过如下措施得以实现，即含金属层的所选成分应与相邻层的至少一种化学元素一致。如果衬底被氧化层形式的绝缘层覆盖(这属于现有技术)，当位于绝缘层之上的含金属层是氧化物、即也是氧化层时，能够实现该含金属层的特别良好的粘附作用。特别有利的是，该绝缘氧化层被一非晶态氧化钽层覆盖，而氧化钽层本身又被一非晶态铬钽层覆盖。通过这种方式一方面实现了在氧化层和氧化钽层之间的良好的粘附作用，另一方面实现了在氧化钽层和铬钽层之间的良好的粘附作用。其中无论氧化钽层还是铬钽层本身分别用作保护层，所述保护层对于位于半导体器件外侧的介质、例如水来说是不可渗透的，而且是抗腐蚀的。

如果半导体器件通过由硅形成的半导体衬底构成，则绝缘层最好由氧化硅构成，氧化硅层被氧化钽层覆盖，该氧化钽层又被一铬钽层覆盖。绝缘层可以构造在半导体衬底的两侧，然而它必须至少构造在印制导线(Leiterbahnen)和布线载体

所在的一侧，以便与相邻的含金属层形成电绝缘。

有利的是，至少一个含金属层构造为可以被感应内应力(spannungsinduzieren)。优选地，该层不是最上面的层，而是位于最上面的层之下的含金属保护层。原则上无论压应力还是拉应力都可以在一个或者两个含金属层中感应到。然而特别有利的是，当感应到量级为50MPa至800MPa的压应力形式的内应力时，因为通过这种预应力能够补偿在负荷情况下通常在膜片中出现的拉应力，也就是说，通过所感应的内应力，半导体器件即使在负荷情况下仍保持无拉应力，或者至少能够减小出现的拉应力的大小。此外，施加压应力会对粘附特性产生良好的效果。在将半导体器件用作压力或差压传感器的情况下，实际的膜片区域变薄。在膜片区域中，在至少一个含金属层中感应压应力具有如下优点，即膜片整体上比较软，也就是说，在力较小的情况下变形就已经比较剧烈。而此点又有如下正面效果，即由此构成的传感器比较灵敏，即能扩展至向下的再一个测量区域。

特别有利的是，在两个彼此重叠的含金属层中感应压应力，其中在较靠外的含金属层中所感应的压应力应大于在较靠内的含金属层中所感应的压应力。在此，已表明特别有利的是，在较靠外的含金属层中所感应的压应力介于10MPa和800MPa之间，而在较靠内的含金属层中所感应的压应力介于10MPa和200MPa之间。

原则上，只需在半导体器件的暴露在测量介质中、例如在压力测量时暴露在流体中的一侧上设置非晶态含金属保护层，其另一侧则可以采用适当的方式通过传感器壳体或采取其它措施来保护。然而特别有利的是，在被设置为用于压力测量的半导体器件中，如果相应地构造半导体器件的两个平面侧，例如膜片的两个表面，则该器件还可以用作差压传感器，即流体从两侧作用。然后有利的是，还可以在背面设置电绝缘层和至少两个具有不同成分的含金属非晶态层，这如同在上面针对半导体衬底的正面构造所述的一样。有利的是，在衬底背面上气相沉积(aufdampfen)的含金属层的层厚大于在正面上气相沉积的含金属层的层厚。

各层的涂覆是以本身已公知的方式通过气相沉积采用PVD方法(物理气相沉积)来进行的。在掺杂(Dotieren)衬底之后首先在正面涂覆氧化层，然后相继地涂覆两个非晶态含金属保护层。已表明，在将保护层相继地涂覆在衬底的背面上时，如果并不是如在正面那样直接将氧化钽层涂覆在电绝缘层、即通常的氧化层、特别是氧化硅层上，而是首先在其上涂覆单金属层、有利地为钽层，然后再涂覆氧化钽层，则可以实现大为改善的处理效果。由此可以弥补由工艺限制所引起的不足，使得例如无法避免的少量污染不会对以后的半导体器件的质量产生明显的影响。在该设计中，背面的上保护层有利地也由铬钽层构成。在涂覆含金属非晶态层之前的单金属层的涂覆不必一定在背面进行，而是最好始终在旋转晶片之后通过气相沉积进行处理的那个侧面进行。必要时有利地也可以在涂覆含金属非晶态层之前在两侧气相沉积单金属层。

为了构造压力或差压传感器，衬底在中间区域中变薄成膜片，在该区域中，在衬底内部通过掺杂来构造压阻电阻。

有利的是，通过掺杂(并且优选通过掺杂硼)在衬底内部形成通向电子元件(即例如电阻)的导线连接及这些电子元件之间的导线连接。这致使这些导线连接并非如在现有技术中那样形成在衬底的表面上，而是形成在衬底的内部并以与表面齐平的(bündig)方式终止，由此半导体器件能够在膜片区域中构造为是完全平整的。此点不仅具有机械上的优点，而且还可以改善非晶态含金属保护层的粘附性和涂覆性，进而甚至避免有时在表面梯段(Absatz)区域中产生的缺陷。

在制造通常为晶片形式的半导体器件时，所述含金属层设计成，终止于与衬底的边缘相间隔的位置处。含金属层在以后为了生产单独的半导体元件而将晶片机械分隔的位置处被留空(aussparen)，由此在机械分隔时这些层的颗粒不会进入到半导体元件的端侧区域中而产生缺陷。此外，含金属层终止于与衬底上通过焊接(Bonden)形成的电接点相间隔的位置处，因此不会发生短路。

特别是为了构造压力或差压传感器，但对于其它传感器来说同样有利的是，一个或多个氧化钽层(如果所述氧化钽层设置在两侧)可以制得的厚度介于200nm和800nm之间，优选其厚度应介于400nm和600nm之间。对于铬钽层而言，其层厚最好介于400nm和1100nm之间，特别有利的是，其层厚介于600nm和850nm之间。

必要时特别是待涂覆在背面上的单金属中间层(例如由钽构成)的厚度最好介于5nm至25nm之间，有利地介于8nm和18nm之间。

有利的是，半导体衬底在变薄成膜片的区域的边缘区域中朝向余下的衬底构造为倒圆结构。这种设计具有如下优点，即气相沉积的层在该区域中的粘附得到改善，特别是可以避免在该区域中可能出现的缺陷。

前述半导体器件可特别有利地用于压力或差压传感器，但本发明并不局限于此，其也可以用于其它传感器或用于其它用途。

附图说明

下面借助在附图中所示的实施例来说明本发明。图中示出：

图1为半导体器件的非常简化的侧视图；

图2为根据图1的半导体器件的俯视图；

图3为半导体器件的局部放大的纵剖视图；以及

图4为半导体器件的另一部分的放大的纵剖视图。

具体实施方式

借助附图所示的半导体器件用于压力或差压传感器形式的传感器。该半导体器件由半导体衬底1构成，半导体衬底1由硅构成且在中间区域中变薄成膜片2。在膜片2的区域中，通过在衬底1内部进行掺杂而将半导体器件构造成电阻3的形式。电阻3通过印制导线4以本身既已公知的方式与桥式电路连接。印制导线4通过掺杂硼同样构造在半导体衬底1中，并通向布线载体5(所谓的焊盘)，这些布线载体5与印制导线4电连接且与半导体衬底1机械连接并形成半导体器件的电接点，随后通过焊接在这些电接点上实现电布线(elektrische Verdrahtung)。

如借助图1和图2所示意性示出的，这种半导体器件在图2中用虚线6和7所限定的位于膜片2之外并位于布线载体5附近的区域内被压紧和密封，从而膜片区域可以在一侧或两侧由待检测压力或差压的介质进行作用，而不会使布线载体5与介质接触。

为了保护半导体衬底1的与介质接触的区域、特别是膜片2免于受到由介质所引起的腐蚀和其它不希望的影响，在两侧设有含金属保护层8和9。为了在这些保护层和半导体衬底1之间形成电绝缘，衬底1在两侧设有氧化硅层10，氧化硅层10在半导体衬底1上向两侧平面延伸，如图4所示，氧化硅层10仅在布线载体5与位于半导体衬底1内部的掺杂硼的区域4的电连接区域中断。这种在两侧涂覆的氧化硅层10在设有布线载体5的正面(在图1、3和4中为上面)所具有的厚度c约为500nm，相反，氧化硅层10在背面或下面的厚度c仅为350nm。

在正面，氧化硅层10在用线7所限定的、一直延伸到半导体衬底1的边缘附近并与布线载体5相间隔地终止的区域内设有非晶态氧化钽层8形式的保护层，该保护层的厚度约为500nm。该氧化钽层8一方面用作半导体衬底1的位于该氧化钽层之下的区域的抗蚀保护层，另一方面还用作在该氧化钽层之上涂覆的非晶态铬钽层9的粘附层，铬钽层9也用作保护层。铬钽层9的厚度b约为800nm。

在制造时，以本身既已公知的方式将多个这种半导体器件一起制成为晶片的形式，其中通过气相沉积依次制得多个层，在制造完所有这些层之后将晶片机械地分割成单个元件。在气相沉积氧化硅层10之后，首先在正面气相沉积氧化钽层8，随后气相沉积铬钽层9，然后在背面气相沉积这些层。因为在正面气相沉积含钽的层8、9时并不能完全确保极少的量也会沉积在背面上，所以在将氧化钽层8和铬钽层9涂覆在背面上之前首先将钽层11涂覆到氧化硅层10上。该钽层11的层厚d为15nm，因此非常薄，然后如在正面上一样在该钽层11上气相沉积氧化钽层8以及铬钽层9。这些层也是非晶态的，且如同在正面上的保护层一样并不伸展至衬底1的边缘，而是终止于与该边缘相间隔的位置处。

为了改善衬底背面上的、由膜片2的变薄区域形成梯状结构的层的粘附，区域12在过渡区域中为倒圆结构，在区域12中膜片2过渡(übergehen)至衬底1的余下的未变薄区域。该过渡区域在图3中用附图标记12来标记。

可以在气相沉积时通过参数的相应影响来内应力感应非晶态保护层8和9，视应用情况而定是在正面和/或背面上以及层8、9中的一层或两层进行内应力感应。对于前述由硅构成的半导体衬底1而言，确切地说是以压应力的形式，在外层9中感应出约为500MPa的内应力，在内层8中感应出约为100MPa的内应力，由此在膜片2负荷时，如膜片2通常由待检测压力或压差的介质进行作用一样，膜片2不会受到拉力负荷，至少可以减小拉力负荷。

在所示实施例中，衬底的厚度约为600μm，在变薄的膜片区域2中厚度f约为20μm。在衬底1背面上的含金属非晶态保护层8和9的层厚比正面上的如在上面详细说明的相应的层8、9的层厚约大30％。

附图标记列表

1    半导体衬底

2    膜片

3    电阻

4    印制导线

5    布线载体

6    线

7    线

8    氧化钽层

9    铬钽层

10   氧化硅层

11   钽层

12   1、2的倒圆区域

a    8的层厚

b    9的层厚

c    10的层厚

b    11的层厚

e    衬底的厚度

f    膜片的厚度

Claims (21)

1.一种特别是用于传感器、例如压力或差压传感器的半导体器件，所述半导体器件具有半导体衬底(1)，在所述半导体衬底中构造和连接有一个或多个电子元件(3)，所述半导体衬底的至少一侧设置有电绝缘层(10)和含金属非晶态保护层(9)，其特征在于，所述电绝缘层(10)被至少两个具有不同化学成分的非晶态含金属层(8、9)覆盖。

2.如权利要求1所述的半导体器件，其特征在于，所述含金属层(8、9)中的金属是钽、钛、铁、铬、镍、铜、锆、钒、铌、钼、钨、锰、钴、钌、铑、钯、铪、钇、铱、锇、铼、银、金或铂。

3.如权利要求2所述的半导体器件，其特征在于，一个含金属层由如权利要求2中所述的金属的其中之一与另一种相关的元素构成，或者由如权利要求2中所述的多种金属组成的合金构成。

4.如权利要求1所述的半导体器件，其特征在于，所述含金属层(8、9)的成分选择为，使得相邻层中的至少一种化学元素一致。

5.如前述权利要求中任一项所述的半导体器件，其特征在于，在所述电绝缘层(10)上设置氧化钽层(8)，所述氧化钽层(8)自身被铬钽层(9)覆盖。

6.如前述权利要求中任一项所述的半导体器件，其特征在于，所述半导体衬底(1)由硅构成，所述电绝缘层(10)由氧化硅构成。

7.如前述权利要求中任一项所述的半导体器件，其特征在于，所述含金属层(8、9)中的至少一层构造为能被感应内应力。

8.如权利要求7所述的半导体器件，其特征在于，被感应的内应力是量级优选为50MPa至800MPa的压应力。

9.如权利要求8所述的半导体器件，其特征在于，在两个所述含金属层(8、9)中感应压应力，其中在较靠外的所述层(9)中所感应的压应力大于在较靠内的所述层(8)中所感应的压应力。

10.如权利要求9所述的半导体器件，其特征在于，在较靠外的所述含金属层(9)中所感应的压应力介于10MPa和800MPa之间，在较靠内的所述含金属层(8)中所感应的压应力介于10MPa和200MPa之间。

11.如前述权利要求中任一项所述的半导体器件，其特征在于，所述半导体衬底(1)的另一面(背面)上必要时由电绝缘层(10)以及如权利要求2至11中任一项或多项所述的、至少两个具有不同化学成分的含金属层(8、9)覆盖。

12.如前述权利要求中任一项所述的半导体器件，其特征在于，在所述衬底(1)的至少一个侧面上在所述电绝缘层(10)与所述含金属层(8)之间涂覆有仅由一种金属构成的层(11)。

13.如前述权利要求中任一项所述的半导体器件，其特征在于，在所述衬底(1)的背面上在所述电绝缘层(10)与所述氧化钽层(8)之间涂覆有钽层(11)。

14.如前述权利要求中任一项所述的半导体器件，其特征在于，所述衬底(1)在中间区域中变薄成膜片(2)，并且在该区域中构造压阻电阻(3)。

15.如前述权利要求中任一项所述的半导体器件，其特征在于，通向所述电子元件(3)的导线连接(4)以及所述电子元件(3)之间的导线连接(4)通过所述衬底(1)的掺杂区域，优选为掺杂硼的区域而形成。

16.如前述权利要求中任一项所述的半导体器件，其特征在于，所述含金属层(8、9)终止于与所述衬底(1)的边缘相间隔的位置处。

17.如前述权利要求中任一项所述的半导体器件，其特征在于，所述含金属层(8、9)终止于与所述衬底(1)上通过焊接形成的电接点(5)相间隔的位置处。

18.如前述权利要求中任一项所述的半导体器件，其特征在于，所述氧化钽层(8)的厚度介于200nm至800nm之间，优选介于400nm至600nm之间。

19.如前述权利要求中任一项所述的半导体器件，其特征在于，所述铬钽层(9)的厚度介于400nm至1100nm之间，优选介于600nm和850nm之间。

20.如前述权利要求中任一项所述的半导体器件，其特征在于，所述仅由一种金属构成的层(11)的厚度介于5nm至25nm之间，优选介于8nm和18nm之间。

21.如前述权利要求中任一项所述的半导体器件，其特征在于，所述半导体衬底(1)在变薄成所述膜片(2)的区域的边缘区域中朝向余下的衬底(1)构造为倒圆结构。

Images