CN101562151B - 具有金属硅化物的半导体结构及形成金属硅化物的方法 - Google Patents

Abstract

本发明提出一种形成金属硅化物的方法。首先，提供一基底，此基底具有第一区域与第二区域，其中第一区域的基底的表面高于第二区域的基底的表面。接着，于第一区域与第二区域的基底上形成多个半导体元件，半导体元件包括多个导电部，且其上预定形成金属硅化物的导电部位于第一区域。随之，形成介电层，以覆盖位于第二区域的导电部。然后，于第一区域的导电部暴露的表面上形成金属硅化物。

Description

具有金属硅化物的半导体结构及形成金属硅化物的方法

技术领域

本发明是有关于一种半导体元件及其制造方法，且特别是有关于一种具有金属硅化物的半导体结构及其制造方法。 

背景技术

随着消费性电子产品的普及与系统产品的广泛应用，对于具有低功率耗损、低成本、高读取/写入速度、小体积与高容量密度的存储器的需求也越来越高。因此，将多种功能相异的元件混载于单一半导体基底上的作法因应而生。在单一晶片上混载动态随机存取存储器(dynamic random access memory，DRAM)及逻辑电路的嵌入式动态随机存取存储器(embedded DRAM，eDRAM)即为一例，其中逻辑电路包含用以控制DRAM的电路元件。一个eDRAM通常是由存储器区与逻辑区所构成，其中存储器区上形成有DRAM阵列，且逻辑区上形成有控制存储器或进行运算的逻辑电路。 

一般而言，在eDRAM的制程中，通常会在元件形成之后进行金属硅化(silicidation)制程，以于元件表面形成一层自对准金属硅化物(self-alignedsilicide，salicide)，从而降低元件的阻值，并提升元件效能。然而，由于存储器元件所用的场效应晶体管(field effect transistor，FET)与逻辑元件所用的场效应晶体管的功能及特性相异，所以其结构也不同。也就是说，在金属硅化制程中，会在逻辑元件的场效晶体管的栅极与源极/漏极区上形成一层金属硅化物，但仅在存储器元件的场效晶体管的栅极上形成一层金属硅化物。所以，逻辑元件及存储器元件会各自具有不同的区域来形成金属硅化物。 

若是在基底上全面性地形成一层金属硅化物层，之后再将位于不需形成金属硅化物的区域的金属硅化物层移除，往往容易在移除金属硅化物时造成元件表面(如源极/漏极区)的损伤。因此，在进行金属硅化制程时，为了避免不需形成金属硅化物的区域发生金属硅化反应，通常需通过一膜层将不需形成金属硅 化物的区域覆盖起来。在现有技术中，在沉积金属层之前会先在基底上形成一层氧化硅层或氮化硅层，之后再进行光刻制程、蚀刻制程来移除预形成金属硅化物外的氧化硅层或氮化硅层来作为自对准硅化物阻挡层(salicide block，SAB)。 

然而，采用现有方法较难整合至现有的eDRAM制程中，且在进行自对准金属硅化物阻挡层的定义需要使用额外的光掩模制程，因此制程上较为繁复，并会提高制程成本。 

发明内容

有鉴于此，本发明提供一种形成金属硅化物的方法，可以不需使用自对准金属硅化物阻挡层。 

本发明另提供一种具有金属硅化物的半导体结构，其具有阶梯状的结构。 

本发明提出一种形成金属硅化物的方法。首先，提供一基底，此基底具有第一区域与第二区域，其中第一区域的基底的表面高于第二区域的基底的表面。接着，于第一区域与第二区域的基底上形成多个半导体元件，半导体元件包括多个导电部，且其上预定形成金属硅化物的导电部位于第一区域。随的，形成介电层，以覆盖位于第二区域的导电部。然后，于第一区域的导电部暴露的表面上形成金属硅化物。 

在本发明的一实施例中，上述的金属硅化制程例如是先于基底上形成共形的金属层，且金属层与位于第一区域的导电部相接触；接着对金属层进行热制程，而使金属层与导电部反应生成金属硅化物；之后再移除未反应的金属层。此金属层的材料为选自镍、钴、钛、铜、钼、钽、钨、铒、锆、铂、镒(Yb)、钆(Gd)、镝(Dy)与前述金属的合金所组成的群组。 

在本发明的一实施例中，上述的导电部包括栅极或掺杂区。当半导体元件为存储器元件时，存储器元件的栅极例如是形成于第一区域，且存储器元件的掺杂区例如是形成于第二区域。栅极的材料包括掺杂多晶硅。 

在本发明的一实施例中，基底的形成方法例如是先提供一半导体基底，接着再移除部分位于第二区域的半导体基底。此外，上述移除部分位于第二区域的半导体基底的方法更包括使用零层标记光掩模、对准标记光掩模或井区植入 光掩模。 

在本发明的一实施例中，上述的形成介电层的方法例如是先于基底上形成介电材料层，之后再移除位于第一区域的介电材料层，以使介电材料层覆盖位于第二区域的导电部。 

在本发明的一实施例中，上述的介电层的表面与第一区域的基底的表面等高。 

在本发明的一实施例中，上述的介电层的材料例如是磷硅玻璃(phosphosilicate glass，PSG)。 

在本发明的一实施例中，上述的半导体元件包括存储器元件或逻辑元件。 

本发明另提出一种具有金属硅化物的半导体结构，其包括基底、多个半导体元件、介电层以及金属硅化物。基底具有第一区域与第二区域，其中第一区域的基底的表面高于第二区域的基底的表面。半导体元件配置于基底上，其中半导体元件包括多个导电部。介电层配置于第二区域的基底上，且介电层覆盖位于第二区域的导电部。金属硅化物配置于第一区域的导电部上。 

在本发明的一实施例中，上述的导电部包括栅极或掺杂区。当半导体元件为存储器元件时，存储器元件的栅极例如是配置于第一区域，且存储器元件的掺杂区例如是配置于第二区域。栅极的材料包括掺杂多晶硅。 

在本发明的一实施例中，上述的金属硅化物的材料为选自硅化镍、硅化钴、硅化钛、硅化铜、硅化钼、硅化钽、硅化钨、硅化铒、硅化锆、硅化铂、硅化镒、硅化钆与硅化镝所组成的群组。 

在本发明的一实施例中，上述的半导体元件包括存储器元件或逻辑元件。 

在本发明的一实施例中，上述的基底中配置有多个隔离结构，且各半导体元件例如是配置于相邻两隔离结构之间。 

在本发明的一实施例中，上述的介电层的表面与第一区域的基底的表面等高。 

在本发明的一实施例中，上述的介电层的材料例如是磷硅玻璃。 

本发明的形成金属硅化物的方法及具有金属硅化物的半导体结构因采用在基底上形成阶梯状表面的第一区域与第二区域，然后利用介电层覆盖表面较低的第二区域，而使被暴露出的半导体元件的导体部可以和金属层反应形成金属硅化物。因此，本发明的方法不需要形成自对准金属硅化物阻挡层及额外的光刻、蚀刻步骤即可同时在逻辑元件和存储器元件形成金属硅化物，而可以整合存储器元件跟逻辑元件的金属硅化物制程，有助于简化制程步骤，并减少制程成本。 

此外，本发明的具有金属硅化物的半导体结构通过将半导体元件配置在具有阶梯状表面轮廓的基底上，使金属硅化物配置在位于较高表面的存储单元元件的栅极，而位于较低表面的存储器元件的掺杂区没有金属硅化物，因此可以避免掺杂区发生漏电的情况，提升元件效能。 

附图说明

为让本发明的上述目的、特征和优点能更明显易懂，以下结合附图对本发明的具体实施方式作详细说明，其中： 

图1A至图1F是依照本发明的一实施例的形成金属硅化物的流程剖面示意图。 

主要元件符号说明： 

100：基底 

106：隔离结构 

108：介电层 

110：第一区域 

120：第二区域 

130：存储单元 

140、150、160：晶体管 

132、142、152、162：栅极 

134、144、154、164：间隙壁 

166：轻掺杂漏极 

136、168：掺杂区 

170：金属层 

172：金属硅化物 

具体实施方式

图1A至图1F是依照本发明的一实施例的形成金属硅化物的流程剖面示意图。 

请参照图1A，提供一基底100。基底100例如是半导体基底，如N型或P型的硅基底、三五族半导体基底等。一般而言，基底100包括主要元件区与周边电路区。在半导体元件制程中，位于主要元件区中的元件例如有存储器元件、静电放电(electro-static discharge，ESD)保护电路等，而位于周边电路区中的元件例如有逻辑元件等。在此实施例中，后续是以在基底100上形成DRAM存储单元及晶体管为例来进行说明。须注意的是，以下所述的流程仅是形成多种类型的半导体元件中的其中一种，其主要是为了详细说明本发明的方法在形成金属硅化物部分的制作流程，以使熟习此项技术者能够据以实施，但并非用以限定本发明的范围。至于其它构件如隔离结构、栅极、间隙壁或掺杂区等的配置、形成方式及形成顺序，均可依所属技术领域中具有通常知识者所知的技术制作，而不限于下述实施例所述。 

请继续参照图1A，于基底100中形成多个隔离结构106。隔离结构106例如是浅沟渠隔离结构。隔离结构106的形成方法例如是先于基底100中形成沟渠，之后再形成一层填满沟渠的绝缘材料层，接着移除部分绝缘材料层，并使绝缘材料层的表面平坦化，而形成隔离结构106。上述的绝缘材料层的材料例如是氧化硅，且其形成方法例如是化学气相沉积法。 

请参照图1B，移除部分基底100，以形成第一区域110与第二区域120。其中，位于第一区域110的基底100表面高于位于第二区域120的基底100表面，而使得基底100成为具有阶梯状表面轮廓的阶梯状基底。基底100表面在第一区域110与第二区域120之间的段差可以依照制程需要设计。移除部分基底100的方法可以利用光刻制程以及蚀刻制程来达成。在一实施例中，上述移除部分基底100的步骤可以是以光刻及蚀刻的方式与在基底100上形成所需要的零层标记(zero mark)或对准标记(alignment mark)同时进行。此外，移除部分基底100的方法也可以是使用井区植入光掩模来进行蚀刻制程，其例如是使用DRAM阵列的井区植入光掩模。当然，在其他实施例中，移除部分基底100的 步骤也可以在形成隔离结构106之前进行，本发明于此不作特别的限定。 

值得注意的是，在此步骤中，第一区域110与第二区域120配置关系是根据后续预形成金属硅化物的区域来设计，亦即将后续预形成金属硅化物的区域作为第一区域110。 

请参照图1C，于第一区域110与第二区域120的基底100上形成多个半导体元件。详言之，形成存储单元130及晶体管140、150、160。存储单元130例如是DRAM存储单元，其包括栅极132、间隙壁134与掺杂区136。掺杂区136例如是配置于栅极132两侧的基底100中。在一实施例中，掺杂区136例如是轻掺杂漏极(lightly doped drain，LDD)。间隙壁134例如是配置于栅极132的两侧壁，并覆盖部分邻近栅极132的掺杂区136。而晶体管140、150、160例如是金属氧化物半导体(metal oxide semiconductor，MOS)晶体管，其可以是N型金属氧化物半导体晶体管(NMOS)或P型金属氧化物半导体晶体管(PMOS)。晶体管160包括栅极162、间隙壁164、轻掺杂漏极166与掺杂区168。掺杂区168配置于栅极162两侧的基底100中，其例如是用来作为源极区或漏极区。间隙壁164例如是配置于栅极162的两侧壁。轻掺杂漏极166例如是配置于间隙壁164下方的基底100中。在一实施例中，栅极132、162的材料例如是掺杂多晶硅，其形成方法例如是化学气相沉积法。间隙壁134、164的材料例如是氮化硅，其形成方法例如是低压化学气相沉积法(low pressure chemical vapordeposition，LPCVD)。而晶体管140、150分别包括栅极、间隙壁、轻掺杂漏极与掺杂区，这些构件例如是与上述晶体管160的构件相同，故省略其详细说明。 

上述于基底100上形成存储单元130及晶体管140、150、160的方法，于此技术领域具有通常知识者可以采用一般的半导体制程来达成，于此不再赘述。 

在此说明的是，由于存储单元130与晶体管140、150、160的电性需求各有不同。因此，在一实施例中，需要形成金属硅化物的晶体管160是形成于第一区域110，不需形成金属硅化物的晶体管140、150则是形成于第二区域120。而存储单元130只需要在栅极132上形成金属硅化物，因此存储单元130的栅极132例如是形成于第一区域110，而栅极132两侧的掺杂区136例如是形成于第二区域120。 

请参照图1D，于基底100上全面性地形成一层介电材料层(未绘示)，此介电材料层填入第二区域120并覆盖晶体管140、150。介电材料层的材料例如是磷硅玻璃(phosphosilicate glass，PSG)，且其形成方法例如是化学气相沉积法。此外，还可以选择性地对沉积的介电材料层进行热回火处理或其它合适的热处理，以使介电材料层能够填入晶体管140与晶体管150之间的间隙并增加介电材料层的表面平坦性。 

之后，移除位于第一区域110的介电材料层，并使位于第二区域120的介电材料层平坦化，以形成介电层108。介电层108覆盖晶体管140、150，并覆盖存储单元130的掺杂区136，而暴露出后续预形成金属硅化物的区域。在一实施例中，介电层108的表面与第一区域110的基底100的表面约略等高。而移除部分介电材料层的方法例如是湿式蚀刻法或干式回蚀法。 

请参照图1E，于基底100上形成一层共形的金属层170。金属层170的材料例如是高温耐火金属、过渡金属、贵重金属或稀土金属，其可以为选自镍、钴、钛、铜、钼、钽、钨、铒、锆、铂、镒(Yb)、钆(Gd)、镝(Dy)与上述金属的合金所组成的群组。金属层170的形成方法可以使用蒸镀法、溅镀法、电镀法、化学气相沉积法或物理气相沉积法等方法。在下述的说明中，是以钛作为金属层170的材料为例来进行说明。 

之后，对金属层170进行热制程，而使金属层170与相接触的半导体元件的导体材料反应生成金属硅化物172。上述的热制程例如是回火制程，且进行回火制程的温度及回火时间会依照金属层170的材料不同而有所不同。在此实施例中，金属层170的材料例如是钛。 

特别说明的是，在进行热制程的过程中，金属层170以及邻近金属层170的硅层会因高温而发生交互扩散的现象，并使原子进行重新排列而成为金属硅化物172。在此实施例中，金属硅化物172会形成于第一区域110的存储单元130的栅极132、晶体管160的栅极162、掺杂区168的表面上。 

请参照图1F，移除未反应的金属层170。所谓的未反应的金属层170是指未参与硅化反应的金属层170或反应未完全的部分。移除未反应的金属层170的方法例如是进行湿式蚀刻法来移除未反应的金属层170，而只留下形成于栅极132、栅极162及掺杂区168表面的金属硅化物172。 

以下将以图1F为例，对本发明的具有金属硅化物的半导体结构作说明。 

请参照图1F，本发明的具有金属硅化物的半导体结构至少包括基底100、存储单元130、晶体管140、150、160、介电层108以及金属硅化物172。基底100例如是半导体基底，如N型或P型的硅基底、三五族半导体基底等。基底100具有第一区域110与第二区域120，其中第一区域110的基底100表面高于第二区域120的基底100表面。基底100表面在第一区域110与第二区域120之间的段差可以依制程需求进行调整。也就是说，基底100例如是具有阶梯状表面轮廓的阶梯状基底。此外，基底100中还配置有多个隔离结构106。隔离结构106例如是浅沟渠隔离结构，且其材料例如是氧化硅。 

存储单元130例如是DRAM存储单元，而晶体管140、150、160例如是MOS晶体管。存储单元130包括栅极132、间隙壁134与掺杂区136。晶体管160包括栅极162、间隙壁164、轻掺杂漏极166与掺杂区168。栅极132、162配置于基底100上。栅极132、162例如是分别配置于相邻两隔离结构106之间。栅极132、162的材料例如是掺杂多晶硅。间隙壁134、164分别配置在栅极132、162的两侧壁。间隙壁134、164的材料例如是氮化硅。此外，栅极132两侧的基底100中配置有掺杂区136，其例如是轻掺杂漏极。栅极162两侧的基底100中配置有轻掺杂漏极166与掺杂区168。更详细的说，轻掺杂漏极166是配置于间隙壁164下方的基底100中，而掺杂区168是配置于间隙壁164外侧的基底100中。而晶体管140、150分别包括栅极、间隙壁、轻掺杂漏极与掺杂区，且与晶体管160相同，故于此不再赘述。 

特别说明的是，在此实施例中，存储单元130只需要在栅极132上形成金属硅化物，而无须于其掺杂区136上形成金属硅化物，因此，存储单元130的栅极132是配置于基底100表面较高的第一区域110，而存储单元130的掺杂区136则配置于基底100表面较低的第二区域120。另外，基于电性需求的不同，晶体管160是配置于第一区域110，晶体管140、150则配置于第二区域120。 

介电层108配置于第二区域120的基底100上。介电层108覆盖位于第二区域120的晶体管140、150与掺杂区136。在一实施例中，介电层108的表面会与第一区域110的基底100的表面约略相等。介电层108的材料例如是磷硅 玻璃，因而具有较佳的填隙能力及表面平坦度。 

金属硅化物172配置于第一区域110的栅极132、162的表面，并配置于第一区域110的掺杂区168的表面。金属硅化物172的材料为选自硅化镍、硅化钴、硅化钛、硅化铜、硅化钼、硅化钽、硅化钨、硅化铒、硅化锆、硅化铂、硅化镒、硅化钆与硅化镝所组成的群组。 

综上所述，本发明的形成金属硅化物的方法通过在基底上形成表面具有段差的第一区域与第二区域，然后利用介电层覆盖表面较低的第二区域，来使位于第一区域的半导体元件的导体材料可以和金属层相接触而反应形成金属硅化物。 

再者，在移除部分基底而形成第一区域与第二区域时可以利用现有制程中的光掩模来达成，而不需要使用额外的光掩模，因此能够将本发明的方法整合至一般的半导体制程中。此外，本发明的方法不需要形成自对准金属硅化物阻挡层即可通过简单手段来形成金属硅化物，并且不需要额外的繁复步骤即可同时在存储器元件与逻辑元件上形成所需的金属硅化物，因此可以整合存储器元件与逻辑元件的金属硅化物制程，而降低制程成本。 

另一方面，本发明的具有金属硅化物的半导体结构通过将栅极配置在具有阶梯状表面轮廓的基底上，使介电层覆盖位于较低表面的栅极与掺杂区，并将金属硅化物配置在位于较高表面的栅极与掺杂区上。而且，通过在位于阶梯状基底较高表面的存储单元的栅极上配置金属硅化物，并使位于阶梯状基底较低表面的存储单元的掺杂区上没有配置金属硅化物，因此可以避免掺杂区发生漏电的情况，而增进元件效能。 

虽然本发明已以较佳实施例揭示如上，然其并非用以限定本发明，任何本领域技术人员，在不脱离本发明的精神和范围内，当可作些许的修改和完善，因此本发明的保护范围当以权利要求书所界定的为准。 

Claims (21)

1.一种形成金属硅化物的方法，包括：

提供一基底，该基底具有一第一区域与一第二区域，其中该第一区域的该基底的表面高于该第二区域的该基底的表面；

于该第一区域与该第二区域的该基底上形成多个半导体元件，该些半导体元件包括多个导电部，且其上预定形成一金属硅化物的该些导电部位于该第一区域；

形成一介电层，以覆盖位于该第二区域的该些导电部；以及

于该第一区域的该些导电部暴露的表面上形成该金属硅化物。

2.如权利要求1所述的形成金属硅化物的方法，其特征在于，该金属硅化物的形成方法包括：

于该基底上形成共形的一金属层，该金属层与位于该第一区域的该些导电部相接触；

对该金属层进行一热制程，而使该金属层与该些导电部反应生成该金属硅化物；以及

移除未反应的该金属层。

3.如权利要求2所述的形成金属硅化物的方法，其特征在于，该金属层的材料为选自镍、钴、钛、铜、钼、钽、钨、铒、锆、铂、镒、钆、镝与该些金属的合金所组成的群组。

4.如权利要求1所述的形成金属硅化物的方法，其特征在于，该些导电部包括一栅极或一掺杂区。

5.如权利要求4所述的形成金属硅化物的方法，其特征在于，该半导体元件为一存储器元件，且该存储器元件的该栅极形成于该第一区域，该存储器元件的该掺杂区形成于该第二区域。

6.如权利要求4所述的形成金属硅化物的方法，其特征在于，该栅极的材料包括掺杂多晶硅。

7.如权利要求1所述的形成金属硅化物的方法，其特征在于，该基底的形成方法包括：

提供一半导体基底；以及

移除部分位于该第二区域的该半导体基底。

8.如权利要求7所述的形成金属硅化物的方法，其特征在于，移除部分位于该第二区域的该半导体基底的方法更包括使用零层标记光掩模、对准标记光掩模或井区植入光掩模。

9.如权利要求1所述的形成金属硅化物的方法，其特征在于，形成该介电层的方法包括：

于该基底上形成一介电材料层；以及

移除位于该第一区域的介电材料层，以使该介电材料层覆盖位于该第二区域的该些导电部。

10.如权利要求1所述的形成金属硅化物的方法，其特征在于，该介电层的表面与该第一区域的该基底的表面等高。

11.如权利要求1所述的形成金属硅化物的方法，其特征在于，该介电层的材料包括磷硅玻璃。

12.如权利要求1所述的形成金属硅化物的方法，其特征在于，该些半导体元件包括存储器元件或逻辑元件。

13.一种具有金属硅化物的半导体结构，包括：

一基底，该基底具有一第一区域与一第二区域，其中该第一区域的该基底的表面高于该第二区域的该基底的表面；

多个半导体元件，配置于该基底上，其中该些半导体元件包括多个导电部；

一介电层，配置于该第二区域的该基底上，该介电层覆盖位于该第二区域的该些导电部；以及

一金属硅化物，配置于该第一区域的该些导电部上。

14.如权利要求13所述的具有金属硅化物的半导体结构，其特征在于，该些导电部包括一栅极或一掺杂区。

15.如权利要求14所述的具有金属硅化物的半导体结构，其特征在于，该半导体元件为一存储器元件，该存储器元件的该栅极配置于该第一区域，且该存储器元件的该掺杂区配置于该第二区域。

16.如权利要求14所述的具有金属硅化物的半导体结构，其特征在于，该栅极的材料包括掺杂多晶硅。

17.如权利要求13所述的具有金属硅化物的半导体结构，其特征在于，该金属硅化物的材料为选自硅化镍、硅化钴、硅化钛、硅化铜、硅化钼、硅化钽、硅化钨、硅化铒、硅化锆、硅化铂、硅化镒、硅化钆与硅化镝所组成的群组。

18.如权利要求13所述的具有金属硅化物的半导体结构，其特征在于，该些半导体元件包括存储器元件或逻辑元件。

19.如权利要求13所述的具有金属硅化物的半导体结构，其特征在于，该基底中配置有多个隔离结构，各该些半导体元件配置于相邻两隔离结构之间。

20.如权利要求13所述的具有金属硅化物的半导体结构，其特征在于，该介电层的表面与该第一区域的该基底的表面等高。

21.如权利要求13所述的具有金属硅化物的半导体结构，其特征在于，该介电层的材料包括磷硅玻璃。

Images