CN101552262A - 多晶封装单元及其制造方法 - Google Patents

多晶封装单元及其制造方法 Download PDF

Info

Publication number
CN101552262A
CN101552262A CN 200810089419 CN200810089419A CN101552262A CN 101552262 A CN101552262 A CN 101552262A CN 200810089419 CN200810089419 CN 200810089419 CN 200810089419 A CN200810089419 A CN 200810089419A CN 101552262 A CN101552262 A CN 101552262A
Authority
CN
China
Prior art keywords
substrate
crystal grain
fixed frame
packaging unit
led crystal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN 200810089419
Other languages
English (en)
Other versions
CN101552262B (zh
Inventor
黄一峰
沈昌钧
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
XIAMEN LIGHT TREND OPTOELECTRONICS TECHNOLOGY CO LTD
Original Assignee
Individual
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Individual filed Critical Individual
Priority to CN 200810089419 priority Critical patent/CN101552262B/zh
Publication of CN101552262A publication Critical patent/CN101552262A/zh
Application granted granted Critical
Publication of CN101552262B publication Critical patent/CN101552262B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93Batch processes
    • H01L24/95Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321Disposition
    • H01L2224/32151Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73251Location after the connecting process on different surfaces
    • H01L2224/73265Layer and wire connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93Batch processes
    • H01L2224/95Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting

Abstract

本发明公开了一种多晶封装单元,包括:一具高散热性且由金属制成并呈薄平板状的基板(1),该基板(1)具有一设于基板(1)表面的绝缘层(10)、一设于绝缘层(10)顶侧能供电源线连接的电路层(2)、及一设于电路层(2)顶侧能供遮盖电路用且具绝缘性的保护层(3);至少一设于该保护层(3)表面且小于基板(1)并呈中空状的固定框(4);复数个设于该固定框(4)内并与电路层(2)电性连接的LED晶粒(6);以及一设于该固定框(4)内且将LED晶粒(6)覆盖并能透光的封装胶体(5)。该多晶封装单元制造具有简化、散热良好、亮度高的特点。

Description

多晶封装单元及其制造方法
技术领域
本发明涉及一种多晶封装单元及其制造方法。
背景技术
传统表面黏着装置发光二极管构造,如图1、图2所示,得知它是一种具高散热性的表面黏着装置发光二极管(7),包含一具高散热性之基板(8)及设于该基板(8)上,封装用的胶体(73),其特征在于该基板(8)包含:一金属板材(80),该基板(8)用以承载该胶体(73)之支持物,并具有复数个贯穿孔(82);一绝缘层(81),在该金属板材(80)表面及该贯穿孔(82)内壁包覆一层绝缘物质,该绝缘层(81)之厚度小于该金属板材(80)之厚度;及一电路层(74),设于该绝缘层(81)之表面及该贯穿孔(82)内。
上述的构造,是为改良传统表面黏着装置发光二极管(SMD LED)封装,其玻璃纤维印刷电路板的构造,利用金属板材拥有的高散热率特性,以提高表面黏着装置发光二极管晶粒(70)的发光效率、亮度以及寿命。
前述表面黏着装置发光二极管存在着下列问题点:
1.金属板材(80),需要钻孔,且孔内壁还要包覆一层绝缘物质与电路层(74),在生产过程中,所需要的工序较为繁多,使制造成本增加,对整体经济效益不大。
有鉴于此,如何使工序简化,降低制造成本,提升经济效益,便成为本发明的目的之一。
2.该基板(8)只能供一个晶粒(70)设置,亮度有限,当需要高量度时,要安装多个单元,需要的空间也很大,电路布置复杂,更有散热不佳的问题会发生。
有鉴于此,如何使晶粒的设置增加、空间需求降低、提高散热效果,便成为本发明的目的之二。
3.因为要做为照明光源使用,但产生的热量依然很高,所以它须通过要安装散热装置,如散热鳍片、水冷装置等系统,才能安心使用,因此在灯具制造及材料方面耗费的成本较多,成本亦较高。
有鉴于此,如何使灯具制造及材料的成本降低,便成为本发明的目的之三。
4.虽然是安装于金属板材(80)上,但因只有单独一个晶粒(70),发光效率依然无多大改善,而亮度及寿命,因长期处于高温环境的影响下,会有变差与缩短的问题。
有鉴于此,如何使发光效率、亮度以及寿命有显著性的提高,便成为本发明的目的之四。
发明内容
本发明的目的在于提供一种制造简化、散热良好、亮度高的多晶封装单元与制造方法。
本发明是采用以下技术手段实现的:
一种多晶封装单元,包括:
一具高散热性且由金属制成并呈薄平板状的基板1,该基板1具有一设于基板1表面的绝缘层10、一设于绝缘层10顶侧能供电源线连接的电路层2、及一设于电路层2顶侧能供遮盖电路用且具绝缘性的保护层3;
至少一设于该保护层3表面且小于基板1并呈中空状的固定框4;
复数个设于该固定框4内并与电路层2电性连接的LED晶粒6;以及
一设于该固定框4内且将LED晶粒6覆盖并能透光的封装胶体5。
根据上述的多晶封装单元,所述电路层2是由一N型导电电路20、及P型导电电路21所组成。
根据上述的多晶封装单元,所述LED晶粒6设有一能供LED晶粒6定位用的银胶60;及一能供LED晶粒6与电路层2电性连接的金属导线61。
前述的封装胶体5是由一胶体50;及一能吸收短波长光,放出长波长光的荧光粉51以特定比例混合而成;而所述胶体50为AB胶、荧光粉51的材质为下列之一:YAG荧光粉、RGB荧光粉、RG荧光粉。
前述的固定框4的形状为下列之一:圆形、方形、多角形。
前述的基板1的材质为下列之一:铝、铜、镁合金。
前述的电路层2的材质为下列之一:铜、金、银。
前述的绝缘层10的材质为下列之一:金属化合物、金属氧化物、金属氮化物、陶瓷材料、高分子材料。
前述的固定框4的材质为下列之一:金属材料、陶瓷材料、高分子材料。
前述的封装胶体5的厚度为下列之一:等于该固定框4的厚度、大于该固定框4的厚度、小于该固定框4的厚度。
多晶封装单元制造方法,其包括下列制造步骤:
第一步骤:将绝缘层10、电路层2、保护层3依序设置于基板1上,是为基板前置处理A;
第二步骤:将数个LED晶粒6,用表面黏着的方式,以银胶60设置于基板1上,是为固晶B;
第三步骤:进行加温,使LED晶粒6稳固,是为短烤C;
第四步骤:以金属导线61与电路层2连接,使LED晶粒6能将电子讯号外传,是为焊线D;
第五步骤:将一能包围所有LED晶粒6的固定框4设置于基板1上,是为安装固定框E;
第六步骤:以封装胶体5,填入固定框4内,将LED晶粒6与线路覆盖,是为封胶F;
第七步骤:进行加温,使封装胶体5,完全干涸、包覆,以稳固结构,是为长烤G。
根据上述的多晶封装单元制造方法,所述电路层2是通过下列之一方法所形成:化学镀膜法、物理镀膜法、贴附法。
根据上述的多晶封装单元制造方法,所述绝缘层10是通过下列之一方法所产生:热氧化法、气相沈积、阳极处理。
根据上述的多晶封装单元制造方法,所述固定框4是通过黏贴的方式设置于基板1上。
本发明与现有技术相比,具有以下明显的优势和有益效果:
1.使用多个LED晶粒6与基板1结合,并非传统一基板、一LED晶粒的结合方式,并且通过加设一固定框4与一封装胶体5,使两者进一步稳固结合,直接制作成高亮度的多晶封装单元,以此方式,与一般LED制程相比,能减少生产过程中的工序,简化制程,大幅降低生产成本,提高整体经济效益。
2.本发明的亮度高低,能依厂商的需要,增加或减少LED晶粒(6)数量,且因散热性良好,灯具不需要加设额外的散热装置,并因多个LED晶粒(6)只使用一个基板(1),所以整体的金属材料使用能大幅减少,成本能降低。
3.因本发明将多个LED晶粒6,结合在一基板1上,发光效率好,如果是100个,当其中有一个故障时,其它99个依然会亮,对整体的影响不大,而当需要更换本发明时,十分方便,与一般的SMD LED大不相同。
4.本发明的亮度及寿命,因散热好,不会有变差与缩短的问题,有显著性的提高,且整体的厚度在2mm左右,在与一般同亮度的照明用LED相比较之下,厚度超薄,所占空间小,而且无叠影的问题,在薄型化的现代,除能降低成本外,还能符合时代潮流。
附图说明
图1为现有产品表面黏着装置发光二极管的立体示意图;
图2为图1的A-A剖面示意图;
图3为本发明的立体示意图;
图4为图3的B-B剖面示意图;
图5~图7为本发明的制造流程示意图;
图8为本发明的制造流程方块图。
具体实施方式
下面结合附图对本发明的具体实施例加以说明:
如图3所示为本发明的立体示意图,如图4所示为图3的B-B剖面示意图。
图中揭示出,一种多晶封装单元,包括:一具高散热性,由金属制成,呈薄平板状的基板1,该基板1设有一设于基板1表面的绝缘层10、一设于绝缘层10顶侧,能供电源线连接的电路层2;及一设于电路层2顶侧,能供遮盖电路用,具绝缘性的保护层3;至少一设于该保护层3表面,小于基板1,呈中空状的固定框4;数个设于该固定框4内,与电路层2电性连接的LED晶粒6;以及一设于该固定框4内,且将LED晶粒6覆盖,能透光的封装胶体5。
其中,将多个LED晶粒6与基板1结合,并通过加设一中央镂空的固定框4与一封装胶体5,使两者进一步稳固结合,形成一高亮度的多晶封装单元,藉此方式,一次性的达到需要的亮度,使用为高热传导材的基板1,取代低热膨胀系数陶瓷芯片基板,让封装内部的温差变小,使热流不会呈局部性集中,以让LED芯片整体产生的热流,呈放射状流至封装内部各角落,所以利用以高热传导材料的基板1,可提高内部的热扩散性。
并且能减少生产过程中加装散热器的工序,制造简化,降低生产成本,以提高整体经济效益,更因本发明是将多个LED晶粒6,依积少成多的原理,结合在一基板1上,故能获得与HighPower LED比美的亮度,且发光效率、光源角度,比一般LED好且大,亮度更平均,也无一般多LED灯有叠影的问题。
其次,如果是设置固定框4内,设置100个LED晶粒6,当其中有一个故障时,其它99个LED晶粒6依然会亮,对整体光源的影响,小到可以忽略,与一般多LED灯不同,而当需要更换本发明时,十分方便,与一般的SMD LED更换麻烦的状况,更是大不相同。
再者,本发明的亮度高低,能依厂商的需要,增加或减少LED晶粒6数量,且因一体化的设置,使散热性良好,如使用于莰顶灯上,灯具不需要加设额外的散热装置,只要使用灯罩即可散热,并因多个LED晶粒6只使用一个基板1,所占空间又小,所以整体的金属材料使用能大幅减少,成本能降低。
又再者,其由金属制成,呈薄平板状的基板1,能在四周增设定位孔11,以方便螺设安装与其它装置上,使基板1能直接将热量导出,相较一般的SMD LED,本发明的散热及安装维护性更佳。
另外,本发明的亮度及寿命,在与一般同亮度的照明用LED相比较之下,因基板1面积较大,散热更好,故不会有LED晶粒6亮度变差,与寿命缩短的问题,有显著性的提高,且整体的厚度在2mm左右,厚度超薄,所占空间小,在薄型化的现代,除能降低成本外,还能符合时代潮流。
上述电路层2是由一N型导电电路20、及P型导电电路21所组成。简洁的设置,使LED晶粒6在安装时,能正确的安装,以避免极性安装错误,使装置无法运作,增加废品,浪费资源。
上述LED晶粒6设有一能供LED晶粒6定位用的银胶60;及一能供LED晶粒6与电路层2电性连接的金属导线61。其为一般所知悉的传统技术,因此于后即不予详述。
上述封装胶体5是由一胶体50;及一能吸收短波长光,放出长波长光的荧光粉51以特定比例混合而成;而所述胶体50为AB胶、荧光粉51的材质为下列之一:YAG荧光粉、RGB荧光粉、RG荧光粉。当使用不同的LED晶粒6时,应对其变化,就要进行变更胶体50与荧光粉51,以完整的保护LED晶粒6,且发出正确的光,让其能发挥出最大且正确的功效。
上述述固定框4的形状为下列之一:圆形、方形、多角形。其相较于一般的LED,灯光能更为多变,适用范围更多、更广。
上述基板1的材质为下列之一:铝、铜、镁合金。选用散热快、价格低、加工方便的金属做为基板1用,能减少成本,以大量生产。
上述电路层2的材质为下列之一:铜、金、银。选用导电性佳,价格低,又不影响导热的材质,做为电路用,以提高整体的运作效率,并减少故障率。
上述绝缘层10的材质为下列之一:金属化合物、金属氧化物、金属氮化物、高分子材料。选用无导电性,价格低,又不影响导热的材质,进行实施,以提高散热效率,并减少漏电的可能性。
上述固定框4的材质为下列之一:金属材料、陶瓷材料、高分子材料。选用价格低、强度适合、耐久性佳的材质,进行实施,以提高保护芯片的效果。
通过上述得知,本发明依据厂商的需要,为求拥有最符合规格的性能,能通过改变其上述各部分的材质,以迎合消费者的需求。
上述封装胶体5的厚度为下列之一:等于该固定框4的厚度、大于该固定框4的厚度、小于该固定框4的厚度。通过简单的改变封装胶体5的厚度,让本发明的照明特征有所改变,能进一步增加适用的范围。
本发明在制法方面,如图5~7所示为本发明的制造流程示意图,图8所示为本发明的制造流程方块图。
图中揭示出,一种多晶封装单元制造方法,其包括下列步骤:
第一步骤:将绝缘层10、电路层2、保护层3依序设置于基板1上,是为基板前置处理A(如图5~6)。其目的是将一设计的回路设置于基板1上,以设置LED晶粒6。
第二步骤:将数个LED晶粒6,用表面黏着的方式,以银胶60设置于基板1上,是为固晶B(如图6)。其目的是将一颗颗分离的LED晶粒6,放置在基板1上的电路层2线路焊点上,并用银胶60(EPOXY)黏着固定,而数个LED晶粒6,可排列成各种排列的方式。
首先,要在黏着LED晶粒6的位置上,点上银胶60,此时称为点胶,然后移至下一位置,将LED晶粒6放置于其上;而由经过切割的晶圆,所形成的LED晶粒6,则由取放臂一颗一颗放置在已点胶的晶粒座上。
第三步骤:进行加温,使LED晶粒6稳固,是为短烤C;其目的在于使LED晶粒6与基板1上,所黏着的银胶60,硬化,以确保晶粒稳固,及进行后续步骤时LED晶粒6不会滑动。
第四步骤:以金属导线61与电路层2连接,使LED晶粒6能将电子讯号外传,是为焊线D(如图6)。其是将LED晶粒6上的接点,以极细(18~50um)、金所制成的金属导线61,连接到基板1上电路层2所划分出的N型导电电路20与P型导电电路21,将LED晶粒6的电路讯号直接传输到基板1,再至外界。当导线架从弹匣内传送至定位后,应用电子影像处理技术,来确定LED晶粒6上各个接点,以及每一接点所相对应接点的位置,然后做焊线的动作。
焊线时,以LED晶粒6上的接点为第一焊点,板上的接点则称为第二焊点。
首先,将金属导线61之一端,烧结成小球,而后将小球压焊在第一点上(此称为第一焊/FIRST BOND)。
接着依设计好的路径拉金属导线61,最后将金属导线61压焊在第二焊点上(此称为第二焊/SECOND BOND),同时并拉断第二焊点与钢嘴间的金属导线61,而完成一条金属导线61的焊线动作,接着便又结成小球,开始下一条金属导线61之焊线动作。
第五步骤:将一能包围所有LED晶粒6的固定框4设置于基板1上,是为安装固定框E(如图7)。其目的有以下几点:
[1]防止封胶时,封装胶体5外流;
[2]使范围内的封装胶体5平整不变形。
安装固定框E的过程比较简单,首先将能够涵盖所有LED晶粒6、金属导线61及线路范围在内的固定框4,上一层透明且黏性极佳的胶,并将固定框4之中心点,对正于所有范围的中心位置而固定。
第六步骤:以封装胶体5,填入固定框4内,将LED晶粒6与线路覆盖,是为封胶F(如图7)。其目的有以下几点:
[1]防止湿气等由外部侵入;
[2]以机械方式支持导线;
[3]有效的将内部产生的热排出于外部;
[4]提供能够手持的形体。
封胶(F)的过程比较单纯,首先将完成上述各步骤的基板1,放置于框架上,并先行预热,再将框架置于压模机(MOLD PRESS)上的封装模。
先以高透光之透明的胶体50(SILCON)预热,并覆盖至晶体顶端待干涸后应用电子影像处理技术,来确定LED晶粒6、金属导线61是否固定于正确位置,且接触正常。
而后将高透明胶体50与荧光粉51,作一比例的调配(依色温需求作比例分配),并将此一混合的封装胶体5化合物预热,亦准备好投入封装模上的树脂进料口。
启动机器后,压模机压下,封闭上下模,再将半溶化后之封装胶体5挤入模中,待封装胶体5填充至固定框4顶端之水平面后,开模取出成品。
第七步骤:进行加温,使封装胶体5,完全干涸、包覆,以稳固结构,是为长烤G。其可以确保封装胶体5内部完全干涸、包覆,以免结构不稳,造成金属导线61松脱,增加不良率的发生。
其中,金属制的基板1,经过前置处理之后,配合其上的多个LED晶粒6,依然保有良好的散热性,能快速的将热量带出,与一般的SDM LED不同,能提供使用者一种照明范围大、高亮度、高散热的多晶封装单元。
其次,将所需要的LED晶粒6,先行组合于基板1上,如此便不需要进行多次的分割(singluration)、测试(testing)、及分类(sorting)等流程,能加速生产过程,而在整体工序方面,相对来讲比传统SMD LED加工的工序为少。
再者,上述步骤中,所提及的部分技术,为一般所知悉的传统技术,因此于后即不予详述。
上述电路层2是通过下列之一方法所形成:化学镀膜法、物理镀膜法、贴附法。依绝缘层10的不同、使用者的需要,使用相应对的方法,以符合需要及降低成本。
上述绝缘层10是通过下列之一方法所产生:热氧化法、气相沈积、阳极处理。依基板1的不同、绝缘层10的材质、使用者的需要,使用相应对的方法,以符合需要及降低成本。
上述固定框4是通过黏贴的方式设置于基板1上。是为最方便的方式,能将固定框4定位,避免在填充封装胶体5时,固定框4位移,造成不良率上升。
其组装及结合方式如图5~7所示,先将基板1,拿去做前置处理,依序将绝缘层10、电路层2、保护层3设置于基板1上,再将数个LED晶粒6,用表面黏着的方式,以银胶60设置于基板1上,进行加温,使各LED晶粒6定位,并固定框4设置于基板1上,随后拉金属导线61,使LED晶粒6与电路层2电性连接,紧接着,将LED晶粒6包围在内,之后在固定框4内,加入以特定比例混合而成的胶体50与荧光粉51,最后,以一定的温度及时间,进行加温,使封装胶体5硬化,再经过后续的包装,便完成本发明。经过上述的步骤,能得知本发明较一般传统LED,不浪费材料,节省成本,能提高经济效益。
最后应说明的是:以上实施例仅用以说明本发明而非限制本发明所描述的技术方案;因此,尽管本说明书参照上述的各个实施例对本发明已进行了详细的说明,但是,本领域的普通技术人员应当理解,仍然可以对本发明进行修改或等同替换;而一切不脱离发明的精神和范围的技术方案及其改进,其均应涵盖在本发明的权利要求范围当中。

Claims (14)

1.一种多晶封装单元,其特征在于包括:
一具高散热性且由金属制成并呈薄平板状的基板(1),该基板(1)具有一设于基板(1)表面的绝缘层(10)、一设于绝缘层(10)顶侧能供电源线连接的电路层(2)、及一设于电路层(2)顶侧能供遮盖电路用且具绝缘性的保护层(3);
至少一设于该保护层(3)表面且小于基板(1)并呈中空状的固定框(4);
复数个设于该固定框(4)内并与电路层(2)电性连接的LED晶粒(6);以及
一设于该固定框(4)内且将LED晶粒(6)覆盖并能透光的封装胶体(5)。
2.如权利要求1所述的多晶封装单元,其特征在于:所述电路层(2)是由一N型导电电路(20)、及P型导电电路(21)所组成。
3.如权利要求1所述的多晶封装单元,其特征在于:所述LED晶粒(6)设有一能供LED晶粒(6)定位用的银胶(60);及一能供LED晶粒(6)与电路层(2)电性连接的金属导线(61)。
4.如权利要求1所述的多晶封装单元,其特征在于:所述封装胶体(5)是由一胶体(50)、及一能吸收短波长光且放出长波长光的荧光粉(51)以比例混合而成;而所述胶体(50)为AB胶,所述荧光粉(51)材质为下列其一:YAG荧光粉、RGB荧光粉、RG荧光粉。
5.如权利要求1所述的多晶封装单元,其特征在于:所述固定框(4)的形状为下列其一:圆形、方形、多角形。
6.如权利要求1所述的多晶封装单元,其特征在于:所述基板(1)的材质为下列其一:铝、铜、镁合金。
7.如权利要求1所述的多晶封装单元,其特征在于:所述电路层(2)的材质为下列其一:铜、金、银。
8.如权利要求1所述的多晶封装单元,其特征在于:所述绝缘层(10)的材质为下列其一:金属化合物、金属氧化物、金属氮化物、高分子材料。
9.如权利要求1所述的多晶封装单元,其特征在于:所述固定框(4)的材质为下列其一:金属材料、陶瓷材料、高分子材料。
10.如权利要求1所述的多晶封装单元,其特征在于:所述封装胶体(5)的厚度为下列其一:等于固定框(4)的厚度、大于固定框(4)的厚度、小于固定框(4)的厚度。
11.一种多晶封装单元制造方法,其包括下列步骤:
第一步骤:将绝缘层(10)、电路层(2)、保护层(3)依序设置于基板(1)上,为基板前置处理(A);
第二步骤:将数个LED晶粒(6)用表面黏着方式,以银胶(60)设置于基板(1)上,是为固晶(B);
第三步骤:进行加温,使LED晶粒(6)稳固,是为短烤(C);
第四步骤:以金属导线(61)与电路层(2)连接,使LED晶粒(6)能将电子讯号外传,是为焊线(D);
第五步骤:将一能包围所有LED晶粒(6)的固定框(4)设置于基板(1)上,是为安装固定框(E);
第六步骤:以封装胶体(5),填入固定框(4)内,将LED晶粒(6)与线路覆盖,是为封胶(F);及
第七步骤:进行加温,使封装胶体(5)完全干涸、包覆,以稳固结构,是为长烤(G)。
12.如权利要求11所述的多晶封装单元制造方法,其特征在于:所述电路层(2)是通过下列其一方法所形成:化学镀膜法、物理镀膜法、贴附法。
13.如权利要求11所述的多晶封装单元制造方法,其特征在于:所述绝缘层(10)是通过下列其一方法所产生:热氧化法、气相沈积、阳极处理。
14.如权利要求11所述的多晶封装单元制造方法,其特征在于:所述固定框(4)是通过黏贴方式设置于基板(1)上。
CN 200810089419 2008-03-31 2008-03-31 多晶粒封装单元及其制造方法 Expired - Fee Related CN101552262B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN 200810089419 CN101552262B (zh) 2008-03-31 2008-03-31 多晶粒封装单元及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN 200810089419 CN101552262B (zh) 2008-03-31 2008-03-31 多晶粒封装单元及其制造方法

Publications (2)

Publication Number Publication Date
CN101552262A true CN101552262A (zh) 2009-10-07
CN101552262B CN101552262B (zh) 2012-02-29

Family

ID=41156375

Family Applications (1)

Application Number Title Priority Date Filing Date
CN 200810089419 Expired - Fee Related CN101552262B (zh) 2008-03-31 2008-03-31 多晶粒封装单元及其制造方法

Country Status (1)

Country Link
CN (1) CN101552262B (zh)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102201395A (zh) * 2010-03-25 2011-09-28 方伟光 具防突波功能的多层式半导体组件封装结构及其制作方法
CN102738324A (zh) * 2012-04-25 2012-10-17 江苏汉莱科技有限公司 一种led cob封装技术及其应用
CN102800788A (zh) * 2012-07-23 2012-11-28 厦门市朗星节能照明股份有限公司 Led封装结构及其镀银基板
CN102820406A (zh) * 2012-07-23 2012-12-12 厦门市朗星节能照明股份有限公司 Led封装结构的制造方法
CN105679738A (zh) * 2016-03-24 2016-06-15 禾邦电子(中国)有限公司 片式整流元件及其生产工艺
CN108573894A (zh) * 2017-03-14 2018-09-25 欧姆龙株式会社 管理装置及其控制方法、信息处理程序及记录媒体
CN109084192A (zh) * 2018-08-01 2018-12-25 浙江睦田装备科技有限公司 一种led集成光源
CN110473944A (zh) * 2018-05-09 2019-11-19 深圳市聚飞光电股份有限公司 多功能led支架及led

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006086282A (ja) * 2004-09-15 2006-03-30 Sharp Corp 中空プラスチックパッケージおよびその製造方法並びにこれを用いた電子機器
US20070080360A1 (en) * 2005-10-06 2007-04-12 Url Mirsky Microelectronic interconnect substrate and packaging techniques
CN201252100Y (zh) * 2008-03-31 2009-06-03 黄一峰 多晶封装单元

Cited By (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102201395B (zh) * 2010-03-25 2013-05-08 方伟光 具防突波功能的多层式半导体组件封装结构及其制作方法
CN102201395A (zh) * 2010-03-25 2011-09-28 方伟光 具防突波功能的多层式半导体组件封装结构及其制作方法
CN102738324A (zh) * 2012-04-25 2012-10-17 江苏汉莱科技有限公司 一种led cob封装技术及其应用
CN102738324B (zh) * 2012-04-25 2013-07-10 江苏汉莱科技有限公司 一种led cob封装技术及其应用
CN102800788B (zh) * 2012-07-23 2015-05-27 厦门市朗星节能照明股份有限公司 Led封装结构及其镀银基板
CN102820406A (zh) * 2012-07-23 2012-12-12 厦门市朗星节能照明股份有限公司 Led封装结构的制造方法
CN102800788A (zh) * 2012-07-23 2012-11-28 厦门市朗星节能照明股份有限公司 Led封装结构及其镀银基板
CN102820406B (zh) * 2012-07-23 2015-06-24 厦门市朗星节能照明股份有限公司 Led封装结构的制造方法
CN105679738A (zh) * 2016-03-24 2016-06-15 禾邦电子(中国)有限公司 片式整流元件及其生产工艺
CN105679738B (zh) * 2016-03-24 2019-09-06 禾邦电子(中国)有限公司 片式整流元件及其生产工艺
CN108573894A (zh) * 2017-03-14 2018-09-25 欧姆龙株式会社 管理装置及其控制方法、信息处理程序及记录媒体
CN110473944A (zh) * 2018-05-09 2019-11-19 深圳市聚飞光电股份有限公司 多功能led支架及led
CN109084192A (zh) * 2018-08-01 2018-12-25 浙江睦田装备科技有限公司 一种led集成光源

Also Published As

Publication number Publication date
CN101552262B (zh) 2012-02-29

Similar Documents

Publication Publication Date Title
CN101552262B (zh) 多晶粒封装单元及其制造方法
CN1992362B (zh) 光半导体器件
US7441926B2 (en) Light emitting diode package
CN102148224A (zh) Led模块
US20070215896A1 (en) Light emitting diode package structure and method of manufacturing the same
CN101109501A (zh) 用于发光二极管模块的冷却装置及其制造方法
CN100380694C (zh) 一种倒装led芯片的封装方法
CN102544341A (zh) 发光装置与利用其的照明设备
CN101963296B (zh) 一种led集成结构的制造方法
US20120043886A1 (en) Integrated Heat Conductive Light Emitting Diode (LED) White Light Source Module
CN103500787A (zh) 一种底部可直接焊接于散热器的陶瓷cob封装led光源
CN102313170A (zh) 发光装置以及照明装置
US20130214310A1 (en) Semiconductor package and fabrication method thereof
CN201204204Y (zh) 超大功率led模组光源结构
US20110003437A1 (en) Method of making a semiconductor chip assembly with a post/base/flange heat spreader and a cavity in the flange
CN203503708U (zh) 蓝宝石基led封装结构
CN101126863A (zh) 具有散热结构的发光二极管光源模块
CN103545436B (zh) 蓝宝石基led封装结构及其封装方法
CN101457917A (zh) 发光二极体之高散热光模组及制作方法
KR20070094480A (ko) 발광다이오드 반사 커버 성형 방법, 그 구조, 및 상기 반사커버를 이용한 발광다이오드 적재장치
CN201252100Y (zh) 多晶封装单元
US20090108267A1 (en) Composite light-emitting-diode packaging structure
CN103822143A (zh) 硅基led路灯光源模块
KR20110035844A (ko) 반도체 발광장치
CN109994458A (zh) 发光装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
ASS Succession or assignment of patent right

Owner name: HUANG YIJUN

Free format text: FORMER OWNER: HUANG YIFENG

Effective date: 20120808

Free format text: FORMER OWNER: SHEN CHANGJUN

Effective date: 20120808

C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20120808

Address after: Chinese Taiwan New Taipei City

Patentee after: Huang Yijun

Address before: Taiwan County, Taipei, China

Patentee before: Huang Yifeng

Patentee before: Shen Changjun

TR01 Transfer of patent right

Effective date of registration: 20210407

Address after: 910-2, 149 xiangeli, Siming District, Xiamen City, Fujian Province

Patentee after: XIAMEN LIGHT TREND OPTOELECTRONICS TECHNOLOGY Co.,Ltd.

Address before: Chinese Taiwan New Taipei City

Patentee before: Huang Yijun

TR01 Transfer of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20120229

CF01 Termination of patent right due to non-payment of annual fee