CN101552192A - 一种制作SiC MOS电容的方法 - Google Patents
一种制作SiC MOS电容的方法 Download PDFInfo
- Publication number
- CN101552192A CN101552192A CNA2009100220142A CN200910022014A CN101552192A CN 101552192 A CN101552192 A CN 101552192A CN A2009100220142 A CNA2009100220142 A CN A2009100220142A CN 200910022014 A CN200910022014 A CN 200910022014A CN 101552192 A CN101552192 A CN 101552192A
- Authority
- CN
- China
- Prior art keywords
- sic
- annealing
- compression ring
- ring border
- sio2
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Electrodes Of Semiconductors (AREA)
- Formation Of Insulating Films (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
本发明公开了一种MOS电容的制作方法，主要解决SiC/SiO2界面陷阱密度过高的问题。其制作过程是：对N－SiC外延材料清洗处理后，干氧氧化一层SiO2；对氧化后的样片，依次完成在Ar气环境中退火、在湿氧环境中湿氧氧化退火和在Ar气环境中的冷处理；采用化学气相淀积在冷处理后的样片上再淀积一层25nm～85nm厚的SiO2；在SiO2层上，离子注入N+到SiC/SiO2界面，并在Ar气环境中退火；通过光刻版真空溅射Al作电极，并在Ar气环境中退火，完成电容器件的制作。本发明具有控制N+的剂量精确，SiC/SiO2界面陷阱密度低，且与现有工艺兼容的优点，可用于对N型SiC MOS器件SiC/SiO2界面特性的改善。
Description
技术领域
本发明属于微电子技术领域，涉及半导体器件的制作，具体的说是有关SiC MOS电容的制作方法。
背景技术
SiC材料是宽禁带半导体中唯一一种可以通过自然氧化生成SiO2的第三代半导体材料。这种第三代半导体SiC比前两代半导体具有禁带宽度宽、击穿电压高、热导率高的优势，这些优点可以使其在高温下工作更稳定，并可以胜任大功率的应用。因此，对于SiC器件和工艺的研究成为半导体器件研究领域里的热点。氧化层的质量和其界面特性是影响SiC器件电学性能的重要因素。SiC器件通常工作在高压、高功率条件下，这要求氧化层质量比较好、导通电阻比较小、有效迁移率比较高。而这些难题还一直在阻碍着SiC材料和器件的发展。目前，如何通过工艺改进来降低SiC/SiO2的界面态密度一直是比较活跃的课题。
按照通常工艺步骤所制造出来的器件，其SiC/SiO2界面态密度高达1014cm-2eV-2量级，这种高密度的界面态将导致器件性能的严重恶化，甚至使基于SiC器件的性能还达不到基于Si器件的性能。为解决这一问题，P.T.Lai等人于2002年在IEEE electron device letters发表文章，他们采用的工艺是对SiC/SiO2界面进行氮化处理，即采用NO、N2O作为氧化气体进行氧化层的生长。采用这种工艺虽然在一定程度上改善了器件的界面特性，但是仍然存在无法精确控制含氮气体剂量，界面态密度较高及工艺复杂的缺点。
发明内容
本发明的目的在于克服上述已有技术的缺点，提供一种MOS电容的制作方法，以精确的控制N+的剂量，简化工艺流程，降低界面态密度，提高MOS电容界面特性。
为实现上述目的，本发明的实现步骤包括：
(1)对N-SiC外延材料进行清洗处理，并在温度为1050±5℃的条件下，干氧氧化一层厚度为10nm～25nm的SiO2；
(2)对氧化后的样片，依次完成在Ar气环境中退火、在湿氧环境中湿氧氧化退火和在Ar气环境中的冷处理；
(3)采用化学气相淀积在冷处理后的样片上再淀积一层25nm～85nm厚的SiO2；
(4)在SiO2层上，先离子注入能量为8.5～28kev，剂量为7.2×1012～2.0×1013cm-2的N+到SiC/SiO2界面，再在温度为1000±5℃的Ar气环境中退火20min；
(5)将通过上述步骤得到的样片，通过光刻版真空溅射Al制作电极，并在温度为400±5℃的Ar气环境中退火30min，完成电容器件的制作。
本发明由于在氧化后引入N+离子，在界面和近界面处的N离子与未成键的Si原子形成N≡Si键、N≡O键，减少了悬挂键，缓和了界面应力，降低了近界面陷阱密度，改善了界面特性；同时由于采用离子注入的方式注入N+离子，实现了工艺上N+的精确可控，并实现了定量研究注入N+离子与界面陷阱密度的可能，且保证与现有工艺很好的兼容；此外由于采用干氧和淀积的方式生长氧化层，提高了氧化层生长的速度，并经过后序的湿氧氧化后退火，使得生长的氧化层质量更好。
测试表明，用本发明方法制作的MOS电容器，其界面陷阱密度达到了1011eV-1cm-2的量级，比现有的技术降低了一个数量级。
附图说明
图1是本发明的流程图。
具体实施方式
参照图1，本发明给出以下制作SiC MOS电容的三种实施例。
实施例1，包括如下步骤：
步骤1，清洗处理N-SiC外延材料。
1.1用去离子水对N-SiC外延材料进行超声清洗；
1.2用浓硫酸进行清洗所述的外延材料，并加热至冒烟，煮10min后，浸泡30min；
1.3用去离子水冲洗所述外延材料表面数遍；
1.4用比例为5∶1∶1的H2O、H2O2和氨水组成的1号混合液体在温度为80℃下，将所述外延材料水浴浸泡5min，再用氟化氢溶液清洗，最后用离子水冲洗表面数遍；
1.5用比例为6∶1∶1的H2O、H2O2和HCl组成的2号混合液体在温度为80℃下，将所述外延材料水浴浸泡5min，再用氟化氢溶液清洗，最后用离子水冲洗表面数遍，用红外灯烘干；
步骤2，干氧氧化SiO2薄层。
将清洗处理后的N-SiC外延材料置于温度为1050±5℃的氧化炉中，在干氧气氛中氧化一层10nm的氧化层。
步骤3，退火及冷处理。
3.1将氧化后N-SiC样片在温度为1150±10℃的Ar气环境中进行退火30min；
3.2将退火后的样片在温度为950±5℃的湿氧环境中进行湿氧氧化退火30min；
3.3将退火后的样片以3℃/min的速率在Ar气环境中冷却。
步骤4，淀积SiO2层。
采用LPCVD在冷处理后的样片上淀积一层25nm厚的SiO2。
步骤5，离子注入及退火。
5.1在淀积SiO2后的样片上进行能量为8.5kev，剂量为7.2×1012cm-2离子注入；
5.2将离子注入后的样片在温度为1000±5℃的Ar气环境中退火20min。
步骤6，溅射Al电极及退火。
6.1在退火后得到的样片上采用横向结构，通过溅射作电极，其中大电极和小电极的直径分别为900um和200um，两电极的距离为1mm；
6.2将溅射电极后的样片置于温度为400±5℃的Ar气环境中退火30min，完成MOS电容的制作。
实施例2，包括如下步骤：
步骤1，清洗处理N-SiC外延材料。
1.1用去离子水对N-SiC外延材料进行超声清洗；
1.2用浓硫酸对外所述延材料继续进行清洗，并加热至冒烟，煮10min后，浸泡30min；
1.3用去离子水继续冲洗所述外延材料表面数遍；
1.4用比例为5∶1∶1的H2O、H2O2和氨水组成的1号混合液体在温度为80℃下，将所述外延材料水浴浸泡5min，再用氟化氢溶液清洗，最后用离子水冲洗表面数遍；
1.5用比例为6∶1∶1的H2O、H2O2和HCl组成的2号混合液体在温度为80℃下，将所述外延材料水浴浸泡5min，再用氟化氢溶液清洗，最后用离子水冲洗表面数遍，用红外灯烘干。
步骤2，干氧氧化SiO2薄层。
将清洗处理后的N-SiC外延材料置于温度为1050±5℃的氧化炉中，在干氧气氛中氧化一层15nm的氧化层。
步骤3，退火及冷处理。
3.1将氧化后N-SiC样片在温度为1150±10℃的Ar气环境中进行退火30min；
3.2将退火后的样片在温度为950±5℃的湿氧环境中进行湿氧氧化退火1h；
3.3将退火后的样片以3℃/min的速率在Ar气环境中冷却。
步骤4，淀积SiO2层。
采用LPCVD在冷处理后的样片上淀积一层60nm厚的SiO2。
步骤5，离子注入及退火。
5.1在淀积SiO2后的样片上进行能量为18.5kev，剂量为1.5×1013cm-2离子注入；
5.2将离子注入后的样片在温度为1000±5℃的Ar气环境中退火20min。
步骤6，溅射Al电极及退火。
6.1在退火后的样片上采用横向结构，通过溅射作电极，其中大电极和小电极的直径分别为900um和200um，两电极的距离为1mm；
6.2将溅射电极后的样片置于温度为400±5℃的Ar气环境中退火30min，完成MOS电容的制作。
实施例3，包括如下步骤：
步骤1，清洗处理N-SiC外延材料。
1.1用去离子水对N-SiC外延材料进行超声清洗；
1.2用浓硫酸对所述外延材料进行清洗，并加热至冒烟，煮10min，后，浸泡30min；
1.3用去离子水对所述外延材料冲洗表面数遍；
1.4用比例为5∶1∶1的H2O、H2O2和氨水组成的1号混合液体在温度为80℃下，将所述外延材料水浴浸泡5min，再用氟化氢溶液清洗，最后用离子水冲洗表面数遍；
1.5用比例为6∶1∶1的H2O、H2O2和HCl组成的2号混合液体在温度为80℃下，将所述外延材料水浴浸泡5min，再用氟化氢溶液清洗，最后用离子水冲洗表面数遍；
1.6用红外灯烘干。
步骤2，干氧氧化SiO2薄层。
将清洗处理后的N-SiC外延材料置于温度为1050±5℃的氧化炉中，在干氧气氛中氧化一层25nm的氧化层。
步骤3，退火及冷处理。
3.1将氧化后N-SiC样片在温度为1150±10℃的Ar气环境中进行退火30min；
3.2将退火后的样片在温度为950±5℃的湿氧环境中进行湿氧氧化退火1h；
3.3将退火后的样片以3℃/min的速率在Ar气环境中冷却。
步骤4，淀积SiO2层。
采用LPCVD在冷处理后的样片上淀积一层85nm厚的SiO2。
步骤5，离子注入及退火。
5.1在淀积SiO2后的样片上进行能量为28kev，剂量为2.0×1013cm-2离子注入；
5.2将离子注入后的样片在温度为1000±5℃的Ar气环境中退火20min。
步骤6，溅射Al电极及退火。
6.1在退火后得到的样片上采用横向结构，通过溅射作电极，其中大电极和小电极的直径分别为900um和200um，两电极的距离为1mm；
6.2将溅射电极后的样片置于温度为400±5℃的Ar气环境中退火30min，完成MOS电容的制作。
上述三个实施例并不构成对本发明的任何限制，显然任何人均可按照本发明的构思和方案作出变更，但这些均在本发明的保护范围之内。
Claims (4)
1.一种制作SiC MOS电容的方法，包括如下步骤：
(1)对N-SiC外延材料进行清洗处理，并在温度为1050±5℃的条件下，干氧氧化一层厚度为10nm～25nm的SiO2；
(2)对氧化后的样片，依次完成在Ar气环境中退火、在湿氧环境中湿氧氧化退火和在Ar气环境中的冷处理；
(3)采用化学气相淀积在所形成的样片上再淀积一层25nm～85nm厚的SiO2；
(4)在SiO2层上，先离子注入能量为8.5～28Kev，剂量为7.2×1012～2.0×1013cm-2的N+到SiC/SiO2界面，再在温度为1000±5℃的Ar气环境中退火20min；
(5)将通过上述步骤得到的样片，通过光刻版真空溅射Al制作电极，并在温度为400±5℃的Ar气环境中退火30min，完成电容器件的制作。
2.根据权利要求1所述的制作SiC MOS电容的方法，其中步骤(2)所述的在Ar气环境中退火，其工艺条件是：退火温度为1150±10℃，退火时间为30min。
3.根据权利要求1所述的制作SiC MOS电容的方法，其中步骤(2)所述的在湿氧环境中湿氧氧化退火，其工艺条件是：退火温度为950±5℃，退火时间为3h。
4.根据权利要求1所述的制作SiC MOS电容的方法，其中步骤(2)所述的在Ar气环境中的冷处理，是按照按照3℃/min的速率冷却。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN2009100220142A CN101552192B (zh) | 2009-04-14 | 2009-04-14 | 一种制作SiC MOS电容的方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN2009100220142A CN101552192B (zh) | 2009-04-14 | 2009-04-14 | 一种制作SiC MOS电容的方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN101552192A true CN101552192A (zh) | 2009-10-07 |
| CN101552192B CN101552192B (zh) | 2010-08-25 |
Family
ID=41156343
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN2009100220142A Expired - Fee Related CN101552192B (zh) | 2009-04-14 | 2009-04-14 | 一种制作SiC MOS电容的方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN101552192B (zh) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN111415866A (zh) * | 2020-03-31 | 2020-07-14 | 中国科学院微电子研究所 | 一种碳化硅mos电容器件及其制作方法 |
| CN113035709A (zh) * | 2021-03-01 | 2021-06-25 | 同辉电子科技股份有限公司 | 一种改善SiC器件界面特征的方法 |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102629559B (zh) * | 2012-04-20 | 2014-07-09 | 西安电子科技大学 | 叠栅SiC-MIS电容的制作方法 |
-
2009
- 2009-04-14 CN CN2009100220142A patent/CN101552192B/zh not_active Expired - Fee Related
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN111415866A (zh) * | 2020-03-31 | 2020-07-14 | 中国科学院微电子研究所 | 一种碳化硅mos电容器件及其制作方法 |
| CN113035709A (zh) * | 2021-03-01 | 2021-06-25 | 同辉电子科技股份有限公司 | 一种改善SiC器件界面特征的方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN101552192B (zh) | 2010-08-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN101540279B (zh) | 低界面态密度的SiC MOS电容制作方法 | |
| CN102629559B (zh) | 叠栅SiC-MIS电容的制作方法 | |
| CN102244108A (zh) | 复合介质层的SiCMOS电容及其制作方法 | |
| CN103730359A (zh) | 复合栅介质SiC MISFET器件的制作方法 | |
| CN102938413A (zh) | AlGaN/GaN异质结增强型器件及其制作方法 | |
| CN107248531B (zh) | 基于实时监控开栅结构参数的阈值电压可控型GaN基增强型器件的制备方法 | |
| CN106981512B (zh) | 金刚石基常关型场效应晶体管及其制备方法 | |
| CN103295891B (zh) | 栅介质层的制作方法、晶体管的制作方法 | |
| CN102142369A (zh) | 一种改善SiC器件性能的方法 | |
| CN104037239A (zh) | SiC MOS电容及制造方法 | |
| CN106847881A (zh) | 金属氧化物半导体场效应晶体管及其制作方法 | |
| CN101552192B (zh) | 一种制作SiC MOS电容的方法 | |
| US8217398B2 (en) | Method for the formation of a gate oxide on a SiC substrate and SiC substrates and devices prepared thereby | |
| CN106898644B (zh) | 高击穿电压场效应晶体管及其制作方法 | |
| WO2011066750A1 (zh) | 全硅化金属栅电极的制备方法 | |
| CN104810293B (zh) | 分区复合栅结构SiC DMISFET器件的制作方法 | |
| CN103367409B (zh) | 基于锗衬底的La基高介电常数栅介质材料的制备方法 | |
| CN110349839B (zh) | 一种p/n型碳化硅欧姆接触的制备方法 | |
| JP4567503B2 (ja) | 酸化膜の形成方法、半導体装置、半導体装置の製造方法、ＳｉＣ基板の酸化方法とそれを用いたＳｉＣ−ＭＯＳ型半導体装置およびそれを用いたＳｉＣ−ＭＯＳ型集積回路 | |
| CN101540280A (zh) | 低偏移平带电压SiC MOS电容制作方法 | |
| CN104966673A (zh) | 一种改善Al2O3/InP MOS电容界面特性及漏电特性的界面钝化方法 | |
| TW407309B (en) | MOSFET manufacturing process | |
| CN103199013A (zh) | 提高pmos栅氧负偏压温度不稳定性的方法 | |
| CN104882367A (zh) | 一种改善SiC MOSFET器件沟道迁移率的方法 | |
| CN104037240A (zh) | SiC MOS电容及制造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| CF01 | Termination of patent right due to non-payment of annual fee | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20100825 Termination date: 20170414 |