CN101542676A - 利用等离子体蚀刻衬底的方法和设备 - Google Patents

利用等离子体蚀刻衬底的方法和设备 Download PDF

Info

Publication number
CN101542676A
CN101542676A CNA2007800336133A CN200780033613A CN101542676A CN 101542676 A CN101542676 A CN 101542676A CN A2007800336133 A CNA2007800336133 A CN A2007800336133A CN 200780033613 A CN200780033613 A CN 200780033613A CN 101542676 A CN101542676 A CN 101542676A
Authority
CN
China
Prior art keywords
plasma
substrate
activating agent
etching
bias voltage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CNA2007800336133A
Other languages
English (en)
Inventor
W·M·M·凯塞尔斯
M·C·M·范德桑登
M·A·布劳威
F·鲁泽布姆
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Eindhoven Technical University
Original Assignee
Eindhoven Technical University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Eindhoven Technical University filed Critical Eindhoven Technical University
Publication of CN101542676A publication Critical patent/CN101542676A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32357—Generation remote from the workpiece, e.g. down-stream
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/40—Oxides
    • C23C16/401—Oxides containing silicon
    • C23C16/402—Silicon dioxide
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/50—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating using electric discharges
    • C23C16/513—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating using electric discharges using plasma jets
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32055—Arc discharge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H01L21/30655—Plasma etching; Reactive-ion etching comprising alternated and repeated etching and passivation steps, e.g. Bosch process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2237/00—Discharge tubes exposing object to beam, e.g. for analysis treatment, etching, imaging
    • H01J2237/20—Positioning, supporting, modifying or maintaining the physical state of objects being observed or treated
    • H01J2237/2001—Maintaining constant desired temperature
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2237/00—Discharge tubes exposing object to beam, e.g. for analysis treatment, etching, imaging
    • H01J2237/32—Processing objects by plasma generation
    • H01J2237/33—Processing objects by plasma generation characterised by the type of processing
    • H01J2237/334—Etching
    • H01J2237/3343—Problems associated with etching

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Plasma & Fusion (AREA)
  • Analytical Chemistry (AREA)
  • Metallurgy (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Organic Chemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Inorganic Chemistry (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

在利用等离子体蚀刻衬底的方法和设备中，等离子体在基本低于大气压的压强下，在等离子体源(1)的阴极和阳极之间以及在所述阴极和阳极之间的具有至少一个导电级联板的系统的通道中被产生和加速。所述等离子体从所述等离子体源释放到处理室(2)，所述衬底(9)在所述处理室中暴露于所述等离子体。工作期间，所述处理室保持在减少的、近似真空的压强下。在所述暴露期间在所述衬底和所述等离子体之间施加交流偏压。

Description

利用等离子体蚀刻衬底的方法和设备
技术领域
本发明涉及利用等离子体蚀刻衬底的方法，其中等离子体由等离子体源产生，并且用所述等离子体对所述衬底施加蚀刻剂。
背景技术
在物理和化学中，等离子体典型地是离子化气体，并且通常被认为是物质的一种不同于固体、液体和气体的独特状态。“离子化”意思是至少一个电子已经脱离了所述气体的部分原子或分子。自由电荷使等离子体导电从而对电磁场有强烈响应。同样的自由电荷还使等离子体具有化学高活性。因而可以对衬底进行特别处理，否则该处理将几乎是不可能的或者其反应速率低得多。因此，将等离子体处理用于例如用于半导体器件和太阳能电池制造的半导体技术的兴趣日益增大。已经发现，借助反应等离子体，化合物可以被沉积，并且衬底表面可以被氧化、蚀刻、织构化(textured)或者以很高的精确度、精细和受控地改性，这说明了等离子体处理现今在半导体技术和相关技术领域已经获得的重要性。
传统工艺是使用射频(RF)等离子体。总的来说，有两种不同的RF等离子体配置，即电容耦合RF等离子体和电感耦合RF等离子体。电容耦合等离子体系统是其中电功率被电容性耦合到等离子体中的系统。图1A示出了这种系统的典型配置的实例。等离子体被限制在两个平面电极之间，其中一个电极接地，另一个电极由RF功率源驱动。另一方面，在电感耦合等离子体系统中，线圈通过电介质窗口(通常为石英)将RF功率耦合到等离子体中。图1B中示出了具有扁平线圈的电感耦合等离子体系统的配置。在这两种情况下，因装置的开放配置，工艺压强大约等于等离子体源压强。这些普通的等离子体系统的典型操作条件和等离子体参数如下：
              电容RF等离子体 电感RF等离子体
等离子体源压强：  1-200         0.1-10      Pa
功率：            50-2000       100-5000    W
气体流量：        0.1-5         0.1-5       sccs
频率：            0.05-13.56    13.56-2450  MHz
电离度：          0.001-1       0.1-100     ‰
工艺压强：        1-200         0.1-10      Pa
工艺电子密度：    1015-1016       1016-1018     m-3
工艺电子温度：    1-5           2-7         eV
半导体器件中日益减小的尺寸要求待用的工艺日益精确。现在的光刻技术在深亚微米范围内，并且半导体工艺中所用的其它技术被要求跟随这种趋势。这方面重要的一点是蚀刻。尤其为了获得高组装密度(packing densities)，位于衬底表面的所谓的通孔(via)、沟槽(trench)以及其它凹槽(recess)需要被蚀刻为具有陡峭的优选垂直的壁，以便增加精确度并且仅占据最小的表面区域。为此目的，蚀刻技术需要高度各向异性的而不是像湿法蚀刻那样的各向同性的蚀刻技术。然而，上述的普通的等离子体技术仅提供有限的各向异性，这对减小特征尺寸造成障碍。除此之外，普通的等离子体技术具有相对小的电离度和通量，导致相对低的工艺速率，这致使这些技术具有较小的商业吸引力。
发明内容
本发明的目的是提供一种利用等离子体局部蚀刻衬底的方法和设备，其精度和可控性提高并且同时提供相当大的等离子体密度，使得可得到大于现有等离子体技术的深宽比(aspect ratio)和工艺速率(process rate)。
为了实现该目的，本发明提供一种利用等离子体蚀刻衬底的方法，其中等离子体在基本低于大气压(sub-atmospheric)的压强下，在等离子体源的阴极和阳极之间以及在所述阴极和阳极之间的至少一个导电级联板(conductive cascaded plate)的系统的至少一个通道中被产生和加速，所述等离子体通过收缩的通道开口从至少一个等离子体源释放到处理室，所述衬底在所述处理室中暴露于借助于所述等离子体的蚀刻剂，同时，所述处理室保持在减少的、近似真空的压强下，并且在所述暴露期间在所述衬底和所述等离子体之间施加负的交流偏压。
根据本发明，工作期间，等离子体利用引起的级联电弧(cascadedarc)通过至少一个级联板的系统在阴极和阳极之间产生。直流电在阴极和阳极之间流动。所产生的等离子体离开等离子体源而流向衬底。级联电弧的中心压强相对高(低于大气压)，使得等离子体产生非常有效。电离度可以典型地高达5-10％。这一高密度、高离子化的等离子体被注入处理室并且朝向衬底膨胀(expand)。在压强达到大多数蚀刻工艺所要求的近似真空工艺压强时，因等离子体的膨胀的高速度，电离度被冻结(frozen in)。根据本发明的方法中所用的等离子体源的典型的等离子体特性如下：
等离子体源压强： 10-200     kPa
功率：           1000-5000  W
气体流量：       10-100     sccs
电离度：         0.1-100    ‰
工艺压强：       1-100      Pa
工艺电子密度：   1016-1019    m-3
工艺电子温度：   0.3        eV
发明人已经认识到了另一重要的参数是电子温度。源自所使用的特定等离子体源，根据本发明的等离子体的适中的电子温度允许精确并相对容易的控制离子和自由基运动。因而，接近衬底表面的运动的等离子体的特性(像离子/自由基能量和方向)可以通过施加适当的偏压而被精确控制。这可以有利地用于在衬底中特定地各向异性局部蚀刻凹槽。
对于各向异性等离子体蚀刻，例如，需要垂直于衬底的离子轰击。这可以通过向衬底施加相对于等离子体的负偏压而激发。这种负偏压电势致使正的带电离子向衬底加速。施加给衬底的交流电势根据电势的符号而吸引电子或离子。使这一电势高频率(MHz)交变，则与相对重而缓慢的离子相比，轻而因此高可移动性的电子在衬底引起时间平均负电势，同时到衬底的电子的时间平均通量必须等于离子的时间平均通量。结果，在等离子体和负偏压衬底之间形成等离子体鞘层。进入鞘层的离子被加速飞向负偏压衬底而产生离子轰击。
然而，交流偏压信号的时间平均电流至少基本为零，以便没有净电流流过衬底，否则可能损害已经在所述衬底中提供的电子或机械部件(feature)。利用适当的源以适当的形式外部引起偏压。为了加倍保护衬底免受这种损害，根据本发明的方法的优选实施例的特征在于，至少在施加所述偏压时，特别通过在所述衬底和地电势之间连接电容器而使所述衬底与直流电流隔离。这种隔离防止直流电流过衬底，否则可能损害在所述衬底中已经提供的易损坏结构。此外，电容耦合衬底允许精细调节偏压。因为保持不需要净电流，偏压将直接影响等离子体中相对快的电子和相对慢的离子/自由基之间的可移动性(mobility)之差，因此其可以被严格控制和设置。而且，因受电容器影响的电荷水平，通过耦合至所述衬底的电容器将防止对非导电衬底的意外充电。
根据本发明的方法的第一具体实施例的特征在于，在所述衬底和所述等离子体之间施加振荡偏压。在很高的频率下，离子需要许多振荡周期来穿过鞘层，这导致离子能量紧密接近时间平均场。在相对低的射频下，离子需要穿过鞘层的时间比振荡周期短。因此，离子的最终能量随离子进入鞘层的时间而变化。与鞘层电压低时进入鞘层的离子相比，鞘层电压高时进入鞘层的离子获得更高的能量。这导致宽的双峰离子能量分布函数(IEDF)，其在图2右边示意性示出，所施加的偏置电势(V)在左边示出。如由图2中虚线IEDF所示，频率增大时，IEDF变窄，直到趋于单峰IEDF。
离子穿过鞘层所需的时间被称为渡越时间(transit time)。离子的渡越时间由下式确定：
τ ion = 3 s ‾ M ion 2 e V ‾ s
其中s是时间平均鞘层厚度，Mion是离子质量，而Vs是鞘层中的平均电势降，即在偏压振荡期间等离子体和衬底之间的平均电势差，其在图2中用Vdc表示。现在宽的双峰区域可被定义为β＝τion/τrf＜＜1，而当β＝τion/τrf＞＞1时，IEDF变窄，τrf是偏压循环的周期长度。
为了获得相对窄的IEDF，根据本发明的方法的另一具体实施例的特征在于，施加高频率交流偏压，其具有100kHz到100MHz量级的频率，具有高达500V、特别是10到250V量级的振幅。例如，如果使用大约13.5MHz的振荡频率，而偏压在10-250V的范围中，则鞘层厚度将典型地具有数十毫米到数毫米量级，其显得足够小从而获得理想的等离子体方向特性。
如图2中所示，由振荡偏压激发的IEDF不是完美的单峰。根据所施加的频率，得到窄的或较宽的双峰IEDF。IEDF仅在很高的频率下变成近似单峰。对于高密度等离子体(例如根据本发明的方法中所用的膨胀热等离子体(Expanding Thermal Plasma))，获得近似单峰IEDF所需的频率比30MHz高得多，这是不切实际的。根据本发明的方法的优选实施例提供了解决该缺点的方案，其特征在于，在所述衬底和所述等离子体之间施加脉冲偏压，同时特别通过在所述衬底和地电势之间连接电容器而使所述衬底与直流电流电隔离。这种情况下操纵所施加的波形使得衬底上的电势通常是常量。图3示出了衬底的脉冲电势和由此形成的离子能量的示意图。
正是因为使用振荡偏压，时间平均电流为零，这意味着离子的时间平均通量必须等于电子的时间平均通量。为了实现这一点，尽管相对等离子体总的衬底电势为负的，其吸引带正电的离子，施加相对短时间的正脉冲以便即刻收集高可移动性电子。在工作期间，特别通过在衬底和地电势之间连接电容器而使衬底被隔离直流，以便阻塞偏压的直流分量。离子电流通过缓慢地斜坡下降来对电容器充电，电压补偿电容器上的电势差的增大。电容器的电荷加载能力加之斜度(amount of ramping)一起确定可使用的最小频率。在根据本发明的方法的该实施例中所使用的频率可以在仅数百kHz的范围中。在硅蚀刻工艺中，发明人已经认识到这种脉冲偏压另外还提高了在二氧化硅上硅的蚀刻等离子体的蚀刻选择性。
而且，本发明涉及借助于等离子体蚀刻衬底的设备。根据本发明，这种设备的特征在于，包括至少一个产生等离子体的等离子体源，该等离子体源具有由具有至少一个导电级联板的系统分离的阴极和阳极，并包括至少一个位于所述阴极和所述阳极之间的基本直的等离子体通道；与所述至少一个等离子体通道开口连通的用于释放所述等离子体的收缩的释放口；用于从所述释放口接收所述等离子体的处理室；以及在所述处理室中用于支撑所述衬底的衬底支架，至少在工作期间，所述衬底支架被连接至电压源，该电压源能够在所述衬底支架和所述等离子体子之间施加负的交流偏压。
附图说明
现在将参考多个示例性实施例和附图来说明本发明，其中：
图1A-1B是示出传统的借助于等离子体蚀刻衬底的设备的等离子体源的示意图；
图2是示出振荡RF偏置电势(左)和由此而产生的双峰离子能量(右)的示意图；
图3是示出脉冲偏置电势(左)和由此而产生的单峰离子能量(右)的示意图；
图4是示出根据本发明的借助于等离子体蚀刻衬底的设备的具体实例的等离子体源的示意图；
图5是示出根据本发明的包括了图4的等离子体源的借助于等离子体蚀刻衬底的设备的具体实例的示意图；
图6是根据本发明的方法的第一实施例的示意图；
图7是根据本发明的应用图6的方法的设备的结构示意图；
图8是在图6的方法期间所施加的偏压脉冲图；
图9是利用图6的方法在不同温度下所蚀刻出的孔洞的SEM图片；
图10是利用图6的方法在不同温度下所蚀刻出的孔洞的SEM图片；
图11是在图6的方法的钝化步骤期间在施加RF偏压和不施加RF偏压的情况下分别蚀刻出的孔洞的SEM图片；
图12是利用图6的方法在不同的氟流率下所蚀刻出的孔洞的SEM图片；
图13是利用图6的方法在不同的氩气流率下所蚀刻出的孔洞的SEM图片；
图14是利用图6的方法在不同的氩/氟流率比下所蚀刻出的孔洞的SEM图片；
图15是利用图6的方法在每周期中不同的蚀刻时间下所蚀刻出的孔洞的SEM图片；
图16是利用图6的方法在每周期中不同的钝化时间下所蚀刻出的孔洞的SEM图片；
图17是利用图6的方法在不同的压强下所蚀刻出的孔洞的SEM图片；
图18是根据本发明的方法的第二实施例的示意图；
图19是利用图18的方法在不同的温度下所蚀刻出的孔洞的SEM图片；
图20A是利用图18的方法在-120℃下以不同的振荡RF偏压所蚀刻出的孔洞的SEM图片；
图20B是利用图18的方法在-80℃下以不同的振荡RF偏压所蚀刻出的孔洞的SEM图片；
图21是利用图18的方法在不同的脉冲偏压下所蚀刻出的孔洞的SEM图片；
图22是利用图18的方法以恒定的O2流量在不同的SF6流率下所蚀刻出的孔洞的SEM图片；
图23是利用图18的方法在不同的前体和载气流率下所蚀刻出的孔洞的SEM图片；以及
图24是利用图18的方法在不同的压强下所蚀刻出的孔洞的SEM图片。
请注意，附图仅仅是示意性的而并非按比例绘制。特别是，某些尺寸可以被放大到更清楚地示出特定特征的大致程度。所有附图中相应的特征具有相同的附图标记。
具体实施方式
根据本发明，利用如图4中所示出的这种类型的级联电弧等离子体源产生等离子体。通过一个或多个级联板的系统在等离子体源的阴极和阳极之间流动高功率直流电从而产生等离子体电弧3。等离子体电弧3在载气(在该实例中为氩气)中产生，载气经由入口8流入等离子体源并从阴极流到阳极。载气以数十sccs(标准立方厘米/秒)的相对高的流率被注入。因这一高流率，等离子体源1中的压强相对高(低于大气压)，典型地为10-200kPa量级，由此等离子体的产生非常有效。电离度可以高达5-10％，这与传统的RF等离子体相比非常高。参见图5，此高密度等离子体正向低压室中膨胀，而因此在下文中被称作膨胀热等离子体(ETP)从而将其与利用电容或电感RF等离子体源产生的较传统的RF等离子体相区别。在如大多数蚀刻工艺所要求的压强变低时，因膨胀等离子体的高速度，电离度被冻结。
图5示出了根据本发明的用膨胀热等离子体(ETP)蚀刻衬底的设备的实施例的示意图。该设备包括至少一个如在图4中所描述的高压等离子体源1和典型地体积为125升的低压反应室2，从等离子体源泄出的等离子体射流4将向反应室2中膨胀。在反应室中，约10-100Pa量级的工艺压强由通过闸式阀6控制的罗茨泵5来维持。该罗茨泵的能力(capacity)在容器的泵口处为约1500m3/h。在50sccs气流下，该泵能达到反应室中20Pa的压强，即，近似真空。这意味着反应室中气体粒子的平均停留时间(mean residence time)为约0.5秒。没有气流时，该罗茨泵达到约真空的压强。当反应室在待机模式(inthe standby mode)下时，使用涡轮泵来达到约10-4Pa的压强。
等离子体源通过收缩的释放口释放等离子体。在该释放口之后的几厘米处，前体或蚀刻气体可以通过设在等离子体射流4周围的环7被注入等离子体。该前体或蚀刻气体将在反应室中与氩离子反应。电荷转移及离解复合反应从前体气体产生活性粒子。进一步在下游，活性粒子撞击衬底9，衬底放置在包含铝或铜的机械夹盘(chuck)的衬底支架10上。用加热元件11和管道12，运载液氮通过夹盘10，可以控制衬底的温度。
在夹盘10和地电势之间连接电容器(未示出)从而使衬底9与DC电流电隔离，其中地电势通常被施加于处理室2的不锈钢壁。因为衬底9被DC隔离，偏置功率可以安全地被施加于衬底。外部交流偏压源(未示出)被连接在衬底支架10和反应室壁之间从而根据本发明在衬底9上引起适当的交流偏压。
为了便于交换，衬底9被设置在衬底载体(未示出)上，其被机械地夹紧在夹盘10上。夹盘和衬底载体之间的氦气流或导热剂(paste)增强这两个构件之间的热传导。其上设有衬底9的衬底载体可经由加载互锁真空室(load-lock chamber)13在反应室中被快速地加载和卸载。
图4和图5的设备可以被用于在衬底中局部制作具有高深宽比(即具有陡峭的几乎垂直的侧壁)的深孔洞、沟槽或其它凹槽。为此，经由环7向等离子体提供蚀刻剂。为了在借助于等离子体在衬底中局部蚀刻凹槽的方法中获得高各向异性蚀刻特性，根据本发明的方法的第一实施例的特征在于，第一活性剂和第二活性剂被交替引入等离子体，第一剂能够蚀刻衬底，第二剂能够在所述衬底上生成保护层，该保护层在一定程度上抵抗所述等离子体中的所述第一剂。因此，根据本发明的方法的第一实施例包括交替进行蚀刻步骤和钝化步骤。
在下文中将说明根据本发明的方法的该第一实施例的具体实例。在该实例中，六氟化硫(SF6)和氟代丁烷(C4F8)分别被用作对于硅衬底的第一和第二剂。在蚀刻步骤期间，作为在SF6等离子体中氟对硅的蚀刻化学性的结果可能存在相当大量的各向同性蚀刻。然而，在蚀刻步骤达到太高程度的横向蚀刻之前，其被钝化步骤中止。
在钝化步骤期间，C4F8等离子体在硅的表面上沉积像聚四氟乙烯(PTFE)的碳氟聚合物，其保护硅免受氟蚀刻。在随后的蚀刻步骤期间，垂直于衬底表面的等离子体离子轰击正蚀刻位于孔洞底部的聚合物层，并且硅蚀刻可在该垂直方向上进行。在蚀刻步骤期间发生这两种蚀刻过程(mechanism)(聚合物和硅蚀刻)。
图6中示意性示出了该工艺的对应于四个周期的最初的八个步骤。基本上看似是每一周期两个步骤过程的重复而实际上是三个步骤过程的重复。这三个过程是：
1、在SF6等离子体中各向异性的碳氟聚合物蚀刻；
2、在同样的SF6等离子体中各向同性的硅蚀刻；以及
3、在C4F8等离子体中碳氟聚合物沉积。
图7中描述了使用根据本发明的设备来执行图6的工艺的具体结构。
该系统已经增加了分别供应第一和第二剂的两个供应器。第一供应器21输送SF6，而第二供应器22用以向处理室输送C4F8。对于适当的气流控制系统，提供快速响应质量流量控制器22、23、在质量流量控制器和工艺室中的环7之间的短的气体管线24以及自动操作系统(软件)。在工作期间用参照图5所描述的温度控制装置11、12可以控制衬底温度并保持恒定。
作为衬底温度函数进行蚀刻的15分钟蚀刻结果被显示在图9中。该图示出了在不同温度下所蚀刻出的孔洞的SEM图片。在第一和其它的SEM图片中孔洞的直径分别为50μm和30μm。温度是在夹盘中测得。衬底级的实际温度可能略高。在50℃获得最高蚀刻速率，约为6.5μm/min(微米/分钟)。以-32V约20W的相同偏置功率、在25℃和0℃的较低温度下分别产生约5.8μm/min和2.7μm/min的较低蚀刻速率，但在-50℃横向蚀刻(lateral etching)也减小到基本上无横向蚀刻。在0℃，孔洞的底部相当粗糙，这可以如在-50℃所示范的通过增大偏置功率和电压而得以避免，这在蚀刻和钝化期间用约-116V的偏压来实现。此外在-50℃下由于偏置功率增大该样品显示出增大的蚀刻速率约为5.9μm/min，这仅略小于在50℃时所看到的最大蚀刻速率。在75℃下样品显示出横向蚀刻增强，这是不期望的。75℃时的蚀刻速率为约0.2m/min，低于50℃时的蚀刻速率，但考虑到横向蚀刻，总蚀刻量增加30％。鉴于以上，根据本发明的该第一方法的优选实施例的特征在于，在工作期间，衬底被保持在50℃以下、优选在-50℃和50℃之间的衬底温度。
图8示出了用于在衬底和等离子体之间施加交流偏压的典型脉冲图。该偏置功率仅在蚀刻步骤施加，而在随后的钝化步骤期间除去。作为偏压的函数的蚀刻结果被显示在图10中。该图示出了在15分钟的总蚀刻时间期间以不同的RF偏压所蚀刻出的孔洞的SEM图片。孔洞的直径为30μm，并且为了比较，所有图片具有相同比例。在-18V、-30V、-41V和-67V的偏压下进行15分钟蚀刻的蚀刻速率分别为大约5.2、6.3、6.8和6.5μm/min。在-41V的偏压下所获得的最大蚀刻速率是6.8μm/min。在-18V的偏压下，蚀刻速率降到5.2μm/min。在更高的偏压下，总深度蚀刻速率减小，伴随一定程度的横向蚀刻增大，如在温度系列中的一样。根据这些图，根据本发明的该第一方法的优选实施例的特征在于，在引入所述第一剂期间，在所述衬底和所述等离子体之间施加范围在-30到-50V之间、特别是-40V左右的振荡偏压。
根据本发明的该第一方法的又一优选实施例的特征在于，在引入所述第二剂期间，在所述衬底和所述等离子体之间施加特别是范围在-150到-170V之间、更特别是-160V左右的振荡偏压。图11示出了在钝化步骤期间施加RF偏压(左)和不施加RF偏压(右)的情况下所蚀刻出的孔洞的SEM图。孔洞的直径为30μm，并且为了比较，所有图片具有相同比例。蚀刻速率分别为约5.9μm/min和5.4μm/min。该工艺在50W偏置功率下进行。这引起在蚀刻步骤期间偏压约为-70V。钝化步骤期间偏压约为-165V，具有20W的反射功率。总蚀刻时间为30分钟而非标准的15分钟。明显地，钝化步骤期间在所施加的偏压下蚀刻速率从5.9μm/min降到5.4μm/min。然而，钝化期间在所施加的偏压下横向蚀刻也降低。尽管蚀刻速率略微减小，然而获得了明显更好的各向异性。
作为不同的SF6流量的函数的蚀刻结果被显示在图12中，作为在15分钟期间以不同的SF6流率所蚀刻出的孔洞的SEM图片。孔洞的直径为30μm，并且为了比较，所有图片具有相同比例。所得到的蚀刻速率分别约为4.8、6.5、6.8、0.1和6.8μm/min。为了保持-30V量级的偏压，偏置功率分别为10W、20W、20W和30W。这显示出蚀刻速率随SF6流量的增大而增大，直到7.5sccs流量下的最大值6.8μm/min。尽管7.5sccs时的图片显出不同，然而显微镜观察资料揭示其深度类似于10sccs时的孔洞，并且横向蚀刻可比于在5sccs的SF6下的孔洞。在10sccs的SF6流率下观察到明显更大的横向蚀刻。因此，根据本发明的第一方法的又一优选实施例的特征在于，第一剂以约5-7.5标准立方厘米/秒(sccs)的流率引入所述等离子体中。
作为氩气流量的函数的蚀刻结果被显示在图13中。在这些测试期间，罗茨泵的阀也被改变以便将压强保持在40Pa的标准值。这导致对不同的气体有不同的局部压强。图13示出了以不同的氩气流率在15分钟蚀刻后所蚀刻出的孔洞的SEM图片。孔洞的直径为30μm，并且为了比较，所有图片具有相同比例。除去第一个蚀刻速率减小到零之外，其它样品的蚀刻速率都近似等于约6.5μm/min。为了保持-30V量级的偏压，偏置功率分别为30W、20W、10W和10W。超出75sccs时观察到明显更大的横向蚀刻。因而，根据本发明的第一方法的又一优选实施例的特征在于，借助于惰性载体流体、特别是如氩气的惰性气体产生所述等离子体，所述惰性载体流体以50到75标准立方厘米/秒(sccs)之间、并优选50sccs左右的流率被输送到所述等离子体源。
作为氩气和SF6气体流量两者的函数的蚀刻结果被显示在图14中。罗茨泵的阀被改变以便将压强保持在40Pa的标准值。因此绝对局部压强保持不变。通过增大氩气流量并保持电弧电流恒量，电弧的功率输入增大600W，从4125增至4725W。蚀刻速率从低流率时的6.5μm/min增至高流率时的7.8μm/min。然而，横向蚀刻也随流量的增大而增大。因而，在氩和氟之间约50：5sccs的相对流量下获得最佳结果。
作为每一周期蚀刻时间的函数的蚀刻结果被显示在图15中。这些SEM图片示出了在15分钟的整个蚀刻时间中以每一周期不同的蚀刻时间所蚀刻出的孔洞。孔洞的直径为30μm，并且为了比较，所有图片具有相同比例。对于每一周期6、10、14和18秒的蚀刻时间下所观察到的蚀刻速率分别为约4.9、6.5、6.7和6.9μm/min。这意味着，对于每一周期从6至18秒的蚀刻时间，蚀刻速率从4.9μm/min增至6.9μm/min。该增大并非与每一周期蚀刻时间线性相关。最大的增量(从4.9μm/min至6.5μm/min)发生在每一蚀刻周期6和10秒之间。超出10秒蚀刻周期时间，观察到更大的横向蚀刻，仅获得略高的垂直蚀刻速率。
图16中示出了在15分钟的整个工艺时间期间以每一周期不同的钝化时间所蚀刻出的孔洞的SEM图片。孔洞的直径为30μm，并且为了比较，所有图片具有相同比例。对于每一周期4、6、8和10秒的钝化时间下所观察到的蚀刻速率分别为7.8、7.1、6.4和5.9μm/min。此外该结果显示出较长的钝化时间几乎不减少横向蚀刻。然而，当钝化时间从4秒增至10秒时，垂直蚀刻速率从7.8μm/min明显减小到5.9μm/min。该减小主要是由净蚀刻时间的减少而引起的。随着钝化时间越长，对于恒定的总时间，周期数减少，这自然导致净蚀刻时间缩短。
基于以上附图，根据本发明的第一方法的又一优选实施例的特征在于，所述第一和第二剂在交替时间间隔期间被引入，引入所述第一剂的第一时间间隔大约在6和10秒之间，引入所述第二剂的第二时间间隔大约在4和6秒之间。对蚀刻和钝化时间的进一步研究揭露总工艺时间应该优选小于约15分钟，以便保持最佳垂直蚀刻速率，并且避免孔洞内严重的表面粗糙。
图17中示出了在不同的压强下所蚀刻出的孔洞的SEM图片。孔洞的直径为30μm，并且为了比较，所有图片具有相同比例。对于26、40、66和96Pa的压强下所估计的蚀刻速率分别为3.7、6.5、5.5和7.1μm/min。在最后两个样品中所用的偏压为-24V和-27V，不同于前两个样品的偏压-32V。图片示出当压强从26增大至40Pa时，蚀刻速率从3.7μm/min几乎翻倍至6.5μm/min。压强进一步增大几乎不会引起蚀刻速率增加并且导致孔洞底部粗糙。因此，根据本发明的第一方法的又一优选实施例的特征在于，工作期间压强在衬底处保持在约26到40Pa之间，特别是约40Pa。
在实际中，当尤其用下列工艺参数来实施前述的工艺时可获得特别有利的结果：
参数                值
温度：              -50℃-50℃
RF偏置功率/电压：   20W/-32V
氩气流量：          50sccs
SF6流量：           5sccs
C4F8流量：          4sccs
总蚀刻时间：        15分钟
每一周期蚀刻时间：  10秒
每一周期钝化时间：  4秒
工艺压强：          40Pa
电弧电流：          75A
电弧距离：          60cm
这些值由图中可应用的SEM图片周围的框架指出。
根据本发明的借助于所述等离子体和蚀刻掩模在衬底中局部蚀刻凹槽的第二方法的特征在于，第一活性剂和第二活性剂被同时引入等离子体，第一剂能够蚀刻衬底，而第二剂能够在所述衬底上生成保护层，该保护层在一定程度上抵抗所述等离子体中的所述第一剂。参照附图在下文中将描述第二方法的特定实例，根据本发明的该实例的特征在于，所述衬底包括硅衬底，含氟化合物、特别是六氟化硫(SF6)被用作所述第一剂，氧化剂、特别是氧气被用作所述第二剂，并且在工作期间所述衬底被保持在低温温度。
与前面的工艺相对比，该低温蚀刻工艺是连续的，其中第一和第二剂同时提供，每一个都具有其自己的函数。这具有两个主要优势，即形成光滑侧壁而没有为第一工艺特征的在第一剂到第二剂的每一次转换处的粗糙度，以及没有因分离的钝化步骤所导致的工艺时间损失。在该实例中，该工艺被用于低温硅蚀刻并且为此使用包括SF6/O2气体混合物的等离子体。
在室温下，该等离子体混合物产生由六氟化硫(SF6)的正常各向同性蚀刻特性引起的硅的各向同性蚀刻。在低温、特别是低于-80℃下，氧开始与氟竞争而占据越来越多的硅位置(site)。这些化学附着在硅表面的氧原子形成类似硅氧化物的钝化层，其防止氟基蚀刻硅从而硅蚀刻被减少或甚至被阻止。然而，由根据本发明的衬底偏压引起的垂直于衬底的离子轰击除去凹槽底部的钝化层，并且蚀刻主要仅在垂直方向上进行。图18示出了该工艺的示意图。
图19中示出了利用该工艺在不同的温度下所蚀刻出的孔洞的SEM图片。孔洞的直径为30μm，并且为了比较，所有图片具有相同比例。在-80、-100、-120和-140℃的温度下，所观察到的蚀刻速率分别为4.6、3.9、3.7和3.0μm/min。这显示出从-80到-140℃垂直蚀刻速率逐渐减小。然而，-80℃时的横向蚀刻为约10μm，而在-100℃到-120℃之间或更低的温度下约为零。-140℃的衬底温度不改变孔洞的形状，而进一步显示出垂直蚀刻速率的进一步减小。因而，根据本发明，第二方法的优选实施例的特征在于，在工作期间，所述衬底保持在范围在-100到-140℃之间、特别是约-120℃的温度下，。
已经研究了在两个不同的衬底温度即-120℃和-80℃下作为振荡RF偏压的函数的蚀刻。图20A中示出了-120℃的衬底温度下的结果，而图20B给出了-80℃下的结果。孔洞的直径为30μm，并且为了比较，所有图片具有相同比例。图20A的-120℃时的SEM图片揭示了在-55、-73和-105V的RF偏压下蚀刻速率分别为0.8、5.7和4.7μm/min。分别用30W、40W和60W的偏置功率获得不同的偏压。在图20B的-80℃时，在-40、-90和-125V的偏压下蚀刻速率分别为5.6、4.6和4.4μm/min。分别用20W、50W和70W的偏置功率获得这些偏压。
根据这些结果，在-120℃的衬底温度下用约在-40V和-90V之间、尤其-73V的RF偏压可获得最好的结果。当偏压以及因而离子碰撞能量太低时，去钝化(de-passivation)将停止。在-90V的偏压下，蚀刻速率减小至4.7μm/min。这可能是较多横向蚀刻和凸缘(collar)形成的结果。因而，根据本发明的第二方法的又一优选实施例的特征在于，在引入所述第一和第二剂期间，在所述衬底和所述等离子体之间施加范围在-70到-100V之间、特别是-73V左右的振荡偏压。
也可以施加脉冲偏压来代替振荡RF偏压。图21中示出了作为脉冲偏压的函数的蚀刻结果，其为在-120℃的衬底温度下以不同的“脉冲”偏压所蚀刻出的孔洞的SEM图片。孔洞的直径为30μm，并且为了比较，所有图片具有相同比例。在-80、-104和-134V的脉冲偏压下蚀刻速率分别为0.6、0.3和2.5μm/min。与以上实例中所用的RF脉冲偏压源相比，该脉冲偏压源工作在低得多的频率下，并且不在衬底上方产生附加等离子体。图21的SEM图片揭示在-134V的脉冲偏压下得到基本无横向蚀刻的最高垂直蚀刻速率。因而，根据本发明的第二方法的又一优选实施例的特征在于，在引入所述第一剂和第二剂期间在所述衬底和所述等离子体之间施加约-134V的脉冲偏压。
图23示出了利用振荡RF偏压在1sccs的恒定O2流量下以不同的SF6流率所蚀刻出的孔洞的SEM图片。除了其中孔洞直径为40μm的3sccs的图片之外，其它孔洞的直径为30μm。为了比较，所有图片具有相同比例。保持O2流量恒定在约1sccs的同时改变SF6流量改变了等离子体的化学性质并影响蚀刻速率以及侧壁轮廓，即，横向蚀刻。3sccs SF6流量时的蚀刻速率为2.3μm/min。增大SF6流量，蚀刻速率在4sccs时增至3.7μm/min，而在5sccs的SF6流量时增至4.6μm/min。然而，不仅垂直蚀刻速率增大，横向蚀刻也增大，这归因于较高的F/O比而由此较弱的钝化。在6sccs的SF6流率下，蚀刻变为各向同性，这意味着F/O自由基比太高。因而，6sccs时的垂直蚀刻速率降到2.9μm/min。因而，根据本发明的第二方法的又一优选实施例的特征在于，第一剂和第二剂分别以约4和约1标准立方厘米/秒(sccs)的流率被引入所述等离子体中。
载气氩气以及前体SF6和O2气流已经被分别增大，以便确定它们对蚀刻速率和分布的影响。脉冲偏压源被用于在衬底和等离子体之间施加脉冲偏压。图23中示出了这些测试的结果。六氟化硫和氧气流量在前面两个图片中分别是4sccs和1sccs，在最右侧的图片中分别是6.5sccs和1.5sccs。通过增加氩气载气流量50％(从50sccs增至75sccs)，蚀刻速率从2.5增至4.3μm/min。这增加了72％。钝化过程以及因而横向蚀刻根本不受影响。通过增加前体气体50％，蚀刻速率从2.5增至4.1μm/min，其增加64％。这次钝化过程受影响并且导致更多的横向蚀刻。额外的前体气体可能以不同的比率被离解，其改变等离子体的化学性质。因而，根据本发明的第二方法的又一优选实施例的特征在于，借助于惰性载体流体、特别是如氩气的惰性气体产生所述等离子体，并且分别在约4sccs和1sccs的第一和第二剂气流下，载气被以约50-75标准立方厘米/秒(sccs)的流率输送到所述等离子体源中。
图24示出了在不同压强下所蚀刻出的孔洞的SEM图片。孔洞的直径为30μm，并且为了比较，所有图片具有相同比例。在19、25和48Pa的压强下15分钟蚀刻期间所观察到的蚀刻速率分别为2.2、3.7和11.6μm/min，而在74Pa下蚀刻10分钟为13.0μm/min。所用的不同的偏置功率/电压分别是50W/-90V、50W/-90V、70W/-78V和90W/-70V。因而，蚀刻速率从19Pa的压强下的2.2μm/min增至48Pa压强下的11.6μm/min。这一巨大的蚀刻速率增量归因于由于压强增大(较少膨胀)而导致的在更窄的等离子体射流中增大的粒子通量。然而，在74Pa下，出现较多的横向蚀刻。因而，根据本发明的第二方法的又一优选实施例的特征在于，在工作期间压强在衬底处保持在约25-50Pa。
基于上面的测试，应用下列工艺参数用根据本发明的方法的第二实施例可以获得特别有利的结果：
参数                值
温度：              -120℃
RF偏置功率/电压：   50W/-90V
氩气流量：          50sccs
SF6流量：           4sccs
O2流量：            1sccs
总蚀刻时间：        30分钟
工艺压强：          25Pa
电弧电流：          75A
电弧距离：          60cm
根据本发明的方法和设备可以有利地用于在衬底基体中蚀刻，例如，孔洞、沟槽或其它凹槽。
尽管已经参照只是有限数量的实施例描述了本发明，但是，应该理解，本发明在其应用上决不限于对所给出的实例。相反，对于本领域技术人员来说，在不脱离本发明的范围和实质的情况下更多的变体和实施例是切实可行的。像这样，不止一个等离子体源可以被同时用以增大工艺速率和/或可以被蚀刻的表面面积，可以处理除了硅或半导体衬底之外的衬底，特别是玻璃衬底和聚合物膜。

Claims (30)

1.一种利用等离子体蚀刻衬底的方法，其中等离子体在基本低于大气压的压强下，在等离子体源的阴极和阳极之间以及在所述阴极和阳极之间的具有至少一个导电级联板的系统的至少一个通道中被产生和加速，所述等离子体通过收缩的通道开口从至少一个等离子体源释放到处理室，所述衬底在所述处理室中暴露于借助于所述等离子体的蚀刻剂，同时，所述处理室保持在减少的、近似真空的压强下，并且在所述暴露期间在所述衬底和所述等离子体之间施加负的交流偏压。
2.根据权利要求1所述的方法，其特征在于，至少在施加所述偏压时，特别是通过在所述衬底和地电势之间连接电容器而使所述衬底与直流电流隔离。
3.根据权利要求1或2所述的方法，其特征在于，在所述衬底和所述等离子体之间施加振荡偏压。
4.根据权利要求3所述的方法，其特征在于，施加高频交流偏压，所述高频交流偏压具有100kHz到100MHz量级的频率，并具有高达500V、特别是10到250V量级的振幅。
5.根据权利要求2所述的方法，其特征在于，在所述衬底和所述等离子体之间施加脉冲偏压，同时特别是通过在所述衬底和地电势之间连接电容器而使所述衬底与直流电流电隔离。
6.根据上述任一项权利要求所述的方法，其特征在于，所述衬底是半导体衬底，特别是硅衬底。
7.根据权利要求6所述的方法，用于使用蚀刻掩模借助于所述等离子体在所述衬底中局部蚀刻凹槽，其特征在于，第一活性剂和第二活性剂被交替地引入等离子体，第一活性剂能够蚀刻衬底，第二活性剂能够在所述衬底上生成保护层，该保护层在一定程度上抵抗所述等离子体中的所述第一活性剂。
8.根据权利要求7所述的方法，其特征在于，在引入所述第一活性剂期间以及在引入所述第二活性剂期间施加偏压。
9.根据权利要求7或8所述的方法，其特征在于，所述衬底包括硅衬底，其中含氟化合物、特别是六氟化硫(SF6)被用作所述第一活性剂，而碳氟化合物、特别是C4F8被用作所述第二活性剂。
10.根据权利要求9所述的方法，其特征在于，在工作期间，衬底保持在低于50℃、而特别是在-50℃和50℃之间的衬底温度下。
11.根据权利要求9或10所述的方法，其特征在于，在引入所述第一活性剂期间，在所述衬底和所述等离子体之间施加范围在-30到-50V之间、特别是-40V左右的振荡偏压。
12.根据权利要求9、10或11所述的方法，其特征在于，在引入所述第二活性剂期间，在所述衬底和所述等离子体之间施加特别是范围在-150到-170V之间、更特别是-160V左右的振荡偏压。
13.根据权利要求9-12中任意之一所述的方法，其特征在于，第一活性剂以约5-7.5标准立方厘米/秒(sccs)的流率被引入所述等离子体中。
14.根据权利要求9-13中任意之一所述的方法，其特征在于，借助于惰性载体流体、特别是如氩气的惰性气体来产生所述等离子体，所述惰性载体流体以50到75标准立方厘米/秒(sccs)之间、并优选50sccs左右的流率被输送到所述等离子体源。
15.根据权利要求9-14中任意之一所述的方法，其特征在于，所述第一和第二活性剂在交替的时间间隔期间被引入，引入所述第一活性剂的第一时间间隔大约在6到10秒之间，引入所述第二活性剂的第二时间间隔大约在4到6秒之间。
16.根据权利要求9-15中任意之一所述的方法，其特征在于，工作期间压强在衬底处保持在约26到40Pa之间，特别是约40Pa。
17.根据权利要求6所述的方法，用于借助于所述等离子体和蚀刻掩模在所述衬底中局部蚀刻凹槽，其特征在于，第一活性剂和第二活性剂被同时引入等离子体中，第一活性剂能够蚀刻衬底，第二活性剂能够在所述衬底上生成保护层，该保护层在一定程度上抵抗所述等离子体中的所述第一活性剂。
18.根据权利要求17所述的方法，其特征在于，所述衬底包括硅衬底，其中含氟化合物、特别是六氟化硫(SF6)被用作所述第一活性剂，而氧化剂、特别是氧气被用作所述第二活性剂，并且在工作期间所述衬底被保持在低温温度下。
19.根据权利要求18所述的方法，其特征在于，在工作期间，所述衬底保持在范围在-100到-140℃之间、特别是约-120℃的温度下。
20.根据权利要求19所述的方法，其特征在于，在引入所述第一和第二活性剂期间，在所述衬底和所述等离子体之间施加范围在-70到-100V之间、特别是-73V左右的振荡偏压。
21.根据权利要求19所述的方法，其特征在于，在引入所述第一和第二活性剂期间，在所述衬底和所述等离子体之间施加-134V左右的脉冲偏压。
22.根据权利要求18-21中任意之一所述的方法，其特征在于，第一和第二活性剂分别以约4和约1标准立方厘米/秒(sccs)的流率被引入所述等离子体中。
23.根据权利要求22所述的方法，其特征在于，借助于惰性载体流体、特别是如氩气的惰性气体产生所述等离子体，并且载气被以约50-75标准立方厘米/秒(sccs)的流率输送到所述等离子体源中。
24.根据权利要求18-23中任意之一所述的方法，其特征在于，在工作期间压强在衬底处保持在约25-50Pa。
25.一种借助于等离子体蚀刻衬底的设备，包括：
至少一个产生等离子体的等离子体源，该等离子体源具有由具有至少一个导电级联板的系统分离的阴极和阳极，并包括至少一个位于所述阴极和所述阳极之间的基本直的等离子体通道；
收缩的释放口，与所述至少一个等离子体通道开口连通，用于释放所述等离子体；
处理室，用于从所述释放口接收所述等离子体；以及
衬底支架，在所述处理室中用于支撑所述衬底，至少在工作期间，所述衬底支架被连接至电压源，该电压源能够在所述衬底支架和所述等离子体之间施加交流偏压。
26.根据权利要求25所述的设备，其特征在于，所述电压源能够并被设计成产生适当高频率的振荡或脉冲交流偏压。
27.根据权利要求25或26所述的设备，其特征在于，所述衬底支架相对于所述处理室是DC(直流)隔离的，特别地在衬底支架和地电势之间连接电容器。
28.根据权利要求25、26或27所述的设备，其特征在于，所述衬底支架设有温度控制装置。
29.根据权利要求28所述的设备，其特征在于，所述温度控制装置包括加热装置和冷却装置。
30.根据权利要求29所述的设备，其特征在于，所述加热装置包括电加热器，并且所述冷却装置包括至少一个用于液化气体、特别是液氮的管道。
CNA2007800336133A 2006-07-12 2007-07-12 利用等离子体蚀刻衬底的方法和设备 Pending CN101542676A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
NLPCT/NL2006/000355 2006-07-12
PCT/NL2006/000355 WO2008007944A1 (en) 2006-07-12 2006-07-12 Method and device for treating a substrate by means of a plasma

Publications (1)

Publication Number Publication Date
CN101542676A true CN101542676A (zh) 2009-09-23

Family

ID=37735017

Family Applications (1)

Application Number Title Priority Date Filing Date
CNA2007800336133A Pending CN101542676A (zh) 2006-07-12 2007-07-12 利用等离子体蚀刻衬底的方法和设备

Country Status (6)

Country Link
US (1) US20100003827A1 (zh)
EP (1) EP2050119A1 (zh)
JP (1) JP2009543371A (zh)
KR (1) KR20090068204A (zh)
CN (1) CN101542676A (zh)
WO (2) WO2008007944A1 (zh)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101819933A (zh) * 2010-02-11 2010-09-01 中微半导体设备(上海)有限公司 一种含碳层的等离子刻蚀方法
CN103280407A (zh) * 2013-06-03 2013-09-04 上海华力微电子有限公司 ∑形凹槽的制作方法
CN104752158A (zh) * 2013-12-30 2015-07-01 北京北方微电子基地设备工艺研究中心有限责任公司 硅深刻蚀方法
CN107731711A (zh) * 2017-09-20 2018-02-23 南方科技大学 一种等离子减薄装置与方法
CN108231578A (zh) * 2016-12-05 2018-06-29 Spts科技有限公司 使表面光滑的方法
CN112126914A (zh) * 2019-06-25 2020-12-25 皮考逊公司 衬底处理装置中的等离子体

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5172417B2 (ja) * 2008-03-27 2013-03-27 Ｓｐｐテクノロジーズ株式会社 シリコン構造体の製造方法及びその製造装置並びにその製造プログラム
JP2009259863A (ja) * 2008-04-11 2009-11-05 Tokyo Electron Ltd ドライエッチング処理装置及びドライエッチング方法
FR2979478A1 (fr) * 2011-08-31 2013-03-01 St Microelectronics Crolles 2 Procede de realisation d'une tranchee profonde dans un substrat de composant microelectronique
US9034143B2 (en) 2011-10-05 2015-05-19 Intevac, Inc. Inductive/capacitive hybrid plasma source and system with such chamber
FR2984769B1 (fr) * 2011-12-22 2014-03-07 Total Sa Procede de texturation de la surface d'un substrat de silicium, substrat structure et dispositif photovoltaique comportant un tel substrat structure
US8691698B2 (en) * 2012-02-08 2014-04-08 Lam Research Corporation Controlled gas mixing for smooth sidewall rapid alternating etch process
WO2013152805A1 (en) * 2012-04-13 2013-10-17 European Space Agency Method and system for production and additive manufacturing of metals and alloys
US8916477B2 (en) * 2012-07-02 2014-12-23 Novellus Systems, Inc. Polysilicon etch with high selectivity
US10283615B2 (en) 2012-07-02 2019-05-07 Novellus Systems, Inc. Ultrahigh selective polysilicon etch with high throughput
GB201309583D0 (en) * 2013-05-29 2013-07-10 Spts Technologies Ltd Apparatus for processing a semiconductor workpiece
KR102550393B1 (ko) * 2017-10-25 2023-06-30 삼성전자주식회사 플라즈마 처리 장치 및 이를 이용한 반도체 장치의 제조 방법
US20190385828A1 (en) * 2018-06-19 2019-12-19 Lam Research Corporation Temperature control systems and methods for removing metal oxide films
CN111864062B (zh) * 2019-04-29 2024-01-26 中芯国际集成电路制造(上海)有限公司 半导体结构的形成方法以及阻变式存储器
US20210210355A1 (en) * 2020-01-08 2021-07-08 Tokyo Electron Limited Methods of Plasma Processing Using a Pulsed Electron Beam
US11177137B2 (en) * 2020-01-17 2021-11-16 Taiwan Semiconductor Manufacturing Company, Ltd. Wafer etching process and methods thereof
WO2023182827A1 (ko) * 2022-03-24 2023-09-28 성균관대학교산학협력단 소모성 금속부재를 포함하는 식각용 플라즈마 처리 장치
CN116453925B (zh) * 2023-06-16 2023-08-25 通威微电子有限公司 磁控增强等离子抛光装置

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
NL8701530A (nl) * 1987-06-30 1989-01-16 Stichting Fund Ond Material Werkwijze voor het behandelen van oppervlakken van substraten met behulp van een plasma en reactor voor het uitvoeren van die werkwijze.
JP2834129B2 (ja) * 1988-03-23 1998-12-09 株式会社日立製作所 低温ドライエツチング方法
JPH09129621A (ja) * 1995-09-28 1997-05-16 Applied Materials Inc パルス波形バイアス電力
FR2797997B1 (fr) * 1999-08-26 2002-04-05 Cit Alcatel Procede et dispositif pour le traitement de substrat sous vide par plasma
FR2834382B1 (fr) * 2002-01-03 2005-03-18 Cit Alcatel Procede et dispositif de gravure anisotrope du silicium a haut facteur d'aspect
US6979652B2 (en) * 2002-04-08 2005-12-27 Applied Materials, Inc. Etching multi-shaped openings in silicon
NL1020923C2 (nl) * 2002-06-21 2003-12-23 Otb Group Bv Werkwijze alsmede inrichting voor het vervaardigen van een katalysator.
JP2004128063A (ja) * 2002-09-30 2004-04-22 Toshiba Corp 半導体装置及びその製造方法
DE10247913A1 (de) * 2002-10-14 2004-04-22 Robert Bosch Gmbh Plasmaanlage und Verfahren zum anisotropen Einätzen von Strukturen in ein Substrat
NL1022155C2 (nl) * 2002-12-12 2004-06-22 Otb Group Bv Werkwijze, alsmede inrichting voor het behandelen van een oppervlak van ten minste één substraat.

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101819933A (zh) * 2010-02-11 2010-09-01 中微半导体设备(上海)有限公司 一种含碳层的等离子刻蚀方法
CN103280407A (zh) * 2013-06-03 2013-09-04 上海华力微电子有限公司 ∑形凹槽的制作方法
CN104752158A (zh) * 2013-12-30 2015-07-01 北京北方微电子基地设备工艺研究中心有限责任公司 硅深刻蚀方法
CN108231578A (zh) * 2016-12-05 2018-06-29 Spts科技有限公司 使表面光滑的方法
CN108231578B (zh) * 2016-12-05 2023-05-12 Spts科技有限公司 使表面光滑的方法
CN107731711A (zh) * 2017-09-20 2018-02-23 南方科技大学 一种等离子减薄装置与方法
CN112126914A (zh) * 2019-06-25 2020-12-25 皮考逊公司 衬底处理装置中的等离子体

Also Published As

Publication number Publication date
WO2008007962A1 (en) 2008-01-17
WO2008007944A1 (en) 2008-01-17
EP2050119A1 (en) 2009-04-22
US20100003827A1 (en) 2010-01-07
KR20090068204A (ko) 2009-06-25
JP2009543371A (ja) 2009-12-03

Similar Documents

Publication Publication Date Title
CN101542676A (zh) 利用等离子体蚀刻衬底的方法和设备
CN106992121B (zh) 等离子体蚀刻方法
US4581100A (en) Mixed excitation plasma etching system
US5827435A (en) Plasma processing method and equipment used therefor
KR100939464B1 (ko) 저오염의 플라즈마 챔버 부품 및 그 제조방법
EP0507885B1 (en) A low frequency inductive rf plasma reactor
EP1439900B1 (en) Method of etching high aspect ratio features
Maeshige et al. Functional design of a pulsed two-frequency capacitively coupled plasma in CF 4/Ar for SiO 2 etching
KR100265617B1 (ko) 전자기 고주파 커플링을 사용하는 플라즈마 반응기 및 방법
JPH06349784A (ja) 基板を異方性プラズマエッチングする方法および装置、および電子部品またはセンサー素子
CN109417028A (zh) 使用材料改性及rf脉冲的选择性蚀刻
US7510666B2 (en) Time continuous ion-ion plasma
EP1973140A2 (en) Plasma species and uniformity control through pulsed VHF operation
JP2011238935A (ja) エッチング方法及び装置
CN106952798B (zh) 蚀刻方法
JP3319285B2 (ja) プラズマ処理装置及びプラズマ処理方法
EP0289131A1 (en) Method of dry etching aluminum
US5783100A (en) Method of high density plasma etching for semiconductor manufacture
Shustin Plasma technologies for material processing in nanoelectronics: Problems and solutions
US6863926B2 (en) Corrosive-resistant coating over aluminum substrates for use in plasma deposition and etch environments
Arnal et al. Plasma etching in magnetic multipole microwave discharge
JPS62122218A (ja) プラズマ　リアクタ
US7112533B2 (en) Plasma etching system and method
Pu Plasma Etch Equipment
RU2029411C1 (ru) Способ плазменного травления тонких пленок

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20090923