CN101540325A - 存储器电容的电极结构以及存储器电容结构的制造方法 - Google Patents
存储器电容的电极结构以及存储器电容结构的制造方法 Download PDFInfo
- Publication number
- CN101540325A CN101540325A CN200810085490A CN200810085490A CN101540325A CN 101540325 A CN101540325 A CN 101540325A CN 200810085490 A CN200810085490 A CN 200810085490A CN 200810085490 A CN200810085490 A CN 200810085490A CN 101540325 A CN101540325 A CN 101540325A
- Authority
- CN
- China
- Prior art keywords
- electrode
- memory capacitor
- annular body
- outer annular
- electrode material
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000003990 capacitor Substances 0.000 title claims abstract description 64
- 238000000034 method Methods 0.000 title claims abstract description 25
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 16
- 239000007772 electrode material Substances 0.000 claims description 47
- 238000005530 etching Methods 0.000 claims description 11
- 239000000758 substrate Substances 0.000 claims description 5
- 230000008569 process Effects 0.000 abstract description 2
- 239000002131 composite material Substances 0.000 abstract 1
- 238000005516 engineering process Methods 0.000 description 12
- 239000000463 material Substances 0.000 description 7
- 230000000694 effects Effects 0.000 description 6
- 238000003860 storage Methods 0.000 description 6
- 239000004065 semiconductor Substances 0.000 description 5
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 4
- 238000005229 chemical vapour deposition Methods 0.000 description 3
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 2
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 2
- 229910021417 amorphous silicon Inorganic materials 0.000 description 2
- 230000008859 change Effects 0.000 description 2
- 150000001875 compounds Chemical class 0.000 description 2
- 229910052802 copper Inorganic materials 0.000 description 2
- 239000010949 copper Substances 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 230000009977 dual effect Effects 0.000 description 2
- 229920002120 photoresistant polymer Polymers 0.000 description 2
- 229920005591 polysilicon Polymers 0.000 description 2
- 230000002787 reinforcement Effects 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 230000003068 static effect Effects 0.000 description 2
- 239000010936 titanium Substances 0.000 description 2
- 229910052719 titanium Inorganic materials 0.000 description 2
- 241001502050 Acis Species 0.000 description 1
- 238000004458 analytical method Methods 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 238000004140 cleaning Methods 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 239000003989 dielectric material Substances 0.000 description 1
- 238000006073 displacement reaction Methods 0.000 description 1
- 150000002148 esters Chemical class 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 230000001737 promoting effect Effects 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- 230000008719 thickening Effects 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
Images
Landscapes
- Semiconductor Integrated Circuits (AREA)
- Semiconductor Memories (AREA)
Abstract
本发明公开了一种存储器电容的电极结构和存储器电容结构的制造方法。在随机存取存储器中因工艺微缩后,堆叠电容的表面积大幅减少,影响电容量下降而导致电容无法正常运作。本发明的构想是在有限的存储单元区域里,采用凹凸表面的外部环状管体和中心柱体的复合式下电极,来增加电容表面积,进而提高电容量。而外部环状管体的径向截面为椭圆形,且椭圆形的短轴方向的厚度加厚,以加强电容结构的强度。
Description
技术领域
本发明涉及一种半导体元件及其制造方法,且特别涉及一种存储器电容的电极结构以及存储器电容结构的制造方法。
背景技术
随着科技的进步,半导体元件的应用越来越广,举例来说,像是动态随机存取存储器(Dynamic Random Access Memory,DRAM)元件或是静态随机存取存储器(Static Random Access Memory,SRAM)元件等半导体存储元件一般是包含有电容器与晶体管,用以储存与读取数据或信息。由于计算机所需存储空间成长速度遽增,因而所需的电容数量、各电容器的电容量也随之增加。因此,半导体工艺技术为了满足这样的需求,必须在工艺技术上有所改变。
同时,为了进一步提高DRAM的集成度(Integration),工艺不断微缩,每单位电容截面积及电容间距越来越小。在此有限的空间下,电容必须提供足够的电容量来维持信号强度,故在DRAM设计中强调电容结构设计和布置与电容量的关联,并简化工艺,以为DRAM厂商提高成品率并降低成本。
电容器是DRAM藉以储存信号的元件,如果电容器所储存的电荷越多,在读取数据时受噪声影响将大大的降低,更可减低更新(Refresh)的频率。增加电容器的电容量的方法有:(1)增加介电层的介电常数,使电容器单位面积所能储存的电荷数增加;(2)减少介电层的厚度,但是介电材料本身的品质程度将使介电层的厚度受限于某一最低值;(3)增加电容器的面积,使整个储存于电容器内电荷数量增加,但这将会使动态随机存取存储器的集成度下降。
传统的动态随机存取存储器的储存电容量较小时,在集成电路工艺中,主要利用二度空间的电容器来实现,亦即所谓的平坦型电容器(Planar TypeCapacitor)。平坦型电容器需占用半导体基底相当大的面积来储存电荷,故并不适合应用于高度的积集化。高度积集化的动态随机存取存储器需要利用三度空间的电容器来实现,例如所谓的堆叠型(Stack Type)或沟槽型(TrenchType)电容器,存储器元件在进入更高度的积集化时,单纯的三度空间电容器结构已不敷使用,在小面积范围内增加动态随机存取存储器的电容器表面积的方法便被发展。
另外,为有效提升电容量,大多舍弃传统较稳固的杯状电容(CupCapacitor)而采用内外侧总表面积较大的圆柱电容(Cylindrical Capacitor),唯此电容结构强度变弱而有发生倾倒接触(Twin Bit Failure)的可能。例如,在90nm工艺时,因电容结构不稳定而可能有接触现象。故解决办法有两个方向,一方面主动地针对电容结构间隙进行设计,避免电容接触;另一方面被动地以防倾倒为目标,在工艺步骤中加入电容间支撑结构。
美国专利或公开的申请案中有多篇不同外形设计来增加电容表面积的技术:美国专利US 5,656,536以向内延伸的冠状电极来增加电容表面积。美国专利US 5,763,286以内外侧表面为环状沟槽的下电极板来增加电容表面积。另外,美国专利US 6,177,309以双环截面(Dual Annular Section)的圆管(Cylinder)做为下电极板来增加电容表面积。美国专利US 7,119,392以外圆管(Heavily Doped Amorphous Silicon)与内圆管(Lightly Doped AmorphousSilicon)增加结构的强度,并以半球粒(Hemispherical Grain,HSG)作为储存节点来增加电容表面积。
发明内容
本发明提供一种存储器电容的电极结构,其下电极为外部环状管体与中心柱体所组成的复合式电极结构,其内外侧表面为波状或方波状,以增加电容表面积。
本发明提供一种存储器电容的电极结构,其外部环状管体的径向横截面为椭圆形,且椭圆形的短轴方向的厚度较大,以加强电容结构的偏移强度,以避免因结构不稳定而发生电容倾倒而接触短路。
本发明提出一种存储器电容的电极结构,其包括下电极、介电层以及上电极。下电极由外部环状管体以及中心柱体所组成,该外部环状管体的径向截面为椭圆形。介电层覆盖该下电极。上电极覆盖该介电层。
本发明提出一种存储器电容的电极结构,其包括下电极、介电层以及上电极。下电极具有多个交互堆叠的第一电极材料以及第二电极材料,且该下电极的内外侧表面为凹凸状。介电层覆盖该下电极。上电极覆盖该介电层。
本发明提出一种存储器电容结构的制造方法,其包括下列步骤:首先,依序形成多个交互堆叠的第一电极材料以及第二电极材料于基底上;对该第一电极材料以及该第二电极材料进行深蚀刻,以形成下电极;对该下电极的内外侧表面进行选择性侧向蚀刻;于该下电极上覆盖介电层;以及于该介电层上覆盖上电极。
在本发明的一实施例中,该第一电极材料与该第二电极材料为高蚀刻选择比的电极材料。
本发明因采用外部为环状管体而中心为柱体的存储器电容结构,能有效增加下电极的电容表面积,藉以提升电容量。且采用椭圆形的截面设计可加强存储器电容结构的强度,在工艺中承受外力负载时能降低电容偏移,不易发生电容倾倒而接触短路。即使结构较弱的中心柱体倾倒也无妨,因为其与外部环状管体均属下电极,不会造成电容失效。此外,本发明的存储器电容结构的制造方法不需要模材料,在面临未来工艺不断微缩的条件下,仍能以简单的工艺步骤制作出高密度存储器电容结构。
为让本发明的上述特征和优点能更明显易懂,下文特举优选实施例,并配合附图,作详细说明如下。
附图说明
图1是本发明一实施例的存储器电容的电极结构的立体示意图。
图2A及图2B是下电极的厚度变化对电容结构偏移量影响的曲线图。
图3A及图3B是下电极任一侧边的纵向剖面的示意图。
图4是波状表面的r1/r2比值对表面积增益效果的示意图。
图5A至图5E是本发明一实施例的存储器电容结构的制造方法的流程示意图。
图6为图5D的下电极的立体示意图。
附图标记说明
100:下电极 102:第一电极材料 104:第二电极材料
106:底电极 108:环状沟槽 110:外部环状管体
112:内径 114:外径 120:中心柱体
130:介电层 140:上电极 200:基底
210:光致抗蚀剂层 220:硬掩模层
d1:长轴方向的厚度 d2:短轴方向的厚度
具体实施方式
图1是本发明一实施例的存储器电容的电极结构的立体示意图,图2是下电极的厚度变化对电容结构强度的影响的曲线图。
请参考图1,存储器电容的下电极100为外部环状管体110与中心柱体120所组成的复合式电极结构。外部环状管体110的径向截面为椭圆形,其具有长轴方向的厚度d1以及短轴方向的厚度d2。为了提高结构偏移强度,外部环状管体110采用椭圆形的截面设计,相对于已知结构较弱的圆柱型电容而言,能有效降低电容偏移的机率。此外,在制作存储器电容的下电极100时,随着下电极100的高度增加,乃针对其短轴方向的结构进行补强,以使下电极100足以承受施予顶端的侧向力。常见的补强方法为增设补强结构于下电极100的周围,以加强电容结构的强度。在本实施例中,可以在不需要补强结构的保护下,通过增加短轴方向的厚度d2,使其大于长轴方向的厚度d1,来提高电容结构的强度。
请参考图2A及2B的曲线图,其以有限单元套装软件进行下电极100的结构刚性的分析。在下电极100顶端施加侧向力,观察下电极100的厚度变化对电容结构的影响。在图1中,外部环状管体110的内径112和外径114的厚度变化如图2A及图2B所示,其中图2A为内径向内增厚(由8%增加到35%)时,其偏移量向下减少的曲线图,而图2B为外径向外增厚(由8%增加到35%)时,其偏移量向下减少的曲线图
由结果分析可知,增加厚度的下电极100相较于厚度一致的下电极而言,其偏移量明显减少,位移降幅比例以外径向外增厚35%所能降低的侧向偏移量最大,约为37%。故,本实施例选择短轴方向(d2)的外径向外增厚的椭圆形截面设计,如图1所示。
中心柱体120可采用圆柱或椭圆柱外形,其外侧表面可形成凹凸状(concave-convex),例如是波状(undulated)或方波状(square wave),以增加电容表面积。此外,外部环状管体110的内外侧表面皆可形成凹凸状,例如是波状或方波状,以增加电容表面积。为了了解波状下电极100的电容量的增益效果,以下电极100任一侧边的纵向剖面为例,并计算波状曲线的表面积增加幅度。如图3A所示的下电极100的波状表面以及图4所示的增益效果,其中波状表面为凹凸排列的起伏表面,而圆弧的高度r1与底长r2将决定波状表面增益值,结果如图4所示,r1/r2比值越大,能得到的表面积增益效果越高。
接着,如图3B所示的纵向剖面图,在另一实施例中,下电极100的侧表面可为方波状,同样能增加电容表面积,藉以提升电容量。
中心柱体位于外部环状管体110的内部,受到结构强度较强的环状管体110的保护,因而不需使用其他的补强结构。中心柱体120与外部环状管体110的材料皆为多晶硅、掺杂多晶硅或是钛/氮化钛、铜等电极材料。中心柱体120与外部环状管体110可经由深蚀刻显露于掩模图案下方的电极材料而成形,以产生预定深度的下电极结构。下电极100的底部为底电极,而外部环状管体110与中心柱体120经由底电极彼此电性连接。因此,即使结构较弱的中心柱体120在制作过程中偏移或倾倒也无妨,因为其与外部环状管体110均属下电极,不会造成电容失效。
为了制作波状表面的下电极100,下列以一实施例绘示本发明的存储器电容结构的制造方法。
请先参考图5A至图5C的流程示意图,在基底200上沉积多层的电极材料,例如利用化学气相沉积法,将不同蚀刻率的第一电极材料102以及第二电极材料104依序形成于基底200上。如此,第一电极材料102与第二电极材料104交互沉积而向上堆叠至预定下电极高度。接着,形成掩模图案(光致抗蚀剂层210及硬掩模层220)以对第一电极材料102与第二电极材料104进行深蚀刻,直到底电极106显露于环形沟槽108为止,以形成多个下电极100。如图1所示的下电极100,图5C由上观之,其具有径向剖面为椭圆形的外部环状管体110以及中心柱体120,且外部环状管体110的长轴方向的厚度为d1,短轴方向的厚度为d2,d2>d1。接着,参考图5D,去除掩模图案之后,对下电极100的内外侧表面进行选择性侧向蚀刻,例如采用高选择比蚀刻液对外部环状管体110的内外侧表面以及中心柱体120的外表面进行侧向蚀刻。由于第一电极材料102与第二电极材料104具有高选择蚀刻比,两者的蚀刻速率不同,因而产生波状表面的下电极100。同时参考图5D的剖面图以及图6的立体示意图,下电极100的外部环状管体110与中心柱体120经侧向蚀刻而形成凹凸状表面,以增加下电极100的电容表面积。
最后,如图5E所示,经过清洗之后,在下电极100上以化学气相沉积法覆盖介电层130以及在介电层130上以化学气相沉积法覆盖上电极140。如此,即可制作具有高密度电容结构的存储器,例如是动态随机存取存储器。
上电极140与下电极100可为相同的材料,例如是多晶硅、掺杂多晶硅或含有金属如钛/氮化钛、铜、钨等的导体材料。介电层130大致上沿着下电极100的内外表面的轮廓而形成,而上电极140除了覆盖介电层130之外,还全面性填满外部环状管体110与中心柱体120之间的环状沟槽108以及两相邻下电极100之间的隔离间隙。
在本实施例中,第二电极材料104的蚀刻率最高,而第一电极材料102的蚀刻率次之,底电极106的蚀刻率最低,但不此为限。第一电极材料102可形成波状表面的波峰,而第二电极材料104可形成波状表面的波谷,位于两波峰之间,以形成类似正弦波或任意波状表面。但,若选择蚀刻率差异越大的第一/第二电极材料,r1/r2比值将越大,能得到的表面积增益效果也越高。第一电极材料102与第二电极材料104的层数、厚度以及总高度可依照下电极100的结构强度来设计,当然在一定的高度限制下,随着层数增加,表面积增益效果也会越明显。
相对于已知利用不同蚀刻比的模材料(硼磷硅玻璃(BPSG)与四乙氧基硅酸酯(TEOS)硅源的氧化硅)蚀刻出具有凹凸表面的模槽,再将电极材料沉积于模槽中,并再上一层HSG层来增加电容量的作法,本发明利用不同蚀刻比的第一/第二电极材料,并通过调整r1/r2比值来增加电容量,不需使用模材料以及HSG层,因此可有效地简化工艺上的时间及成本。
综上所述,本发明因采用外部为环状管体而中心为柱体的存储器电容结构,能有效增加下电极的电容表面积,藉以提升电容量。且采用椭圆形的截面设计可加强存储器电容结构的强度,在工艺中承受外力负载时能降低电容偏移,不易发生电容倾倒而接触短路。即使结构较弱的中心柱体倾倒也无妨,因为其与外部环状管体均属下电极,不会造成电容失效。
此外,本发明的存储器电容结构的制造方法不需要模材料,在面临未来工艺不断微缩的条件下,仍能以简单工艺步骤制作出高密度存储器电容结构。
虽然本发明已以优选实施例披露如上,然其并非用以限定本发明,任何所属技术领域的技术人员在不脱离本发明的精神和范围内,当可作些许的更动与润饰,因此本发明的保护范围当视后附的权利要求所界定的为准。
Claims (18)
1.一种存储器电容的电极结构,包括:
下电极,由外部环状管体以及中心柱体所组成,该外部环状管体的径向截面为椭圆形;
介电层,覆盖该下电极;以及
上电极,覆盖该介电层。
2.如权利要求1所述的存储器电容的电极结构,其中该外部环状管体的内外侧表面为凹凸状。
3.如权利要求2所述的存储器电容的电极结构,其中该外部环状管体的内外侧表面为波状或方波状。
4.如权利要求1所述的存储器电容的电极结构,其中该中心柱体的外侧表面为凹凸状。
5.如权利要求4所述的存储器电容的电极结构,其中该中心柱体的外侧表面为波状或方波状。
6.如权利要求1所述的存储器电容的电极结构,其中该外部环状管体的短轴方向的厚度大于其长轴方向的厚度。
7.如权利要求1所述的存储器电容的电极结构,其中该下电极具有底电极,其电性连接该外部环状管体与该中心柱体。
8.如权利要求1所述的存储器电容的电极结构,其适用于随机存取存储器。
9.一种存储器电容的电极结构,包括:
下电极,具有多个交互堆叠的第一电极材料以及第二电极材料,且该下电极的内外侧表面为凹凸状;
介电层,覆盖该下电极;以及
上电极,覆盖该介电层。
10.如权利要求9所述的存储器电容的电极结构,其中该第一电极材料与该第二电极材料经深蚀刻而形成外部环状管体以及中心柱体,该外部环状管体的径向截面为椭圆形。
11.如权利要求10所述的存储器电容的电极结构,其中该外部环状管体的短轴方向的厚度大于其长轴方向的厚度。
12.如权利要求10所述的存储器电容的电极结构,其中该中心柱体具有圆柱或椭圆柱的外形。
13.如权利要求9所述的存储器电容的电极结构,其中该第一电极材料与该第二电极材料为不同蚀刻率的电极材料。
14.一种存储器电容结构的制造方法,包括:
依序形成多个交互堆叠的第一电极材料以及第二电极材料于基底上;
对该第一电极材料以及该第二电极材料进行深蚀刻,以形成下电极;
对该下电极的内外侧表面进行选择性侧向蚀刻;
于该下电极上覆盖介电层;以及
于该介电层上覆盖上电极。
15.如权利要求14所述的存储器电容结构的制造方法,其中该第一电极材料与该第二电极材料为不同蚀刻率的电极材料。
16.如权利要求14所述的存储器电容结构的制造方法,其中该第一电极材料与该第二电极材料经深蚀刻而形成外部环状管体以及中心柱体,该外部环状管体的径向横截面为椭圆形。
17.如权利要求16所述的存储器电容的制造方法,其中该外部环状管体的内外侧表面经侧向蚀刻而为凹凸状。
18.如权利要求16所述的存储器电容的制造方法,其中该中心柱体的外侧表面经侧向蚀刻而为凹凸状。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN2008100854904A CN101540325B (zh) | 2008-03-19 | 2008-03-19 | 存储器电容的电极结构以及存储器电容结构的制造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN2008100854904A CN101540325B (zh) | 2008-03-19 | 2008-03-19 | 存储器电容的电极结构以及存储器电容结构的制造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN101540325A true CN101540325A (zh) | 2009-09-23 |
CN101540325B CN101540325B (zh) | 2011-07-13 |
Family
ID=41123420
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN2008100854904A Expired - Fee Related CN101540325B (zh) | 2008-03-19 | 2008-03-19 | 存储器电容的电极结构以及存储器电容结构的制造方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN101540325B (zh) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN107564892A (zh) * | 2017-08-23 | 2018-01-09 | 睿力集成电路有限公司 | 电容器及其形成方法、半导体器件 |
CN114188282A (zh) * | 2020-09-14 | 2022-03-15 | 长鑫存储技术有限公司 | 半导体器件及其制备方法 |
WO2023245772A1 (zh) * | 2022-06-24 | 2023-12-28 | 长鑫存储技术有限公司 | 半导体结构及其形成方法 |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH1022476A (ja) * | 1996-07-02 | 1998-01-23 | Sony Corp | 容量素子 |
US5766994A (en) * | 1997-04-11 | 1998-06-16 | Vanguard International Semiconductor Corporation | Dynamic random access memory fabrication method having stacked capacitors with increased capacitance |
-
2008
- 2008-03-19 CN CN2008100854904A patent/CN101540325B/zh not_active Expired - Fee Related
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN107564892A (zh) * | 2017-08-23 | 2018-01-09 | 睿力集成电路有限公司 | 电容器及其形成方法、半导体器件 |
CN107564892B (zh) * | 2017-08-23 | 2018-08-24 | 睿力集成电路有限公司 | 电容器及其形成方法、半导体器件 |
CN114188282A (zh) * | 2020-09-14 | 2022-03-15 | 长鑫存储技术有限公司 | 半导体器件及其制备方法 |
CN114188282B (zh) * | 2020-09-14 | 2022-10-28 | 长鑫存储技术有限公司 | 半导体器件及其制备方法 |
WO2023245772A1 (zh) * | 2022-06-24 | 2023-12-28 | 长鑫存储技术有限公司 | 半导体结构及其形成方法 |
Also Published As
Publication number | Publication date |
---|---|
CN101540325B (zh) | 2011-07-13 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN1050695C (zh) | 制造高集成度半导体器件的方法 | |
US8134823B2 (en) | Stacked capacitor structure and manufacturing method thereof | |
TWI482209B (zh) | 記憶體電容的電極結構及其製造方法 | |
US9087729B2 (en) | Semiconductor devices including unitary supports | |
CN101335242B (zh) | 半导体器件的制造方法 | |
KR100517577B1 (ko) | 자기-정렬된 다중 크라운 저장 캐패시터 형성방법 | |
US20050095780A1 (en) | Method for fabricating memory cells and memory cell array | |
JP2011142296A (ja) | 半導体素子及びその製造方法 | |
CN101540325B (zh) | 存储器电容的电极结构以及存储器电容结构的制造方法 | |
US7456461B2 (en) | Stacked capacitor array and fabrication method for a stacked capacitor array | |
US7112487B2 (en) | Method for fabricating a stacked capacitor array having a regular arrangement of a plurality of stacked capacitors | |
US20070231998A1 (en) | Method for preparing a capacitor structure of a semiconductor memory | |
US20140015099A1 (en) | Semiconductor device and method for fabricating the same | |
US20070284643A1 (en) | Capacitor structure of semiconductor memory and method for preparing the same | |
US6717201B2 (en) | Capacitor structure | |
CN113948516A (zh) | 一种电容结构及其制备方法 | |
US8557673B1 (en) | Manufacturing method for high capacitance capacitor structure | |
US20070037349A1 (en) | Method of forming electrodes | |
KR100507858B1 (ko) | 반도체장치의 캐패시터 제조방법 | |
US20080111212A1 (en) | Capacitance structure of a semiconductor device and method for manufacturing the same | |
US20230402502A1 (en) | Capacitor structure and method for fabricating the same | |
KR20090072794A (ko) | 복층 실린더 구조의 캐패시터를 갖는 반도체 메모리소자 및그 제조방법 | |
KR100511001B1 (ko) | 반도체 소자의 커패시터 형성 방법 | |
CN101086978A (zh) | 提高存储单元电容器面积的方法 | |
CN114824077A (zh) | 柱状电容结构、半导体器件及其制备方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20110713 |
|
CF01 | Termination of patent right due to non-payment of annual fee |