CN101534101A - 差分放大器 - Google Patents

Abstract

本发明提供了一种差分放大器，该差分放大器包括：差分放大器部件，该差分放大器部件根据输入信号的差模分量和共模分量生成由差模电流和第一共模电流组成的电流；共模电流发生器部件，该共模电流发生器部件根据输入信号的共模分量生成共模电流；以及电流放大器部件，该电流放大器部件接收电流和共模电流，放大电流和共模电流之间的差并且输出结果。

Description

差分放大器

技术领域

本发明涉及一种差分放大器，具体地，涉及一种在输入部件中包括差分对的差分放大器。

背景技术

在电子电路中广泛使用了差分放大器以便于执行信号放大和信号处理操作。在Behzad Razavi，“Design of Analog CMOS IntegratedCircuit”，McGraw-Hill Higher Education，2002，pp325(Behzad)中公开了差分放大器的示例。图5示出在Behzad中公开的差分放大器100的电路图。

参考图5，差分放大器100包括晶体管M101至M109、M10A和M1OB、电压源V101至V104、输入端IP和IM、输出端OUT、电源端VDD以及接地端GND。晶体管M101至M107是NMOS晶体管，并且晶体管M108、M109、M10A和M10B是PMOS晶体管。

在差分放大器100中，基于电压源V101的电压由晶体管M101生成的操作电流被供给由晶体管M102和M103形成的差分对。基于该操作电流，差分对根据通过输入端IP和IM输入的输入信号生成差模电流。差模电流包括电流I102和电流I103。此外，在差分放大器100中，生成基准电流I10A和I10B。基于电压源V102的电压由晶体管M10A生成基准电流I10A，并且基于电压源V102的电压由晶体管M10B生成基准电流I10B。基准电流I10A和I10B具有相同的电流值。

从基准电流I10A中减去电流I102的结果是电流I108。在流过由晶体管M104和M105形成的电流镜电路之后电流I108变为电流I105。电流I105用作到输出端OUT的输出灌电流。另一方面，从基准电流I10B中减去电流I103的结果是电流I109。电流I109用作到输出端OUT的输出拉电流。以该方式，在差分放大器100中，基于输入信号生成到输出端OUT的输出拉电流和输出灌电流。

晶体管M108和M109控制晶体管M10A和M10B的漏极以便于基于电压源V103的电压保持恒压。晶体管M106和M107控制晶体管M104和M105的漏极以便于基于电压源V104的电压保持恒压。

在下文中描述了电流I102、I103、I105、I109以及电压增益av。当晶体管M102的互导是gm102并且通过输入端IP的输入信号是VIP时，能够通过下面的表达式(1)表示电流I102。当晶体管M103的互导是gm103并且通过输入端IM的输入信号是VIM时，能够通过下面的表达式(2)表示电流I103。互导gm102和gm103是相同的值。

$I102=\mathrm{gm}102*\mathrm{VIP}+\frac{I101}{2}\·\·\·\left(1\right)$

$I103=\mathrm{gm}103*\mathrm{VIM}+\frac{I101}{2}=\mathrm{gm}102*\mathrm{VIM}+\frac{I101}{2}\·\·\·\left(2\right)$

能够分别通过下面的表达式(3)和(4)表示基准电流I10A和I10B。

I10A＝I102+I108＝I102+I105   …(3)

I10B＝I103+I109   …(4)

基于表达式(1)和(3)，能够通过下面的表达式(5)表示输出灌电流I105。基于表达式(2)和(4)，能够通过下面的表达式(6)表示输出拉电流I109。

$I105=I10A-I02=I10A-(\mathrm{gm}102*\mathrm{VIP}+\frac{I101}{2})\·\·\·\left(5\right)$

$I109=I10B-I03=I10B-(\mathrm{gm}102*\mathrm{VIM}+\frac{I101}{2})\·\·\·\left(6\right)$

当连接至输出端OUT的晶体管M109的漏电阻是Rds109并且连接至输出端OUT的晶体管M107的漏电阻是Rds107时，能够通过下面的表达式(7)表示差分放大器100的输出电压的差模分量vo。在表达式(7)中，vip指示输入信号VIP的差模分量的信号电平，并且vim指示输入信号VIM的差模分量的信号电平。

$\mathrm{vo}=(\mathrm{Rds}109//\mathrm{Rds}107)*(I109-I105)$

   $=(\mathrm{Rds}109//\mathrm{Rds}107)*(I10B-(\mathrm{gm}102*\mathrm{VIM}+\frac{I101}{2})-I10A+(\mathrm{gm}102*\mathrm{VIP}+\frac{I101}{2}))$

   $=(\mathrm{Rds}109//\mathrm{Rds}107)*\mathrm{gm}102*(-\mathrm{vim}+\mathrm{vip})\·\·\·\left(7\right)$

从通过表达式(7)表示的输出电压通过下面的表示式(8)表示差分放大器100的电压增益av。

$\mathrm{av}=\frac{\mathrm{vo}}{(-\mathrm{vim}+\mathrm{vip})}=\mathrm{gm}102*(\mathrm{Rds}109//\mathrm{Rds}107)\·\·\·\left(8\right)$

发明内容

但是，本发明已经发现了以下问题。基于表达式(5)和(6)，为了稳定确定差分放大器100中的输出电压和输出电流的电流I105和电流I109，互导gm102必须保持恒值。此外，为了稳定电压增益av，互导gm102和漏电阻Rds107以及Rds109必须保持恒值。

一般来说，然而，组成差分放大器100的晶体管(例如，MOSFET)的互导gm和漏电阻Rds的值依赖于漏电流ID中的变化而变化。当沟道的载流子迁移率是μ，每单位面积的栅电容是Cox，栅极尺寸是W/L，以及欧拉电压是VA时，在MOS晶体管的饱和区域操作中通过下面的表达式(9)表示MOS晶体管的漏电流ID。

能够使用表达式(9)计算互导gm和漏电阻Rds。通过下面的表达式(10)表示互导gm，并且通过下面的表达式(11)表示漏电阻Rds。

$\mathrm{gm}=\frac{\∂\mathrm{ID}}{\∂\mathrm{VGS}}=\mathrm{\μCox}*\frac{W}{L}*(\mathrm{VGS}-\mathrm{Vth})=\sqrt{2*\mathrm{ID}*\mathrm{\μCos}*\frac{W}{L}}\·\·\·\left(10\right)$

$\mathrm{Rds}=\frac{\∂\mathrm{VDS}}{\∂\mathrm{ID}}=\frac{1}{\frac{\∂\mathrm{ID}}{\∂\mathrm{VDS}}}=\frac{1}{\frac{1}{\mathrm{VA}}*\frac{\mathrm{\μCox}}{2}*\frac{W}{L}*{(\mathrm{VGS}-\mathrm{Vth})}^2}=\frac{\mathrm{VA}}{\mathrm{ID}}\·\·\·\left(11\right)$

表达式(10)和(11)示出互导gm和漏电阻Rds依赖于漏电流ID的值而变化。此外，如果输入信号VIP和VIM的信号电平发生变化，则即使电流I101保持稳定的电流值，电流I102和I103也会发生变化，并且从而，晶体管M102的互导gm102发生变化。此外，表达式(5)和(6)示出，如果输入信号VIP和VIM的信号电平发生变化，则电流I105和电流I109发生变化，并且从而，电流I105流过的晶体管M107的漏电阻Rds107和电流I109流过的晶体管M109的漏电阻Rds109发生变化。

如上所述，在差分放大器100中，由于输入信号VIP和VIM的信号电平中的变化导致电压增益av不稳定。在运算放大器中，不管诸如运算放大器的输入电压的运行状态如何，要求保持电压增益的频率特性和相位的恒值。特别地，在使用差分放大器形成负反馈电路的情况下，在包括差分放大器的系统中电压增益的频率特性和相位的关系稳定是非常重要的。但是，如果差分放大器不稳定则很难在某些应用中保持稳定性。

本发明的实施例的示例性方面是下述差分放大器，该差分放大器包括：差分放大器部件，该差分放大器部件根据输入信号的差模分量和共模分量生成由差模电流和第一共模电流组成的电流；共模电流发生器部件，该共模电流发生器部件根据输入信号的共模分量生成第二共模电流；以及电流放大器部件，该电流放大器部件接收所述电流和第二共模电流，放大所述电流和第二共模电流之间的差并且输出结果。

在根据本发明的实施例的示例性方面的差分放大器中，生成输入信号的差模电流和共模电流，并且由电流放大器部件放大和输出差模电流和共模电流之间的差。因此，流过组成电流放大器部件的晶体管的电流不受到与输入信号的共模电流有关的输出电流中的变化的影响。因此，根据本发明的实施例的示例性方面的差分放大器能够如表达式(8)表示地减少漏电阻中的变化，从而减少由于输入信号的信号电平导致的差分放大器的特性中的变化。

在根据本发明的实施例的示例性方面的差分放大器中，不管输入信号的信号电平如何，都能够使特性稳定。

附图说明

从与附图结合使用的某些实施例的以下描述中，上述和其它示例性方面、优点和特征将会是显而易见的，其中：

图1是根据第一示例性实施例的差分放大器的电路图；

图2是根据第二示例性实施例的差分放大器的电路图；

图3是根据第三示例性实施例的差分放大器的电路图；

图4是根据第四示例性实施例的差分放大器的电路图；

图5是根据现有技术的差分放大器的电路图。

具体实施方式

[第一示例性实施例]

在下文中参考附图描述本发明的示例性实施例。图1是根据第一示例性实施例的差分放大器的电路图。参考图1，差分放大器1包括差分放大器部件11、电流放大器部件12、共模电流发生器部件13、以及第一基准电流源14。差分放大器1进一步包括电压源V11至V13。电压源V11至V13将根据电路操作的电压供给组成差分放大器1的晶体管。

差分放大器部件11根据输入信号的差模分量生成差模电流。通过输入端IP和IM输入输入信号。通过输入端IP输入的信号在下文中被称为输入信号VIP，并且输入信号VIP的差模分量被称为vip。另一方面，通过输入端IM输入的信号在下文中被称为输入信号VIM，并且输入信号VIM的差模分量被称为vim。本示例性实施例中的差模电流包括电流I12和电流I13，并且电流I12是一个差模电流，并且电流I13是另一个差模电流。

电流放大器部件12接收差模电流和在共模电流发生器部件13中生成的共模电流，放大差模电流和共模电流之间的差并且输出结果。共模电流发生器部件13就像差分放大器部件11一样通过输入端IP和IM接收输入信号。共模电流发生器部件13根据输入信号的共模分量生成共模电流。本示例性实施例中的共模电流被相等地包括在电流I1A和电流I1B中。第一基准电流源14生成第一基准电流I18和I19。第一基准电流I18和I19被供给电流放大器部件12并且用于电流放大器部件12中的电流放大操作。

在下文中详细地描述差分放大器1的各个块的电路构造。差分放大器部件11包括形成第一差分对的晶体管M12和M13。差分放大器部件11接收来自于晶体管M11的操作电流的供给。在本示例性实施例中，NMOS晶体管用作晶体管M11至M13。晶体管M12和M13的源极被共同地连接在公共结点。晶体管M12通过栅极被连接至输入端IP，并且通过漏极输出一个差模电流I12。晶体管M13通过栅极被连接至输入端IM，并且通过漏极输出另一个差模电流I13。晶体管M11通过源极被连接至接地端GND，通过栅极被连接至电压源V11，并且通过漏极被连接至差分对的公共结点。当晶体管M12的互导是gm12时，通过下面的表达式(12)表示差模电流I12。当晶体管M13的互导是gm13并且它具有gm12的相同值时，通过下面的表达式(13)表示差模电流I13。

$I12=\mathrm{gm}12*\mathrm{VIP}+\frac{I11}{2}\·\·\·\left(12\right)$

$I13=\mathrm{gm}13*\mathrm{VIM}+\frac{I11}{2}=\mathrm{gm}12*\mathrm{VIM}+\frac{I11}{2}\·\·\·\left(13\right)$

第一基准电流源14包括晶体管M18和M19。在本示例性实施例中，PMOS晶体管被用作晶体管M18和M19，并且这些晶体管被设计为基本上具有相同的尺寸。晶体管M18通过源极被连接至电源端VDD，并且通过漏极输出第一基准电流I18。根据被连接至晶体管M18的栅极的电压源V12的电压值由晶体管M18生成第一基准电流I18。晶体管M19通过源极被连接至电源端VDD，并且通过漏极输出第一基准电流I19。根据被连接至晶体管M19的栅极的电压源V12的电压值由晶体管M19生成第一基准电流I19。

电流放大器部件12包括晶体管M14至M17。在本示例性实施例中，晶体管M14和M15是NMOS晶体管，并且晶体管M16和M17是PMOS晶体管。晶体管M14和M15被设计为具有相同的尺寸，并且晶体管M16和M17被设计为具有相同的尺寸。

晶体管M14和M15形成电流镜电路。具体地，晶体管M14和M15的栅极被共同地连接，并且晶体管M14和M15的源极被共同地连接至接地端GND。晶体管M14的栅极和漏极相互连接。此外，晶体管M14的漏极被连接至晶体管M16的漏极。连接晶体管M14的漏极和晶体管M16的漏极的结点被连接至用于从共模电流发生器部件13输出一个共模电流I1A的结点。晶体管M15的漏极被连接至输出端OUT。此外，晶体管M15的漏极被连接至用于从共模电流发生器部件13输出另一共模电流I1B的结点。

晶体管M16和M17的栅极被共同地连接并且接收来自于电压源V13的电压的供给。晶体管M16的源极被连接至晶体管M12的漏极。此外，晶体管M16接收来自于第一基准电流源14的第一基准电流I18的供给。晶体管M16控制生成第一基准电流I18的晶体管M18的漏极以便于根据电压源V13的电压保持恒压，从而稳定晶体管M18的源极和漏极之间的电压。此外，晶体管M16通过漏极输出电流I16，该电流I16是从第一基准电流I18减去一个差模电流I12的结果。

晶体管M17的源极被连接至晶体管M13的漏极。此外，晶体管M17接收来自于第一基准电流源14的第一基准电流I19的供给。晶体管M17控制生成第一基准电流I19的晶体管M19的漏极以便于根据电压源V13的电压保持恒压，从而稳定晶体管M19的源极和漏极之间的电压。此外，晶体管M17通过漏极输出电流I17，该电流I17是从第一基准电流I19减去另一个差模电流I13的结果。晶体管M17的漏极被连接至输出端OUT。

通过下面的表达式(14)表示电流放大器部件12中的各个电流的关系。

I18＝I12+I16＝I19＝I13+I17   …(14)

共模电流放大器部件13包括晶体管M1A至M1H。在本示例性实施例中，NMOS晶体管被用作晶体管M1A至M1F，并且PMOS晶体管被用作晶体管M1G至M1H。晶体管M1A和M1B被设计为具有是晶体管M1C的晶体管尺寸的m倍的晶体管尺寸。晶体管M1E至M1F形成第二差分对并且被设计为具有相同的晶体管尺寸。

晶体管M1D通过源极被连接至接地端GND，通过漏极被连接至第二差分对的公共结点，并且通过栅极被连接至电压源V11。晶体管M1D根据电压源V11的电压生成第一操作电流I1D并且将第一操作电流I1D供给形成第二差分对的晶体管M1E和M1F的源极侧公共结点。

晶体管M1E和M1F的源极被共同地连接，并且晶体管M1E和M1F的漏极也被共同地连接。晶体管M1E的栅极被连接至输入端IP。晶体管M1E根据通过输入端IP输入的输入信号VIP生成电流I1E。晶体管M1F的栅极被连接至输入端IM。晶体管M1F根据通过输入端IM输入的输入信号VIM生成电流I1F。

晶体管M1H通过源极被连接至电源端VDD，并且通过漏极被连接至晶体管M1E和M1F的漏极侧公共结点。此外，晶体管M1H通过栅极被连接至电压源V12。晶体管M1H根据电压源V12的电压值生成第二操作电流I1H并且将第二操作电流I1H供给第二差分对的漏极侧公共结点。

晶体管M1G通过源极被连接至第二差分对的漏极侧公共结点，并且通过漏极被连接至晶体管M1C的漏极。此外，晶体管M1G通过栅极被连接至电压源V13。晶体管M1G控制晶体管M1H的漏极以便于根据电压源V13的电压值保持电压。从而使晶体管M1H的源极和漏极之间的电压稳定。此外，晶体管M1G通过漏极输出电流I1G，该电流I1G是第二操作电流I1H和第一操作电流I1D之间的差(即，电流I1E和电流I1F的总和)。

在下文中描述电流I1E、I1F以及I1G。当晶体管M1E的互导是gmlE时，通过下面的表达式(15)表示电流I1E。当晶体管M1F的互导是gm1F时，通过下面的表达式(16)表示电流I1F，这里gm1F＝gm1E。从电流的关系通过下面的表达式(17)表示电流I1G。

$I1E=\mathrm{gm}1E*\mathrm{VIP}+\frac{I1D}{2}\·\·\·\left(15\right)$

$I1F=\mathrm{gm}1F*\mathrm{VIM}+\frac{I1D}{2}=\mathrm{gm}1E*\mathrm{VIM}+\frac{I1D}{2}\·\·\·\left(16\right)$

I1G＝I1H-I1E-I1F   …(17)

晶体管M1C和晶体管M1A和M1B一起形成电流镜电路。晶体管M1C的栅极被共同地连接至晶体管M1A和M1B的栅极。晶体管M1A至M1C的源极被共同地连接至接地端GND。晶体管M1C的栅极和漏极被相互连接。晶体管M1C的漏极被连接至晶体管M1G的漏极并且接收从晶体管M1G的漏极输出的电流I1G。

晶体管M1A的漏极被连接至连接晶体管M14的漏极和晶体管M16的漏极的结点。晶体管M1A输出基于电流I1G的并乘以晶体管M1C与晶体管M1A的晶体管尺寸比率的一个共模电流I1A。

晶体管M1B的漏极被连接至连接晶体管M15的漏极和晶体管M17的漏极的结点。晶体管M1B输出基于电流I1G的并乘以晶体管M1C与晶体管M1B的晶体管尺寸比率的另一个共模电流I1B。

在下文中描述考虑共模电流的电流I15和I17。当晶体管M1C与晶体管M1A的晶体管尺寸比率是m时通过下面的表达式(18)表示电流I16。当晶体管M1C与晶体管M1B的晶体管尺寸比率是m时通过下面的表达式(19)表示电流I17。

I16＝I14+I1A＝I14+m*I1G   …(18)

I17＝I15+I1B＝I15+m*I1G   …(19)

基于表达式(18)和(19)，分别通过表达式(20)和(21)表示到输出端OUT的输出灌电流(例如，电流I15)和输出拉电流(例如，电流I17-电流I1B)。

$I15=I14=I16-m*I1G$

    $=I18-I12-m*I1G$

$=I18-\mathrm{gm}12*\mathrm{VIP}-\frac{I11}{2}-m*(I1H-\mathrm{gm}1E*(\mathrm{VIP}+\mathrm{VIM})-I1D)\·\·\·\left(20\right)$

$I17-I1B=I18-I13-m*I1G$

      $=I18-\mathrm{gm}12*\mathrm{VIM}-\frac{I11}{2}-m*(I1H-\mathrm{gm}1E*(\mathrm{VIP}+\mathrm{VIM})-I1D)\·\·\·\left(21\right)$

在上述差分放大器1中，当晶体管M17的漏电阻是Rds17并且晶体管M15的漏电阻是Rds15时，通过下面的表达式(22)表示输出电压vo。

vo＝(Rds17//Rds15)*(I17-I1B-I15)

  ＝(Rds17//Rds15)*gm12*(VIP-VIM)   …(22)

表达式(22)示出在根据示例性实施例的差分放大器1中基于是差模分量的输入信号VIP和输入信号VIM之间的电压差生成输出电压。因此，通过设置VIP＝VIM，能够分析由于输入信号的共模分量导致的输出灌电流(例如，电流I15)和输出拉电流(例如，电流I17-电流I1B)的变化。分别通过下面的表达式(23)和(24)表示由于共模分量导致的输出灌电流和输出拉电流。

$I15=(2m*\mathrm{gm}1E-\mathrm{gm}12)*\mathrm{VIP}+I18-\frac{I11}{2}-m*(I1H-I1D)\·\·\·\left(23\right)$

$I17-I1B=(2m*\mathrm{gm}1E-\mathrm{gm}12)*\mathrm{VIM}+I18-\frac{I11}{2}-m*(I1H-I1D)\·\·\·\left(24\right)$

在本示例性实施例中，形成第一差分对的晶体管M12和晶体管M13具有相同的特性，并且形成第二差分对的晶体管M1E和晶体管M1F具有相同的特性。这意味着形成第一差分对的晶体管的互导和形成第二差分对的晶体管的互导具有通过下面的表达式(25)表示的关系。

gm12＝2m*gm1E   …(25)

通过基于由表达式(25)表示的关系形成第一差分对和第二差分对，能够通过下面的表达式(26)表示表达式(23)和(24)。

$I15=I17-I1B=I18-\frac{I11}{2}-m*(I1H-I1D)\·\·\·\left(26\right)$

表达式(26)示出在根据示例性实施例的差分放大器1中不管共模分量的电压电平如何，输出拉电流和输出灌电流相对于输入信号的共模分量保持恒值。

如上所述，在根据示例性实施例的差分放大器1中，不管输入信号的差模分量如何，由第二差分对生成的电流I1E和电流I1F的总和保持恒值。此外，电流I1E和电流I1F的总和具有与输入信号的共模分量成比例的值。然后，通过从是恒流的第二操作电流中减去电流I1E和电流I1F，生成基于输入信号的共模分量的共模电流。另一方面，在差分放大器部件11中生成的差模电流除了受到由于输入信号的差模分量导致的变化影响以外，还受到由于输入信号的共模分量导致的变化的影响。因此，在差分放大器1中，从差分放大器部件11中生成的差模电流中减去在共模电流发生器部件13中生成的共模电流，从而仅由输入信号的差模分量引起输出电流中的变化。

因此，在根据示例性实施例的差分放大器1中，到输出端OUT的输出灌电流和输出拉电流仅具有根据输入信号的差模分量的变化，并且它们具有相对于共模分量的恒值。因此输出灌电流和输出拉电流的共模分量变得恒定，因此，不管输入信号的共模分量如何，影响电压增益av的稳定性的晶体管M15和晶体管M17的漏电阻Rds变得恒定。因此，差分放大器1使得电压增益av以及它的特性能够稳定。

在差分放大器1中，在每个差分对中形成第一差分对和第二差分对(例如，晶体管M12和M13以及晶体管M1E和MIF)的晶体管的互导的特性必须是相同的。通过在半导体设计中将形成差分对的晶体管放置为彼此相邻或者靠近，能够提高多个晶体管的互导的相对精度。此外，通过将多个差分对放置为彼此相邻或者靠近，能够提高差分对的互导的相对精度。以该方式，相对容易地匹配差分放大器1中的互导，并且通过使用共模电流发生器部件13能够实现相对于输入信号的共模分量中的变化的稳定的特性。

[第二示例性实施例]

图2示出根据第二示例性实施例的差分放大器2的电路图。参考图2，通过额外地将输出缓冲器15连接至根据第一示例性实施例的差分放大器1的电流放大器部件12的输出来构造差分放大器2。在差分放大器2中，通过输出缓冲器15连接输出端OUT。通过附加输出缓冲器15，差分放大器2中的输入端IP和IM以与差分放大器1中相反的方式连接。

输出缓冲器15包括晶体管M20和输出电流源16。例如，晶体管M20是NMOS晶体管。晶体管M20通过源极被连接至接地端GND并且通过漏极被连接至输出电流源16。输出端OUT被连接至晶体管M20和输出电流源16之间的结点。晶体管M20的栅极被连接至电流放大器部件12的输出。输出电流源16被连接在电源端VDD和输出端OUT之间。

此外，在差分放大器2中，电流I20和从输出电流源16输出的电流Is被设计为相同，以便于最小化输出端OUT中的偏移电压。此外，晶体管M20使电流I20根据电流放大器部件12的输出流动。在本示例性实施例中，当n是晶体管M15(或者晶体管M14)与晶体管M20的晶体管尺寸比率时通过下面的表达式(27)表示电流I20和电流I15之间的关系。

I20＝n*I15   …(27)

到输出缓冲器15的晶体管M20的输入电压优选地是晶体管M20的阈值附近的电压。如果到晶体管M20的输入电压显著地高于阈值电压，则因为在没有信号输入期间从输出电流源16流到接地端GND的电流变得更大，因此功率消耗的浪费增加。在本示例性实施例中，在没有信号输入期间晶体管M14和M15的漏电流I14和I15基本上相等。因此，在没有信号输入期间输入至晶体管M20的栅极的电压基本上等于晶体管M14的阈值电压。因此，通过将晶体管M20的阈值电压设置为稍微高于晶体管M14的阈值电压，能够减少功率消耗的上述浪费。

[第三示例性实施例]

图3示出根据第三示例性实施例的差分放大器3的电路图。参考图3，除了在差分放大器1和2中使用的由NMOS晶体管组成的差分放大器11(在下文中为了方便起见称其为第一差分放大器部件)之外，差分放大器3还包括由PMOS晶体管组成的第二差分放大器部件21。从而差分放大器3与差分放大器1和2相比，可兼容更宽范围的输入电压。

除了在差分放大器1中使用的第一差分放大器部件11、电流放大器部件(在下文中为了方便起见称其为第一电流放大器部件)12、共模电流发生器部件(在下文中为了方便起见称其为第一共模电流发生器部件)13以及第一基准电流源14之外，差分放大器3还包括第二差分放大器部件21、第二电流放大器部件22、第二共模电流发生器部件23以及第二基准电流源24。

第二差分放大器部件21、第二电流放大器部件22、第二共模电流发生器部件23以及第二基准电流源24包括分别与组成第一差分放大器部件11、第一电流放大器部件12、第一共模电流发生器部件13以及第一基准电流源14的晶体管相对应但是具有相反极性的晶体管。差分放大器3进一步包括与电压源V13相对应的电压源V14。

例如，与晶体管M11至M15以及晶体管M1A至M1F相对应的晶体管M21至M25以及晶体管M2A至M2F是PMOS晶体管。与晶体管M16至M19以及晶体管M1G至M1H相对应的晶体管M26至M29以及晶体管M2G至M2H是NMOS晶体管。

除了其中处理的电流的极性不同之外，第二差分放大器部件21、第二电流放大器部件22、第二共模电流发生器部件23以及第二基准电流源24的操作分别对应于第一差分放大器部件11、第一电流放大器部件12、第一共模电流发生器部件13以及第一基准电流源14的操作。在差分放大器3中，第一电流放大器部件12的输出和第二电流放大器部件22的输出被共同地连接至输出的端OUT。因此，在输出端OUT中，组合了第一电流放大器部件12的输出和第二电流放大器部件22的输出。

在根据第三示例性实施例的差分放大器3中，使用第一差分放大器部件11、第一电流放大器部件12、第一共模电流发生器部件13以及第一基准电流源14放大高电势侧上的输入信号，并且使用第二差分放大器部件21、第二电流放大器部件22、第二共模电流发生器部件23以及第二基准电流源24放大低电势侧上的输入信号。这使得能够兼容很宽范围的输入电压。此外，使用差分放大器3能够与轨对轨的操作相兼容，其中，输入电压范围和输出电压范围是从接地电压至电源电压。

同样在差分放大器3中，因为流过被连接至输出端OUT的晶体管的电流不受到由于输入信号的共模分量导致的变化的影响，因此能够提高差分放大器的特性的稳定性。

[第四示例性实施例]

图4示出根据第四示例性实施例的差分放大器4的电路图。差分放大器4是根据第三示例性实施例的差分放大器3的替代示例。差分放大器4包括是第二电流放大器部件22的替代示例的第二电流放大器部件22a。

在第二电流放大器部件22a中，去除了被包括在第二电流放大器部件22中的晶体管M24和M25。晶体管M26的漏极被连接至晶体管M12的漏极，而不是晶体管M24的漏极。晶体管M27的漏极被连接至晶体管M13的漏极，而不是晶体管M25的漏极。此外，晶体管M26的源极被连接至晶体管M2A的漏极。晶体管M27的源极被连接至晶体管M2B的漏极。通过去除晶体管M24和M25，减少了差分放大器4中的电路面积。

NMOS晶体管和PMOS晶体管基本上具有不同的特性。因此，在用于输入信号VIP和VIM的输出的漏电流I12和I13与漏电流I22和I23之间的特性是不同的。因为即使在设计阶段PMOS晶体管和NMOS晶体管的特性被设计为是相同的，也由于制造阶段中的波动导致不能保持PMOS晶体管和NMOS晶体管的相同特性，因此很难消除漏电流中的不同。因此，当第一差分放大器部件11和第二差分放大器部件21的构造不完全对称时，没有很大地影响差分放大器的特性。因此，差分放大器4能够实现与根据第三示例性实施例的差分放大器3基本上相同的性能。

本领域的技术人员能够根据需要组合第一至第四示例性实施例。此外，第二示例性实施例中描述的输出缓冲器15可以被添加至第三和第四示例性实施例中描述的差分放大器。在这样的情况下，必须反转输入端的极性。此外，可以使用双极性晶体管构造根据本发明的示例性实施例的差分放大器。在这样的情况下，用NPN晶体管代替N沟道晶体管，并且用PNP晶体管代替P沟道晶体管。双极性晶体管的发射极对应于MOSFET的源极，双极性晶体管的集电极对应于MOSFET的漏极，并且双极性晶体管的基极对应于MOSFET的栅极。

虽然已经根据若干示例性实施例描述了本发明，但是本领域的那些技术人员将会理解本发明可以在权利要求的精神和范围内在各种修改的情况下实践并且本发明并不限于上述的示例。

此外，权利要求的范围不限于上述的示例性实施例。

此外，应当注意的是，申请人意在涵盖权利要求中所有要素的等同形式，即使在后期的审查过程中对权利要求进行过修改。

Claims (7)

1.一种差分放大器，包括：

差分放大器部件，所述差分放大器部件根据输入信号的差模分量和共模分量生成由差模电流和第一共模电流组成的电流；

共模电流发生器部件，所述共模电流发生器部件根据所述输入信号的所述共模分量生成第二共模电流；以及

电流放大器部件，所述电流放大器部件接收所述电流和所述第二共模电流，放大所述电流和所述第二共模电流之间的差并且输出结果。

2.根据权利要求1所述的差分放大器，其中，所述第二共模电流等于所述第一共模电流。

3.根据权利要求2所述的差分放大器，其中，所述共模电流发生器部件包括：

第二差分对，所述第二差分对由与所述差分放大器中的第一差分对相同的导电类型的晶体管形成，所述晶体管具有分别共同地连接的源极和漏极或者分别共同地连接的发射极和集电极；

第一电流源，所述第一电流源被连接至所述第二差分对的源极或者发射极侧上的公共结点，以将第一操作电流供给到所述第二差分对；

第二电流源，所述第二电流源被连接至所述第二差分对的漏极或者集电极侧上的公共结点，以将第二操作电流供给到所述第二差分对；以及

电流镜电流，所述电流镜电路被连接至漏极或者集电极侧上的所述公共结点，以接收是所述第一操作电流和所述第二操作电流之间的差的共模电流并且输出所述共模电流作为所述第二共模电流。

4.根据权利要求3所述的差分放大器，其中，所述第一差分对的一个输入端和所述第二差分对的一个输入端被共同地连接，并且所述第一差分对的另一个输入端和所述第二差分对的另一个输入端被共同地连接。

5.根据权利要求1所述的差分放大器，其中

所述差分放大器部件包括第一差分放大器部件和第二差分放大器部件，

所述共模电流发生器部件包括第一共模电流发生器部件和第二共模电流发生器部件，

所述电流放大器部件包括对应于所述第一差分放大器部件和所述第一共模电流发生器部件放置的第一电流放大器部件，和对应于所述第二差分放大器部件和所述第二共模电流发生器部件放置的第二电流放大器部件，

所述第一差分放大器部件和所述第一共模电流发生器部件分别包括由第一导电类型的晶体管形成的第一差分对，

所述第二差分放大器部件和所述第二共模电流发生器部件分别包括由第二导电类型的晶体管形成的第二差分对，以及

所述第一电流放大器部件的输出端和所述第二电流放大器部件的输出端被共同地连接。

6.根据权利要求5所述的差分放大器，其中，所述第二电流放大器部件通过接收在所述第一差分放大器部件中生成的差模电流和在所述第二差分放大器部件中生成的差模电流进行操作。

7.根据权利要求1所述的差分放大器，进一步包括：

输出缓冲器，所述输出缓冲器从所述电流放大器部件接收输出电流，放大所述输出电流并且输出结果。

Images